组合逻辑电路的分析与设计(10)幻灯片PPT
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
画出逻辑图如图所示。
例3.4.2：设计一个电话机信号控制电路。电路有I0（火警）、I1 （盗警）和I2（日常业务）三种输入信号，通过排队电路分别从 L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有
两个以上信号出现时，应首先接通火警信号（优先级最高）， 其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急 设计该信号控制电路。要求用集成门电路7400（每片含4个2输 入端与非门）实现。
二、逻辑功能的描述（逻辑函数表示）
每一个输出变量是全部或部分
输入变量的函数：
L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai）
……
Lj=fj（A1、A2、…、Ai）
3.2 组合逻辑电路的分析方法和设计方法
3.2.1 组合逻辑电路的分析方法 分析过程一般包含4个步骤：
例3.3.1：组合电路如图所示，分析该电路的逻辑功能。
2n≥N
一.普通二进制编码器
3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3 线编码器，其功能真值表见下表：（输入为高电平有效，只
允许一个信息入，即每次只一个I为1，对输入有约束）
编码 器真 值表
I0 I1 10 01 00 00 00 00 00 00
输
入
I2 I3 I4 I5 I6 I7
解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，
借助中间变量P。
（2）化简与变换：
（3）由表达式列出真值表。 （4）分析逻辑功能 ：
当A、B、C三个变量不一致时，
电路输出为“1”，所以这个电路 称为“不一致电路”。
3.2.2 组合逻辑电路的设计方法
小规模（SSI）中规模（MSI）大规模（LSI）超大规模（VLSI） 设计逻辑电路标准：“最简逻辑电路”：器件数量最少、器件种类最少，器 件之间的连线最少。设计过程的基本步骤：
集成优先编码器举例——74148（8线-3线）
注意：该电路为反码输出。EI为使能输入端(低 电平有效)，EO为使能输出端(高电平有效) ，GS
为优先编码工作标志(低电平有效)。
EO
GS
A0
A1
A2
≥1
≥1
≥1
≥1
&
&
&
&
1
1
1
1
1
1
1
1
1
1
1
1
I0
I1
I2
I3
பைடு நூலகம்I4
I5
I6
I7
EI
四．编码器的应用
例：2线—4线译码器（EI使能端，低电平有效；有译码输出用 低电平0表示）
写出各输出函数表达式（采用圈0的办法）
Y0 EIAB
Y2 EIAB
Y1 EIAB
Y3 EIAB
Y0
Y1
Y2
Y3
画出逻辑电路图：
EI
1
&
&
&
&
A
1
B
1
二、集成译码器 1.二进制译码器 74138——3线—8线译码器（书中146页图
集成优先编码器举例——74148（8线-3线优先编码器）140页
注意：该电路为反码输出（即输入0有效）。EI为使能输入端(低 电平有效)，与书中的S端一样。EO为使能输出端(高电平有 效) ，与书中的YS端一样。GS为优先编码工作标志(低电平有
效)，与书中的YEX端一样。
按真值表写出逻辑表达式，应跟前面一样利用约束项化 简，并用圈0的办法，求出各输出的非，并画逻辑图，与 书中141页图3.3.3一样。（书中非进非出显示在字母符号 上，此处没有）
7448的逻辑功能：
（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进
制数l～15的二进制码（0001～1111）进行译码，产生 对应的七段显示码。
3.3.8，147页表3.3.5 注意反码输出。写表达式时采用圈0 的办法，并化成与非-与非式）
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
&
&
&
&
&
&
&
&
&
1
G1 G2A G2B
1
1
1
1
1
1
A0
A1
A2
2.8421BCD译码器7442（149页，二-十进制译码器）
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
&
（2）用卡诺图进行化简。（注意利用无关项）
（3）由逻辑表达式 画出逻辑图。
3.3 若干常用的组合逻辑电路（139-144）
3.3.1 编码器 编码器的基本概念及工作原理
编码——将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。
一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系:
0000 00
0000 00 1000 00
0100 00
0010 00
0001 00
0000 10
0000 01
输出
A2 A1 A0 0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 11
由真值表写出各输出的逻辑表达式为（利用了约束项化简，并 化为与非-与非式）：
A2=I4+I5+I6+I7 A1=I2+I3+I6+I7 A0=I1+I3+I5+I7
数 据 输D 入
1
0
Y0
G 2A
Y1 Y2
G1
741 83
Y3 Y4
G 2B
Y5
Y6 A 2 A 1 A 0 Y7
地址 选择信 号
D0
D1
D2 数 D3 据 D4 输 D5 出 D6 D7
四、数字显示译码器
常用的数字显示器有多种类型，按显示方式分，有字型 重叠式、点阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管(LED) 显示器、荧光显示器、液晶显示器、气体放电管显示 器等。
例3.4.1：设计一个三人表决电路，结果按“少数服从多数”的原则决 定。
解：（（12））列由真真值值表表：写出逻辑表达式：
LA B CAB CAC BABC
（3）化简。
得最简与—或表达式： （4）画出逻辑图。
LA BB C AC
如果，要求用与非门实现该逻辑电路，就应将表达式转换成 与非—与非表达式：（德摩根定理）
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
Y7 Y6 Y5 Y4 Y3 Y5 Y1 Y0 74138(2)
G1 G2 AG2 B A 2 A 1 A0 1
Y7 Y6 Y5 Y 4 Y3 Y2 Y1 Y0 74138(1)
G1 G2 AG2 B A 2 A 1 A0
A3
A2 A1 A0
E
2．实现组合逻辑电路
例3.4.2.1 试用译码器和门电路实现逻辑函数：
LA BB CAC
L
解：将逻辑函数转换成最小项表达式， &
再转换成与非—与非形式。
LA B CAB CAC BABC =m3+m5+m6+m7
= m3m5m6m7
用一片74138加一个与非门
Y7 Y 6 Y 5 Y4 Y3 Y 2 Y1 Y0
741 38
1．编码器的扩展用两片74148优先编码器串行扩展实现的16 线—4线优先编码器（只要把优先级别高的2片的使能输出
端EO(高电平有效)作为优先级别低的1片使能输入端EI (低电
平有效)就行，其它端对应连按。）
Y3
Y2
Y1
Y0
GS
&
&
&
&
GS
A2
A1
A0
EI
EI 0
74148(2)
EO
I7 I6 I5 I4 I3 I2 I1 I0
G 1 G 2A G 2B
A2 A1 A0
就可实现该逻辑函数。
1 00
注意地址对应：A2-A，A1-B，A0-C
AB C
例3.4.2.2 某组合逻辑电 路的真值表如表4.2.4所示， 试用译码器和门电路设计 该逻辑电路。
解： 写出各输出的最小项 表达式，再转换成与 非—与非形式:
LAB CA BCABCAB C m 1 m 2 m 4 m 7 m 1 m 2 m 4 m 7 FABC ABCAC Bm 3m 5m 6m 3m 5m 6 G A B C A B C A B C AC B m 0 m 2 m 4 m 6 m 0 m 2 m 4 m 6
重新整理得：
A
B
C
D
A S8S9
VC C
BS4S5S6S7
1kΩ × 10
&
S0
&
&
&
CS2S3S6S7
S1
DS1S3S5S7S9
S2
S3
（3）由表达式画
S4
S5
出逻辑图：
S6
S7
S8
S9
（4）增加控制使能标志GS ：
A
B
C
D
GS
当按下S0～S9 任意一个键时， 或非门有1出0，
VC C
1kΩ × 10 & S0
1．七段数字显示器原理
COM
g f ab
a f gb
e
c
d DP
COM
e d c DP
COM
a b c d e f g DP
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两 种。
2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
的BCD码。 书中143页，式（3.3.6），图3.3 5，表3.3.3
3.3.2 译码器（145-159）
一 ． 译 码 器 的 基 本 概 念 及 工 作 原 理 （ 145 页 ， 解 释 图 3.3.6 ， 图 3.3.7）。译码器——将每个输入的二进制代码转换成（译成） 对应的输出高、低电平信号（特定的输出信号）。译码是编码 的反操作。
可见，用译码器实现多输出 逻辑函数时，优点很明显。
3．构成数据分配器
数 据 输D 入
n位 地 址 选 择 信 号
…
D0 数 D1 据
输 出 D 2 n-1
图 4.2.7 数 据 分 配 器 示 意 图
数据分配器——将一路输入数据根据地址选择码分配给多路 数据输出中的某一路输出。
用译码器设计一个“1线-8线”数据分配器
&
&
&
&
&
&
&
&
&
1 1
A0
1 1
A1
1 1
A2
1 1
A3
二-十进制译码器真值表
三、译码器的应用 1．译码器的扩展
用两片74138扩展为4线—16线译码器 A3=1时，高位片2工作，译码输出；A3=0时，低位片1工作，译
码输出。地址A2、A1、A0对应并联接。
Y1 5 Y1 4 Y1 3Y1 2 Y1 1 Y 1 0 Y 9 Y 8
A
B
C
D
解：（1）列出真值表：（开关按下表示该条线为0电位，对该 条编号的开关编码，只允许一个开关按下，有约束条件）
（2）由真值表写出各输出的逻辑表达式为（下式为利用约束项 化简后的结果）：
AS8S9S8S9
B S 4 S 5 S 6 S 7 S 4 S 5 S 6 S 7
C D S S 2 1 S S 3 3 S S 5 6 S S 7 7 S S 9 2 S 3 S S 6 1 S S 3 7 S 5 S 7 S 9
解：（1）列真值表（简 化真值表，三输入应有 八种情况，输入变量不 独立，是有约束项的逻 辑问题）。
（2）由真值表写出各输出的逻辑表达式： （3）根据要求，将上式转换为与非表达式：
（4）画出逻辑图。
例3.3.3：设计一个将余3码变换成8421BCD码的组合逻辑电路。 解：（1）根据题目要求，列出真值表：（简化真值表，四输入 应有十六种情况，输入变量不独立，是有约束项的逻辑问题）。
LAB CA BCABCAB m C 1 m 2 m 4 m 7 m 1 m 2 m 4 m 7 FABC ABCAC Bm 3m 5m 6m 3m 5m 6 G A B C A B C A B C AC B m 0 m 2 m 4 m 6 m 0 m 2 m 4 m 6
用一片74138加三个与非门就可 实现该组合逻辑电路。
X15 X14 X13 X12 X11 X10 X9 X8
GS
A2
A1
A0
EI
74148(1)
EO
EO
I7 I6 I5 I4 I3 I2 I1 I0
X7 X6 X5 X4 X3 X2 X1 X0
2．组成8421BCD（二-十进制） 优先编码器 它能将10个输入信号分别编成10个BCD代码。反码形式
≥1
&
&
&
&
与非门有0出1，
S1
GS=1，表示
S2
有信号输入；
S3
当S0～S9均 没按下时，
S4 S5
S=0，表示没
S6
S7
有信号输入。 S8
S9
三．优先编码器
优先编码器——允许同时输入两个以上编码信号。在设计优先 编码器时已经将所有的输入信号按优先顺序排了队，当几个输 入信号同时出现时，只对其中优先权最高的一个进行编码。
第 组合逻辑电路的分析与设计(10)
三 章
幻灯片PPT
组
合
逻
辑
电
路
本PPT课件仅供大家学习使用
请学习完及时删除处理
谢谢！
嘉应学院电子信息工程系
3.1概述
一、组合逻辑电路的特点
电路任一时刻的输出状态只决定于该时刻各输入状态的组 合，而与电路的原状态无关。
组合电路就是由门电路组合而成，电路中没有记忆单元， 没有反馈通路。
A2 I4I5I6I7
A1 I2I3I6I7
A0 I1I3I5I7
用与非门和非门实现逻辑电路：（课本中用或门实现，图3.3.2）
A2
A1
A0
&
&
&
1
1
1
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
例：设计一个键控8421BCD码编码器。
VC C 1kΩ × 10
S0 S1 S2 S3
S4 S5 S6 S7 S8 S9
例3.4.2：设计一个电话机信号控制电路。电路有I0（火警）、I1 （盗警）和I2（日常业务）三种输入信号，通过排队电路分别从 L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有
两个以上信号出现时，应首先接通火警信号（优先级最高）， 其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急 设计该信号控制电路。要求用集成门电路7400（每片含4个2输 入端与非门）实现。
二、逻辑功能的描述（逻辑函数表示）
每一个输出变量是全部或部分
输入变量的函数：
L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai）
……
Lj=fj（A1、A2、…、Ai）
3.2 组合逻辑电路的分析方法和设计方法
3.2.1 组合逻辑电路的分析方法 分析过程一般包含4个步骤：
例3.3.1：组合电路如图所示，分析该电路的逻辑功能。
2n≥N
一.普通二进制编码器
3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3 线编码器，其功能真值表见下表：（输入为高电平有效，只
允许一个信息入，即每次只一个I为1，对输入有约束）
编码 器真 值表
I0 I1 10 01 00 00 00 00 00 00
输
入
I2 I3 I4 I5 I6 I7
解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，
借助中间变量P。
（2）化简与变换：
（3）由表达式列出真值表。 （4）分析逻辑功能 ：
当A、B、C三个变量不一致时，
电路输出为“1”，所以这个电路 称为“不一致电路”。
3.2.2 组合逻辑电路的设计方法
小规模（SSI）中规模（MSI）大规模（LSI）超大规模（VLSI） 设计逻辑电路标准：“最简逻辑电路”：器件数量最少、器件种类最少，器 件之间的连线最少。设计过程的基本步骤：
集成优先编码器举例——74148（8线-3线）
注意：该电路为反码输出。EI为使能输入端(低 电平有效)，EO为使能输出端(高电平有效) ，GS
为优先编码工作标志(低电平有效)。
EO
GS
A0
A1
A2
≥1
≥1
≥1
≥1
&
&
&
&
1
1
1
1
1
1
1
1
1
1
1
1
I0
I1
I2
I3
பைடு நூலகம்I4
I5
I6
I7
EI
四．编码器的应用
例：2线—4线译码器（EI使能端，低电平有效；有译码输出用 低电平0表示）
写出各输出函数表达式（采用圈0的办法）
Y0 EIAB
Y2 EIAB
Y1 EIAB
Y3 EIAB
Y0
Y1
Y2
Y3
画出逻辑电路图：
EI
1
&
&
&
&
A
1
B
1
二、集成译码器 1.二进制译码器 74138——3线—8线译码器（书中146页图
集成优先编码器举例——74148（8线-3线优先编码器）140页
注意：该电路为反码输出（即输入0有效）。EI为使能输入端(低 电平有效)，与书中的S端一样。EO为使能输出端(高电平有 效) ，与书中的YS端一样。GS为优先编码工作标志(低电平有
效)，与书中的YEX端一样。
按真值表写出逻辑表达式，应跟前面一样利用约束项化 简，并用圈0的办法，求出各输出的非，并画逻辑图，与 书中141页图3.3.3一样。（书中非进非出显示在字母符号 上，此处没有）
7448的逻辑功能：
（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进
制数l～15的二进制码（0001～1111）进行译码，产生 对应的七段显示码。
3.3.8，147页表3.3.5 注意反码输出。写表达式时采用圈0 的办法，并化成与非-与非式）
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
&
&
&
&
&
&
&
&
&
1
G1 G2A G2B
1
1
1
1
1
1
A0
A1
A2
2.8421BCD译码器7442（149页，二-十进制译码器）
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
&
（2）用卡诺图进行化简。（注意利用无关项）
（3）由逻辑表达式 画出逻辑图。
3.3 若干常用的组合逻辑电路（139-144）
3.3.1 编码器 编码器的基本概念及工作原理
编码——将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。
一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系:
0000 00
0000 00 1000 00
0100 00
0010 00
0001 00
0000 10
0000 01
输出
A2 A1 A0 0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 11
由真值表写出各输出的逻辑表达式为（利用了约束项化简，并 化为与非-与非式）：
A2=I4+I5+I6+I7 A1=I2+I3+I6+I7 A0=I1+I3+I5+I7
数 据 输D 入
1
0
Y0
G 2A
Y1 Y2
G1
741 83
Y3 Y4
G 2B
Y5
Y6 A 2 A 1 A 0 Y7
地址 选择信 号
D0
D1
D2 数 D3 据 D4 输 D5 出 D6 D7
四、数字显示译码器
常用的数字显示器有多种类型，按显示方式分，有字型 重叠式、点阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管(LED) 显示器、荧光显示器、液晶显示器、气体放电管显示 器等。
例3.4.1：设计一个三人表决电路，结果按“少数服从多数”的原则决 定。
解：（（12））列由真真值值表表：写出逻辑表达式：
LA B CAB CAC BABC
（3）化简。
得最简与—或表达式： （4）画出逻辑图。
LA BB C AC
如果，要求用与非门实现该逻辑电路，就应将表达式转换成 与非—与非表达式：（德摩根定理）
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
Y7 Y6 Y5 Y4 Y3 Y5 Y1 Y0 74138(2)
G1 G2 AG2 B A 2 A 1 A0 1
Y7 Y6 Y5 Y 4 Y3 Y2 Y1 Y0 74138(1)
G1 G2 AG2 B A 2 A 1 A0
A3
A2 A1 A0
E
2．实现组合逻辑电路
例3.4.2.1 试用译码器和门电路实现逻辑函数：
LA BB CAC
L
解：将逻辑函数转换成最小项表达式， &
再转换成与非—与非形式。
LA B CAB CAC BABC =m3+m5+m6+m7
= m3m5m6m7
用一片74138加一个与非门
Y7 Y 6 Y 5 Y4 Y3 Y 2 Y1 Y0
741 38
1．编码器的扩展用两片74148优先编码器串行扩展实现的16 线—4线优先编码器（只要把优先级别高的2片的使能输出
端EO(高电平有效)作为优先级别低的1片使能输入端EI (低电
平有效)就行，其它端对应连按。）
Y3
Y2
Y1
Y0
GS
&
&
&
&
GS
A2
A1
A0
EI
EI 0
74148(2)
EO
I7 I6 I5 I4 I3 I2 I1 I0
G 1 G 2A G 2B
A2 A1 A0
就可实现该逻辑函数。
1 00
注意地址对应：A2-A，A1-B，A0-C
AB C
例3.4.2.2 某组合逻辑电 路的真值表如表4.2.4所示， 试用译码器和门电路设计 该逻辑电路。
解： 写出各输出的最小项 表达式，再转换成与 非—与非形式:
LAB CA BCABCAB C m 1 m 2 m 4 m 7 m 1 m 2 m 4 m 7 FABC ABCAC Bm 3m 5m 6m 3m 5m 6 G A B C A B C A B C AC B m 0 m 2 m 4 m 6 m 0 m 2 m 4 m 6
重新整理得：
A
B
C
D
A S8S9
VC C
BS4S5S6S7
1kΩ × 10
&
S0
&
&
&
CS2S3S6S7
S1
DS1S3S5S7S9
S2
S3
（3）由表达式画
S4
S5
出逻辑图：
S6
S7
S8
S9
（4）增加控制使能标志GS ：
A
B
C
D
GS
当按下S0～S9 任意一个键时， 或非门有1出0，
VC C
1kΩ × 10 & S0
1．七段数字显示器原理
COM
g f ab
a f gb
e
c
d DP
COM
e d c DP
COM
a b c d e f g DP
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两 种。
2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
的BCD码。 书中143页，式（3.3.6），图3.3 5，表3.3.3
3.3.2 译码器（145-159）
一 ． 译 码 器 的 基 本 概 念 及 工 作 原 理 （ 145 页 ， 解 释 图 3.3.6 ， 图 3.3.7）。译码器——将每个输入的二进制代码转换成（译成） 对应的输出高、低电平信号（特定的输出信号）。译码是编码 的反操作。
可见，用译码器实现多输出 逻辑函数时，优点很明显。
3．构成数据分配器
数 据 输D 入
n位 地 址 选 择 信 号
…
D0 数 D1 据
输 出 D 2 n-1
图 4.2.7 数 据 分 配 器 示 意 图
数据分配器——将一路输入数据根据地址选择码分配给多路 数据输出中的某一路输出。
用译码器设计一个“1线-8线”数据分配器
&
&
&
&
&
&
&
&
&
1 1
A0
1 1
A1
1 1
A2
1 1
A3
二-十进制译码器真值表
三、译码器的应用 1．译码器的扩展
用两片74138扩展为4线—16线译码器 A3=1时，高位片2工作，译码输出；A3=0时，低位片1工作，译
码输出。地址A2、A1、A0对应并联接。
Y1 5 Y1 4 Y1 3Y1 2 Y1 1 Y 1 0 Y 9 Y 8
A
B
C
D
解：（1）列出真值表：（开关按下表示该条线为0电位，对该 条编号的开关编码，只允许一个开关按下，有约束条件）
（2）由真值表写出各输出的逻辑表达式为（下式为利用约束项 化简后的结果）：
AS8S9S8S9
B S 4 S 5 S 6 S 7 S 4 S 5 S 6 S 7
C D S S 2 1 S S 3 3 S S 5 6 S S 7 7 S S 9 2 S 3 S S 6 1 S S 3 7 S 5 S 7 S 9
解：（1）列真值表（简 化真值表，三输入应有 八种情况，输入变量不 独立，是有约束项的逻 辑问题）。
（2）由真值表写出各输出的逻辑表达式： （3）根据要求，将上式转换为与非表达式：
（4）画出逻辑图。
例3.3.3：设计一个将余3码变换成8421BCD码的组合逻辑电路。 解：（1）根据题目要求，列出真值表：（简化真值表，四输入 应有十六种情况，输入变量不独立，是有约束项的逻辑问题）。
LAB CA BCABCAB m C 1 m 2 m 4 m 7 m 1 m 2 m 4 m 7 FABC ABCAC Bm 3m 5m 6m 3m 5m 6 G A B C A B C A B C AC B m 0 m 2 m 4 m 6 m 0 m 2 m 4 m 6
用一片74138加三个与非门就可 实现该组合逻辑电路。
X15 X14 X13 X12 X11 X10 X9 X8
GS
A2
A1
A0
EI
74148(1)
EO
EO
I7 I6 I5 I4 I3 I2 I1 I0
X7 X6 X5 X4 X3 X2 X1 X0
2．组成8421BCD（二-十进制） 优先编码器 它能将10个输入信号分别编成10个BCD代码。反码形式
≥1
&
&
&
&
与非门有0出1，
S1
GS=1，表示
S2
有信号输入；
S3
当S0～S9均 没按下时，
S4 S5
S=0，表示没
S6
S7
有信号输入。 S8
S9
三．优先编码器
优先编码器——允许同时输入两个以上编码信号。在设计优先 编码器时已经将所有的输入信号按优先顺序排了队，当几个输 入信号同时出现时，只对其中优先权最高的一个进行编码。
第 组合逻辑电路的分析与设计(10)
三 章
幻灯片PPT
组
合
逻
辑
电
路
本PPT课件仅供大家学习使用
请学习完及时删除处理
谢谢！
嘉应学院电子信息工程系
3.1概述
一、组合逻辑电路的特点
电路任一时刻的输出状态只决定于该时刻各输入状态的组 合，而与电路的原状态无关。
组合电路就是由门电路组合而成，电路中没有记忆单元， 没有反馈通路。
A2 I4I5I6I7
A1 I2I3I6I7
A0 I1I3I5I7
用与非门和非门实现逻辑电路：（课本中用或门实现，图3.3.2）
A2
A1
A0
&
&
&
1
1
1
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
例：设计一个键控8421BCD码编码器。
VC C 1kΩ × 10
S0 S1 S2 S3
S4 S5 S6 S7 S8 S9