单片机的电池兼容性设计

指导教师评定成绩
(五级制)：
指导教师签字：
附件C：译文
单片机的电磁兼容性设计
1 背景知识
该应用笔记讨论了如何设计一个考虑电磁兼容性的MCU应用系统。

现在几乎每一个消费电子、汽车、工业应用都有一个MCU在内,且在多数情况下都是采用廉价、单芯片的MCU。

单片机是这些应用系统的理想选择，由于它具有灵活性和集成性。

典型的单片机具有CPU、RAM、ROM和IO口，并且可以具有如模数转换模块、LCD驱动、基于电视应用的屏幕显示、基于电话的DTMF发生器、交流电机驱动电路、EEPROM等定制的功能模块。

由于单片机功能增加且变得越来越复杂。

随着市场价格的下降，MCU生产商必须不断地减少他们的制造成本。

减小片上晶体管和门的大小可以实现这一点，而且还可以帮助生产出能够工作在更高频率上的MCU。

当一个晶体管减小，其状态转换时间将会减少。

根据傅里叶分析，信号的边沿快速变化会产生谐波信号，这些信号被放大会引起辐射问题。

同样的，如果器件具有很快的转换时间，它们会对到来的更快的信号产生作用。

高频噪声尖峰和错误信号，将会引起门状态的转变。

大多数现代MCU工作的速度在2MHz到40MHz范围内，内部的器件具有从几纳秒到低于一纳秒不等的转换速度，这使它们具有潜在的EMC问题。

2 EMC——电磁兼容性
许多电子线路相互靠近，保证它们不会被外部噪声源影响，并且这些电路本身不会成为噪声源而影响到其他电路是必要的。

这种关系被称之为电磁兼容性。

EMC问题可以分为辐射问题和感受问题。

辐射问题和感受问题都会具有传导性质或辐射性质。

例如，图1所示是一个办公室复印机发射射频信号到外界环境的案例。

这种射频信号引起了监视器的显示故障，是一个辐射EMC问题。

类似的，复印机辐射噪声到电力电源线上，反过来传导到电脑监视器电力电源线上，从而以传导方式引起了故障。

由于设计不合理和较强的射频噪声辐射，监视器可以被视为复印机电磁干扰的受害者。

可以认为监视器的设计存在缺陷，并且不能处理存在于电子办公设备中的背景环境噪声。

图1 电磁兼容性案例
3辨别一个EMC问题
在早期或全面生产产品的时候发现一个EMC问题具有很高的价值，这可能导致PCB板的重新设计。

因此，在设计的初期就应该考虑产品EMC。

然而，无论在什么阶段发现了EMC问题，要问的第一个问题是:“这个EMC问题是辐射问题还是感
受问题？”理所当然，接下来应该问：“是MCU辐射出噪声对其他电路造成影响还是外部产生的噪声引起了MCU的异常举动？”
3.1辐射问题
来自于数字信号源的辐射通常是由高频时钟产生的高频谐波。

这些辐射一般由电源和数字信号回路的开关电流以及主电源转换为数字电源时的开关电流的辐射引起。

这些开关电流循环流动就像小天线，并辐射出差模磁场。

此外，任何电阻的和电感的路径会导致电路中电压下降，这将使电路中的某些部分处在一个相对于地的共模电位上。

如果一个辐射问题存在于一个单片机应用中，那么PCB设计最有可能是问题的主要原因，因为硅片上的环路面积数量级要比在PCB上的小得多。

辐射可能来自电源，因为数字芯片中的所有电流都从这里通过。

端口引脚被设计得具有更高的驱动能力，因此尺寸通常偏大，这使得电容增大以确保数字信号的转变比内部门电路的转变要慢些。

因为端口引脚通常是由软件控制的，他们的转变要比MCU内部电路的转变慢一些。

这就意味着端口引脚通常不存在辐射问题。

唯一的例外是当端口引脚驱动大电流的情况，这里的磁场强度正比于开关电流，也正比于回路天线面积。

解决问题的方法是减小电流或者减小回路面积。

在大多数情况，改变的是环路面积。

MCU最快的外部基准频率是晶振电路频率。

如果使用晶振电路，那么这个信号通常近似于正弦波。

因为晶振电路很小，且信号近似正弦波，高次谐波衰减很大，因此不会影响其他电路。

如果时钟来源于外部，要注意信号的路径尽可能的靠近地线\平面以最大限度减小环路。

对带有外部存储设备甚至微处理器的MCU，辐射的问题可能更加严重。

举例来说，在这时主要的噪声源是使外部存储器工作的时钟，它的转换很快，布线没有经过思考而且具有很长的地环路。

这使得时钟信号就像是一个很强的环形天线，它辐射时钟信号和高次谐波。

低位地址和数据线没有正确放置同样会引发一些问题，但是减小电流环路会有明显的帮助。

3.2感受问题
大多数MCU采用CMOS技术设计且按门闩和触发器原理工作从而构成更加复杂的功能。

因为它们的同步特性，一个坏的时钟电平很容易造成故障。

任何CMOS器件都具有一个噪声容限，如果超过该容限将会导致故障。

故障通常有这四类型：
1. MCU暂时出现障碍，然后自行恢复。

2. MCU发生故障，然后中断或者复位以恢复正常。

3. MCU发生故障断电，然后通过上电进行恢复。

4. MCU发生故障且发生闩锁效应从而导致永久的损坏。

如果故障属于1和2类，这可能不会引起注意，由于这两类故障的发生无规律，终端用户可能永远看不到。

然而，如果故障属于3和4类，它一定会被看做一个免疫问题并且不会被任何制造商接受。

第四类故障在其领域类内的第一次发生是有必要的，因为在设计阶段发生的故障会使得产品发布停止。

如果在产品的设计阶段没有进行EMC测试，这类故障将会是无法预测的。

4解决电磁兼容性问题
通过给予以下三个方面特别的关注能够使所有MCU应用的电磁兼容性得到提高：
1. PCB布局
2. 看门狗电路
3. 防御性编程
4.1 PCB布局
PCB布局是MCU免疫故障最普遍的诱发因素。

通过关注MCU的三个关键地方，可以提它的高电磁兼容性。

这三个关键地方是：
1. 电源布线
2. 晶振电路
3. 输入引脚
4.1.1电源
电源上的任何噪声无疑会引起故障发生。

如果VDD或者VSS线不稳定，那么内部电路（如触发器和反相器）可能会改变状态，从而导致故障发生。

同样的，如果有电流发生大的、快速的变化，那么可能会发生较强的辐射。

一般来说，任何不需要的高频信号必须通过到地的低阻抗路径得到衰减。

因为所有的信号电流都会流过VSS和VDD，所以信号线应该尽量靠近VDD和VSS以减小电流环路面积。

采用具有地线层和电源层的多层PCB板总能达到较好的效果，因为这总能将所有电流环路的面积减到最小，并且减小信号线之间的互感。

在低成本的应用中，一般的多层PCB板是缩减成本的关键，因此经常使用双面或单面板。

因此，为了对抗电磁兼容性问题，需要对PCB设计的其他方面给予更多的关注。

确保地线和电源线尽可能宽，退耦尽可能地靠近单片机能减少互感。

细导线对高频电流具有高阻抗，这意味着电流通过它们将会产生潜在的差异。

对于变化快的电流（这取决于器件的直流电源是怎样产生的）可以通过确保VSS和VDD到大地具有低阻抗路径来提高电磁兼容性。

用交流电力电源变换产生直流电源最一般的方法如图2所示。

交流电力电源通过降压得到一个较小的交流信号，经过桥式整流得到直流电压，然后通过滤波或平滑，再通过电压调节器。

在这种情况下，任何金属附件都要连接到地线
上。

由于退耦电容的存在，高频信号在VDD和VSS的电位将会是一样的。

在图2中开关电流到大地的低阻抗路径是VSS路径。

图2 交流电力电源变换成直流电源的典型方法
注意
如果附件之间的连接不良，那么较高的地阻抗将会导致较高的差模电压。

这反过来又会带来更坏的结果。

对这个电路，任何高频信号线应该和VSS进行退耦以避免串扰和辐射。

在一些低成本的应用中，直流电源的产生略有不同。

一个替代电路如图3所示。

图中一个耐高压的二极管和电容被连接到电力电源上组成一个半波整流器。

然后通过一个平滑电容消除纹波，一个齐纳二极管连接到电力电源上，它的阳极处于浮地状态。

图3 低成本的交流电力电源变换成直流电源的方法
此时，到大地的低阻抗路径是通过带电的电力线的VDD电源线。

在这种情况下，在高频信号线与VSS地线间进行退耦对单片机的电磁兼容性将起不到帮助。

在一定程度上，对这种类型的电路，在高频信号线和VDD电源线间进行退耦会更加合理。

电源上的退耦不充分是一个常见的故障。

在电源间连接一个0.1uF的标准电容是很平常的。

这个电容对低频噪声很有效，而且保证MCU有一个良好、稳定的电流供给。

但是，如果MCU工作在40MHz及以上频率时存在辐射或者免疫问题，那么0.1uF的电容可能不会对减少衰减起到很大作用。

因为所有的电容即便是采用SOIC 封装都具有一个内部电感和引线电感，一个典型的退耦电容具有大约5nH的电感。

这意味着并联谐振会在大约7MHz的频率上发生，在感抗后它将成为高频中的主要成分。

在尽可能靠近电源线的位置安装一个1到10nF的电感可以得到一个好的结果（谐振频率将高于20MHz）。

在设计单层PCB板时，选择合适的退耦电容可以对它的电磁兼容性产生重要的影响。

4.1.2晶振
晶振电路（如图4）由一个连接到晶体振荡器或陶瓷振荡器的反相器组成，这个反相器是位于MCU内部的。

连接在上面的还有一个反馈电阻和一些小容值退藕电容（用于减少由压电设备产生的谐波的）。

图4 典型的振荡电路
MCU内部的反相器具有高输入阻抗和输出阻抗。

它的输出驱动能力低，以保证不会对晶体造成损坏。

振荡器的输出同时到达另一个缓冲器然后到预分频器。

分频器对振荡器时钟进行2分频，为内部CPU提供了一个稳定的50%占空比的时钟。

CPU通过高速转变建立地址并在下降沿捕捉数据。

设计的工作在2MHz时钟下的CPU可以在4MHz时钟下工作。

MCU的速度限制是由CPU的功能来决定的。

如果振荡电路中存在任何的噪声，那么CPU故障可能会发生。

故障的原因如图5所示。

在图5（A）中的是所希望的振荡时钟，通过分频器可以为CPU提供50%占空比的周期信号。

在图5（B）中的是晶振电路中混有噪声尖波的结果，这导致了CPU的时钟占空比不再是50%。

这意味着CPU不能够正确的为程序计数器建立地址或者不能取得正确的数据，结果导致CPU程序跑飞。

如果噪声波尖只出现了一次，那么通过看门狗执行一次复位动作就能够使CPU恢复正常工作。

图5 振荡电路中的毛刺的影响
确保振荡器设计在最干净的电磁环境中可以通过以下几点得到实现：
1.保证晶体和其他振荡器元件尽可能的靠近OSC1和OSC2引脚。

避免过长的PCB走线，因为长的走线对存在于应用中的高频信号就如同一个天线。

2.用一个可以减小回路面积的地线保护环路将振荡电路围起来。

3.通过去耦使晶振电路到大地具有最小的阻抗路径。

4.保持任何快变换信号远离振荡器线路。

图6是一个典型的振荡电路PCB布局
图6 MC68HC05P3典型的振荡器PCB布局
4.1.3输入引脚
保护输入引脚同样关键，特别是RESET和IRQ引脚。

一个较高的IDD电流通常是一个标志，显示了输入引脚悬空未用。

这是由N沟道和P沟道晶体管门的影响所导致的。

如果引脚悬空未用，其电平浮动在VSS和VDD中间。

在这种情况下，正反两种器件都处于开启状态，这使得VSS和VDD呈现出阻抗。

因此，电流从这两个晶体管中流过。

经过输入缓冲后，预计一个电平将会占据主导并保证其后的门处在一个静态的状态。

但是，任何噪声在附近的波动都会导致缓冲器输出发生转变，而后使得其后的门状态发生变化并导致功率消耗增加。