(完整版)微机原理复习资料2
微机原理复习资料
微机原理复习资料
概述：
本文主要介绍微机原理的相关知识点，包括微处理器结构、数据传输、中断和IO 端口等内容，旨在帮助读者复习并加深对微机原理的理解。
微处理器结构：
微处理器的结构由运算器、控制器、寄存器、存储器等模块组成。
其中，运算器主要负责逻辑运算和算术运算，控制器则实现了程序的存储、执行和管理，寄存器用于存储和暂存数据，存储器则用于存储程序和数据信息。
数据传输：
数据传输可以分为内部传输和外部传输。
内部传输是指微处理器内部各模块之间的数据传输；外部传输则是指外部设备和微处理器之间的数据传输。
在内部传输中，数据可以通过累加寄存器、移位寄存器等进行传输；在外部传输中，数据可以通过IO端口进行输入和输出。
中断：
中断是一种硬件或软件机制，用于打断正在执行的程序，从而处理某些优先级较高的事件。
可以分为软件中断和硬件中断。
软件中断由程序员显式地触发，通常用于处理一些异常情况；硬件中断由外部设备发起请求，通常用于处理一些紧急事件。
IO端口：
IO端口是微处理器与外部设备进行数据传输的通道。
在8086处理器中，有内部IO端口和外部IO端口之分。
内部IO端口通过特定的读写指令进行访问，用于控制特定设备的寄存器。
外部IO端口则与外部设备相连，通过底层硬件接口进行数据传输。
总结：
微机原理是计算机科学的重要分支，掌握微机原理对于计算机工程师而言至关重要。
本文从微处理器结构、数据传输、中断和IO端口等方面进行了简要的介绍，希望能对读者进一步加深对微机原理的理解和掌握。
微机原理复习提纲
微机原理复习纲要1.微机基础一、计算机中数的表示方法进位计数制及各计数制间的转换二进制数的运算带符号数的表示方法—原码、反码、补码BCD码和ASCII码二、微型计算机概述单片机及其发展概况单片机的结构及特点三、微型计算机系统组成及工作过程微型计算机功能部件微型计算机结构特点微型计算机软件微型计算机工作原理2.单片机硬件系统一、概述（一）单片机及单片机应用系统单片机应用系统是以单片机为核心，配以输入、输出、显示、控制等外围电路和软件，能实现一种或多种功能的实用系统。
（二）MCS-51单片机系列二、MCS-51单片机结构和原理（一）单片机的内部组成及信号引脚组成：CPU、内部RAM、内部ROM、定时/计数器、并行I/O口、串行口、中断系统、时钟电路等。
（二）内部数据存储器1.寄存器区2.位寻址区3.用户RAM区4.特殊功能寄存器区（三）内部程序存储器三、并行输入/输出口电路结构组成结构：P0口、P1口、P2口、P3口四、时钟电路与复位电路常用晶体振荡器时钟电路（最大12MHz）、复位电路（RST引脚高电平产生复位）。
3.MCS-51单片机指令系统（重点）一、寻址方式包括：寄存器寻址、直接寻址、立即数寻址、寄存器间接寻址、变址寻址、相对寻址和位寻址。
二、指令系统共111条指令。
数据传送指令（29条）算术运算指令（24条）逻辑运算指令（24条）控制转移指令（17条）位操作指令（17条）三、常用伪指令包括：定位伪指令、定义字节伪指令、定义空间伪指令、定义符号伪指令、数据赋值伪指令、数据地址赋值伪指令、汇编结束伪指令。
4.MCS-51单片机汇编语言程序设计一、简单程序设计顺序控制程序。
编程前，要分配内存工作区及有关端口地址。
二、分支程序设计分支程序就是按照分支条件，判断程序流向，并执行。
1.两分支程序设计（单入口、两出口）2.三分支程序设计3.多分支程序设计（散转程序）三、循环程序设计1.单重循环程序设计2.双重循环程序设计（延时程序设计）3.数据传送程序4.循环程序结构（初始化、循环体、循环控制）四、查表程序（主要用于数码管显示子程序）表格是预先定义在程序的数据区中，然后和程序一起固化在ROM中的一串常数。
微机原理复习资料
微机原理复习资料第一章：概述、第二章：指令系统、第三章：汇编程序设计、第四章：80861.8086CPU的寄存器中，通常用作数据寄存器，且隐含用法为I／O端口的间址寄存器的是( D )A.AXB.BXC.CXD.DX2.8086CPU在加电复位后，执行的第一条指令的地址为（ C ）A.00000HB.0FFFFHC.FFFF0HD.FFFFFH3.所谓微机的字长是指（ D ）A.CPU内部数据总线的位数B.CPU外部数据总线的位数C.CPU地址总线的位数D.CPU中运算器一次能处理二进制数的最大位数4.8086系统中内存储器的地址空间为1M，而在进行I／O读写时，I／O端口的地址空间为（ C ）A．64M B.1M C.64K D.1K5.在以下8086CPU内部寄存器中，属于8位寄存器的是（ C ）A.AXB.IPC.CHD.DS6.8086CPU代码段寄存器CS的初始化状态为（ D ）A.0000HB.8000HC.FFF0HD.FFFFH7.已知8086CPU内部CS=1000H，DS=2000H，IP=3000H，则将要执行指令的代码存放在内存单元中的地址为（ C ）A.4000HB.5000HC.13000HD.23000H8.执行近调用CALL指令后，SP将（ B ）A.保持不变B.减2C.加2D.减49.在笔记本计算机中采用的显示器为（ C ）A.CRT显示器B.LED显示器C.LCD显示器D.等离子显示器10. 串行异步通信中，传送数据是：（ B）A) 高位在前B) 低位在前 C) 任意 D) 从中间位开始11.若AL的内容为3EH，执行TEST AL，01H指令后，AL的内容为：（C ）A) 7CH B) 1FH C)3EH D) 7FH12. 在8088CPU中，执行堆栈操作指令PUSH AX后，改变内容的寄存器是：（ C ）A) AX B) BX C) SP D) SS13.在CPU中存放指令后继地址的寄存器是B______。
微机原理复习资料
微机原理复习资料一、概述微机原理是计算机科学与技术专业的一门重要课程，它主要介绍了微型计算机的基本组成和工作原理。
本文将针对微机原理的复习资料进行详细介绍，包括微机的基本概念、微处理器的结构与功能、存储器的组成与分类、输入输出设备的原理以及微机系统的总线结构。
二、微机的基本概念1. 微机的定义微机是指以微处理器为核心，配以存储器、输入输出设备等组成的计算机系统。
它具有体积小、价格低廉、功能强大等特点，广泛应用于个人和办公场所。
2. 微机的组成微机由中央处理器（CPU）、存储器、输入输出设备和总线四部分组成。
其中，CPU是微机的核心，负责执行指令和控制计算机的运行；存储器用于存储数据和程序；输入输出设备用于与外部环境进行信息交互；总线用于连接各个部件。
三、微处理器的结构与功能1. 微处理器的结构微处理器由运算器、控制器和寄存器组成。
其中，运算器负责数值计算和逻辑运算；控制器负责指令的解码和执行；寄存器用于存储数据和指令。
2. 微处理器的功能微处理器的主要功能包括指令执行、数据传输、中断处理和时序控制等。
指令执行是微处理器的核心功能，它通过解码指令并执行相应的操作码完成各种运算和逻辑判断。
数据传输是指将数据从一个寄存器或存储器传输到另一个寄存器或存储器。
中断处理是指在微处理器执行程序的过程中，接收到外部设备的中断信号后，暂停当前程序的执行，转而处理中断请求。
时序控制是指微处理器根据时钟信号来控制指令的执行顺序和时序。
四、存储器的组成与分类1. 存储器的组成存储器由存储单元和存储单元组织控制电路组成。
存储单元是存储器的最小存储单位，用于存储二进制数据。
存储单元组织控制电路用于对存储单元进行编址和访问控制。
2. 存储器的分类存储器根据存储介质的不同可以分为半导体存储器和磁性存储器。
半导体存储器包括随机存储器（RAM）和只读存储器（ROM），它们具有读写速度快、功耗低等特点。
磁性存储器包括磁盘、磁带等，它们具有容量大、价格低廉等特点。
微机原理复习资料
微机原理复习资料微机原理是计算机科学与技术专业的一门重要课程，它是计算机硬件组成和工作原理的基础课程。
以下是我为您整理的微机原理复习资料。
第一部分：计算机硬件组成1. 计算机的基本组成部分：中央处理器(CPU)、内存、输入设备、输出设备、存储设备和总线。
2. 中央处理器（CPU）：是计算机中的核心部件，包括控制器和算术逻辑单元(ALU)。
控制器负责指令的解析和执行，ALU负责运算和逻辑判断。
3. 内存：是计算机用于存储数据和指令的地方，分为主存储器(RAM)和辅助存储器(硬盘、U盘等)。
主存储器以字节为单位进行寻址，每个字节都有一个唯一的地址。
4. 输入设备：用于将外部数据输入到计算机中，例如键盘、鼠标、扫描仪等。
5. 输出设备：用于将计算机处理的数据输出到外部，例如显示器、打印机、音频设备等。
6. 存储设备：用于永久性存储数据，例如硬盘、光盘、闪存等。
7. 总线：计算机各个组件之间传递数据和控制信号的通道，分为数据总线、地址总线和控制总线。
第二部分：计算机工作原理1. 计算机的工作过程分为取指令、解析指令、执行指令和存储结果四个阶段。
2. 取指令阶段：从内存中读取指令。
3. 解析指令阶段：对指令进行解析，确定指令的类型和操作对象。
4. 执行指令阶段：根据指令的要求执行相应的操作，包括算术运算、逻辑运算、数据传输等。
5. 存储结果阶段：将运算结果存储到指定的位置。
6. 指令周期和时钟频率：指令周期是执行一条指令所需要的时间，时钟频率是计算机的工作速度。
时钟周期等于1/时钟频率。
7. 硬件中断和软件中断：硬件中断是由外部设备引发的中断，软件中断是由程序指令引发的中断。
8. 存储器体系结构：存储器层次结构包括寄存器、高速缓存、主存储器和辅助存储器。
存储器的访问速度由快到慢依次为：寄存器>高速缓存>主存储器>辅助存储器。
其中高速缓存用于缓存主存储器中的数据，提高数据访问速度。
第三部分：指令系统和编程1. 指令系统是计算机执行各种操作的指令集合，分为指令格式和指令操作码两部分。
微机原理复试题复习
微机原理复试试题复习资料 11．1把十进制数转成二进制数;解1：×2=……整数部分为1,即小数后第一位为1×2=……整数部分为1,即小数后第二位为 1×2=……整数部分为1,即小数后第三位为 1×2=……整数部分为1,即小数后第四位为 1所以结果为22把二进制数转成十进制;解2：结果=02·0+12·-1+02·-2+12-2=102．影响INRT 引脚的控制标志位是什么还有其他控制位呢解1：INRT引脚：可屏蔽中断请求输入引脚,其控制标志位为 IF=1;IF 中断允许标志,该标志用于允许或禁止 CPU 响应外部可屏蔽中断,由程序控制;若 IF=1,则 CPU 可以响应外部可屏蔽中断的中断请求；若IF=0,则禁止CPU 响应外部可屏蔽中断中断请求;解2： 8086第28脚为M/IO,存储器/输入输出信号, 输出、三态;当M/IO=1 时, 表示访问存储器；当 M/IO=0时,表示访问I/O端口;3.写一条需要有 BYTE PTR 的指令;解： ARRAY1 DB 0,1,2,3,4 ;定义字节变量ARRAY2 DW 0,1,2,3,4 ;定义字变量MOV BX,WORD PTR ARRAY13 ;将 0043H->BXMOV CL,BYTE PTR ARRAY26 ;将 03H->CLMOV WORD PTR SI,4 ;将0004Ｈ放入 SI开始的一个字单元中4．哪些基寄存器寻址堆栈段数据;解：用BP作为基址寄存器,寻址的是堆栈段数据指针寄存器,标志寄存器16 位寻址时,BP 和 BX 作为基址寄存器;在缺省段超越前缀时,BX 以 DS 作为默认段寄存器,BP 以 SS作为默认段寄存器;32位寻址时,8个32位通用寄存器均可作为基址寄存器;其中EBP、ESP 以SS 为默认段寄存器,其余6个寄存器均以DS为默认段寄存器;5．MOV AL,12H 与 IN AL,12H 指令的区别解：MOV AL,12H ;表示将立即数12H传送给 AL,用于给寄存器赋初值;IN AL, 12H ; 表示从端口12H输入8位数到 AL,6．指出指令的错误之处 INC BX.解：没有指定存储器操作数类型;改为 INC BXBX为寄存器间接寻址,而INC为寄存器直接寻址,应改为 INC BX2另附常见指令错误解决方案：1IN AL,BX ；I/O指令端口地址表示错误,只能用 8位立即数或 DX间址2MOV DS, 2010H ；立即数不能传送到DS3PUSH AL ；栈操作,操作数类型必须为 WORD类型4IN AL,0A00H ；I/O指令的直接寻址,地址只能为 8 位5MOV DI, AX ；AX不能做为间址寄存器6OUT DX,CL ；I/O指令操作数只能用 AX、AL提供,端口地址可以是 8位的直接地址或用DX间址7LEA BX,1000H ；有效地址传送指令的源操作数不能为立即数,必须是存储器操作数8MOV AL,CX ；源、目的操作数的类型不一致9MOV CL,A8H；源操作数为16进制的立即数,16 进制数以字母开头时应在前面加“0”7. 16 位数除法,被除数放在哪个寄存器中除数存放在哪里解：1对字除法,高位存放在DX中,低位存放在AX中,除数及 OPRD字,商在 AX中,余数在DX中;2被除数：默认放在AX或DX和AX中,如果除数为 8 位,被除数为16位,默认在 AX 中存放；如果除数为16位,被除数则为32位,在DX和AX中存放,DX存放高位 16位,AX存放低位16位;8. 解释LOOPE 指令操作;解：循环控制指令,格式为：LOOP OPRDLOOPE/LOOPZ OPRDLOOPNE/LOOPNZ OPRDJCXZ OPRD用于控制程序的循环,它们以CX寄存器为递减计数器,在其中预置程序的循环次数,并根据对 CX内容的测试结果来决定程序是循环至目标地址 OPRD,还是顺序执行循环控制指令的下一条指令;除了 JCXZ 指令外,其余的指令执行时先使CX内容减1,然后依据CX 中的循环计数值是否为0 来决定是否终止循环; LOOPE/LOOPZ 使用复合测试条件;LOOPE/LOOPZ 指令使 CX-1→CX,若 CX≠0 且 ZF=1测试条件成立 ,则循环转移至目标标号；否则CX=0或ZF=0,顺序执行 LOOPE/LOOPZ后面的指令;循环控制指令短转移LOOP CX≠0时循环.LOOPE/LOOPZ CX≠0且标志ZF=1时循环.LOOPNE/LOOPNZ CX≠0且标志ZF=0 时循环.JCXZ CX=0 时转移.JECXZ CX=0 时转移.9 说明8086 与8088 CPU 的区别;解：8086CPU和 8088CPU内部结构基本相同,不同之处在于 8088 有 8 条外部数据总线,因此为准 16位;8086有16条外部数据总线;两个CPU的软件完全兼容,程序的编制也相同;10. 说明8086 中BHE 与AO 引脚的用途;解1：BHE /S7Bus High Enable/Status ：高8 位数据总线允许/状态复用引脚,三态输出,低电平有效;BHE =0 表示数据总线高8 位AD15～AD8 有效,即 8086 使用了16 根数据线;若BHE =1,表示数据总线高8 位AD15～AD8 无效,即8086 使用了8 根数据线AD7～AD0;读/写存储器或 I/O 端口以及中断响应时,BHE 用作选体信号,与最低位地址线A0 配合,表示当前总线使用情况,如表 5-2 所示; 表解2：它是高8位数据总线的允许和状态信息复用引脚;BHE上面有一横杠可以看作一根附加的地址总线,用来访问存储器的高字节,而A0用来访问存储器的低字节;所以BHE通常作为接在高 8位数据总线上设备的片选信号,而A0作为接在低8位数据总线上设备的片选信号;11. 什么是ICW解：Initialization Command Word,的简称,初始化命令字;在 8259A 工作之前必须,必须写入初始化命令字使其处于准备就绪状态;12. 什么是OCW解：Operation Command word ,的简称,操作命令字,规定 8259A 工作方式;OCW 可在 8259A 已经初始化以后的任何时间内写入;13. 中断向量号放在8259A 什么地方解：放在数据总线缓冲器中,D0-D7中;中断屏蔽寄存器IMR14. 什么是普通EOI 什么是特殊EOI什么是自动EOI解： 1普通 EOI:普通中断结束标志End of Interrupt;这种方式配合全套优先权工作方式使用;当CPU用输出指令往5259A发出普通中断结束EOI命令时, 8259A 就会把ISR中断服务寄存器中已置 1的最高位复位; 或者8259A就会把所有正在服务的中断中优先权最高的 ISR位复位;2特殊EOI:SEOI方式所谓特殊EOI方式,就是中断服务程序向 8259A发送一特殊EOI命令,该命令中指明将ISR中的哪一位清0;3自动EOIAEOI方式：当一个中断请求被响应后,在收到第一个 INTA信号后,8259A 将ISR中的对应位置“1”,在收到第二个INTA信号后,8259A将 ISR中的对应位清 0;2EOIEnd Of Interrupt ：中断结束命令;若 EOI=1 时,在中断服务子程序结束时向 8259A 回送中断结束命令EOI,以便是中断服务寄存器ISR中当前最高优先权复位普通 EOI方式 ,或由L2—LO表示的优先权位复位特殊EOI方式;15. 说明指令IN 和OUT 数据流动方向;解：IN/OUT这组指令专门用于在AL或AX寄存器与I/O 端口之间传送数据; IN AX,21H ; 表示从端口地址 21H 读取一字节数据到 AL,从端口地址 22H 读取一字节数据到 AH 或表示从端口21H输入16位数到 AXMOV DX, 379HIN AL, DX ;从端口379Ｈ输入一字节数据到AL 数据流向是从外部I/O端口流向内部寄存器流进OUT 21H,AL ;将8位数从AL输出到端口21H或将 AL的值输出到端口21H OUT DX,AX ;将16位数从AX输出到DX指定的端口数据流向是从内部寄存器流向外部I/O端口流出16. 固定I/O 端口号存储在何处解1：DX寄存器中17. 比较存储器映像I/O 系统和独立编制I/O 系统;解1：I/O 端口的编址方式及其特点：1.独立编址专用的I/O端口编址----存储器和 I/O端口在两个独立的地址空间中1优点：I/O端口的地址码较短,译码电路简单,存储器同 I/O端口的操作指令不同,程序比较清晰；存储器和I/O端口的控制结构相互独立,可以分别设计2缺点：需要有专用的I/O指令,程序设计的灵活性较差2.统一编址存储器映像编址----存储器和I/O端口共用统一的地址空间, 当一个地址空间分配给I/O端口以后,存储器就不能再占有这一部分的地址空间1优点：不需要专用的I/O指令,任何对存储器数据进行操作的指令都可用于I/O端口的数据操作,程序设计比较灵活；由于I/O端口的地址空间是内存空间的一部分,这样,I/O端口的地址空间可大可小,从而使外设的数量几乎不受限制2缺点：I/O端口占用了内存空间的一部分,影响了系统的内存容量；访问I/O 端口也要同访问内存一样,由于内存地址较长,导致执行时间增加解2：教材版I/O端口独立编址,也称作直接I/O映射的 I/O编址;这时,存储器地址空间和 I/O端口地址空间为两个不同的独立地址空间,如80X86系统就是采用的独立编址方式;这种编址方式需要专门的I/O指令,在CPU的控制信号中,需专门的控制信号来确定是选择存储器空间还是选择 I/O空间;优点：由于使用了专门的I/O指令,容易分清指令是访问存储器还是访问外设,所以程序易读性较好；又因为I/O口的地址空间独立、且小于一般存储空间,所以其控制译码电路相对简单缺点：访问端口的手段没有访问存储器的手段多; 存储器映射的 I/O 编址,I/O 端口与存储器统一编址;这种 I/O 寻址方式是把存储单元地址和外设端口地址进行统一编址,优点是无需专用I/O指令,端口寻址手段丰富,相互之间依靠地址的不同加以区分,缺点：但由于外设端口占用了一部分地址空间,使得存储器能够使用的空间减少,且在程序中不易分清哪些指令是访问存储器、哪些指令使访问外设,所以程序的易读性受到影响;18. 什么是比特率,什么是波特率解：比特率：每秒传送的比特bit数; 或单位时间内传送的比特数波特率：即传送数据位的速度;1200位/秒=1200波特19. 8255 端口A 有几种工作方式端口B 有几种工作方式解：8255A各端口可有3种基本工作方式：方式0---基本输入/输出方式；方式1---选通输入/输出方式；方式3---双向传输方式;端口A可有 3种工作方式,即方式0,方式 1,方式2.端口B可有 2种工作方式,即方式0,方式1;端口C常被分成高4位和低4位两部分,可分别用来传送数据或控制信息; 20. 8253 有几种工作方式解：有6种可供选择的工作方式;方式0---计数结束中断方式方式1---可重复触发的单稳态触发器方式2---频率发生器N分频器方式3---方波发生器方式4---软件触发的选通信号发生器方式5---硬件触发的选通信号发生器21.其他注意知识点：MOV 指令注意事项：MOV 指令有以下几条具体规定,其中有些规定对其它指令也同样有效;1、两个操作数的数据类型要相同,要同为8 位、16 位或 32位；如：MOV BL, AX 等是不正确的；2、两个操作数不能同时为段寄存器,如：MOV ES, DS等；3、代码段寄存器CS不能为目的操作数,但可作为源操作数,如：指令 MOV CS, AX 等不正确,但指令MOV AX, CS 等是正确的；4、立即数不能直接传给段寄存器,如：MOV DS, 100H等；5、立即数不能作为目的操作数,如：MOV 100H, AX等；6、指令指针IP,不能作为MOV指令的操作数；7、两个操作数不能同时为存储单元,如：MOV VARA, VARB 等,其中VARA和 VARB 是同数据类型的内存变量; 对于规定2、4和7,我们可以用通用寄存器作为中转来达到最终目的;8段寄存器的操作有一些限制–----段寄存器属专用寄存器,对他们的操作能力有限不允许立即数传送给段寄存器 MOV DS,100H；非法指令：立即数不能传送段寄存器不允许直接改变CS 值 MOV CS,SI ；不允许使用的指令不允许段寄存器之间的直接数据传送 MOV DS,ES；非法指令：不允许段寄存器间传送中断优先权管理方式1 完全嵌套方式：①即固定优先级方式; IR0～IR7 的中断优先级都是固定的：IR0 最高,IR7 最低;在 CPU 开中断状态下,可以实现中断嵌套,即在处理低级别中断时还可以响应高级别的中断申请;②中断服务程序结束返回前,应向8259A 传送EOI的结束命令普通EOI,特殊EOI,自动 EOI三种方式均可用,取消该中断在ISR 中登记项;③完全嵌套是8259A的默认优先级控制方式;④中断结束方式：a.普通EOI：该方式的结束命令取消ISR中现行中断中优先级最高的登记项;b.特殊EOI：该方式的结束命令取消ISR中指定优先级的登记项;c.自动 EOI：该方式在初始化时设定, 无需结束命令,一旦中断响应第 2 个INTA 结束时,自动取消该中断中优先级在ISR 中的登记项;该方式由于过早取消了登记项, 因此只要 CPU允许中断,比当前优先级低的中断也能中断当前中断服务;这种方式主要用在不会产生中断嵌套的场合;2 循环优先级方式：①普通EOI的循环方式：被设置为循环优先级的芯片,中断程序结束返回前,向芯片发普通EOI命令, 该命令取消现行中断中优先级最高的登记项,并使其优先级降为最低,其它中断源的优先级顺推;②自动 EOI 的循环方式：按自动 EOI 方式结束,由第 2 个中断响应信号INTA 的后沿自动将 ISR 寄存器中相应登记位清“0”,并立即改变各级中断的优先级别, 改变方案与上述普通 EOI循环方式相同;与前述的自动 EOI 方式一样, 有可能出现“重复嵌套”现象,使用中要特别小心,否则有可能造成严重后果;③特殊 EOI 的循环方式：可根据用户要求将最低优先级赋给指定的中断源;用户可在主程序或中断服务程序中利用置位优先权命令把最低优先级赋给某一中断源 IRi于是最高优先级便赋给 IRi+1,其他各级按循环方式类推; 例如,在某一时刻,8259A 中的ISR寄存器的第2位和第 6位置“1”, 表示当前CPU正在处理第 2 级和第 6 级中断;它们以嵌套方式引入系统,如果当前 CPU 正在执行优先级高的第 2 级中断服务程序,用户在该中断服务程序中安排了一条优先权置位指令,将最低级优先权赋给IR4, 那么IR4具有最低优先级,IR5 则具有最高优先级,但这时第 2 级中断服务程序并未结束,因此,ISR 寄存器中仍保持第 2 位和第 6 位置“1”,只是它们的优先级别已经分别被改变为第 5 级和第 1 级,使用了置位优先权指令后, 正在处理的中断不一定在尚未处理完的中断中具有最高优先级; 上例中,原来优先级高的第2 级现在变成了第 5级,而原来的第 6级现在上升为第 1 级;这种情况下当第 2 级中断服务程序结束时,能使用普通EOI方式,而必须使用：a特殊EOI方式,就是向 8259A 发送IR2结束命令； b同时还应将IR2的当前级别第5级传送给8259A,8259A 才能正确地将 ISR 寄存器中的第 2位清“0”;n 中断请求寄存器IRRn 保存8条外界中断请求信号IR0～IR7的请求状态n Di位为1表示IRi引脚有中断请求；为0表示无请求n 中断服务寄存器ISRn 保存正在被8259A服务着的中断状态n Di位为1表示IRi中断正在服务中；为 0表示没有被服务n 中断屏蔽寄存器IMRn 保存对中断请求信号IR的屏蔽状态n Di位为1表示IRi中断被屏蔽禁止；为 0表示允许 8259占用两个端口地址A0=1、0奇地址、偶地址微机原理复试试题复习资料221. 什么是物理地址什么是逻辑地址解：物理地址：存储器区域的某一单元地址,地址信息是 20 位二进制代码;CPU 是以物理地址访问存储器;逻辑地址：编程时采用,由段基址和偏移量组成;8086 CPU中的每个存储元在存储体中的位置都可以使用实际地址和逻辑地址来表示;同一物理地址可对应多个逻辑地址;22. 什么是 PROM解：Programmable Read-Only Memory 可编程序的只读存储器;是一种可以用程序操作的只读内存;最主要特征是只允许数据写入一次,如果数据烧入错误只能报废;23. 简述冯-诺依曼计算机的基本特征;解：1计算机应由运算器、控制器、存储器、输入和输出设备等五大部分组成;2存储器不但能存放数据,也能存放程序;计算机具有区分指令和数据的本领;而且数据和指令均以二进制数形式存放;3编好的程序,事先存入存储器,在指令计数器控制下,自动高速运行执行程序24. 什么是 CPU的指令周期、机器周期、时钟周期解：指令周期：一条指令从取出到执行完毕所持续的时间;指令周期由若干机器周期组成机器周期：完成某一独立操作所持续的时间; 机器周期由若干时钟周期组成时钟周期：是CLK中两个时钟脉冲上升沿之间持续时间,它是CPU最小定时单位;25. 模块结构化程序设计中,程序设计基本结构有哪几类解：三类：顺序结构、分支结构、循环结构;26. 什么是 BIOS解：BIOS 是英文"Basic Input Output System"的缩略语,就是"基本输入输出系统";27. 什么是 DOS解：DOS 是英文Disk Operating System 的缩写,意思是“磁盘操作系统”;DOS 是个人计算机上的一类操作系统;28．8086/8088有几位状态位几位控制位其含义是什么解：8086/8088有6位状态位,3位控制位;状态位：CF进位标志；PF奇偶标志；AF 辅助进位标志；ZF零标志； SF符号标志；OF溢出标志控制位：IF中断允许标志；DF方向标志；TF陷进标志29. 简述 AO与/BHE在 8086系统中的作用;解：8086 有16根数据线,可以在一个总线读写周期中,读写一个字数据;8086 CPU 配置的内存分为奇地址和偶地址存储体;如果要读写一个字数据,需要分别从奇地址和偶地址存储体读写一个字节数据;由A0=0 选通偶地址存储体, 一个字节数据送到低八位数据线D0—D7；由/BHE=0选通奇地址存储体,一个字节数据送到高八位数据线D8—D15;30. 什么是最小模式什么是最大模式如何设置解：最小模式：就是在系统中只有 8086/8088 一个微处理器;在该系统中,所以的总线控制信号都由8086/8088产生,因此,系统总线控制电路被减少到最少;最大模式：在系统中包含两个或以上的微处理器;其中一个主处理器就是8086/8088,其他处理器为协处理器,是协助主处理器工作的; 由MN/MX引脚控制单CPU/多CPU方式控制;这根引脚决定了系统是构成单处理器最小模式系统还是多处理器最大模式系统;当MN/MX=VCC高电平时,按最小模式工作；当MN/MX=GND接地是,系统按最大模式工作;。
微机原理复习资料
1.1微型计算机主要包括那几个组成部分？各部分的基本功能是什么？答：微型计算机由CPU，存储器，输入/输出接口及系统总线组成CPU是微型计算机的核心部件，一般具有下列功能：进行算术和逻辑运算，暂存少量数据，对指令译码并执行指令所规定的操作，与存储器和外设进行数据交换，提供整个系统所需要的定时和控制信号，响应其他部件发出的中断请求；总线是计算机系统各功能模块间传递信息的公共通道，一般由总线控制器，总线发送器，总线接收器以及一组导线组成；存储器是用来存储数据，程序的部件；I/O接口在CPU和外设之间起适配作用，是微型计算机的重要组成部件2.1、8086/8088CPU的功能结构由哪两部分组成？它们的主要功能是什么？答：8086/8088CPU的功能结构由以下两部分组成：总线接口单元BIU（Bus Interface Unit）和执行部件EU（Execution Unit）总线接口单元BIU的主要功能是负责与存储器，I/O端口进行数据传送。
具体讲：取指令，即总线接口部件从内存中取出指令后送到指令队列；预取指令；配合EU执行指令，存取操作数和运算结果。
执行部件EU主要功能是负责指令执行。
2.2.8086CPU为什么要采用地址、数据线分时复用？有何好处？答：（1）因CPU内部存储等都为16位，而CPU对内存寻址（访问）的最大空间为1MB。
为了实现CPU对1MB内存的访问，存储器需分段存取（访问）。
-8086/8088地址总线是20位的，CPU中的寄存器是16位的，20位地址无法用16 位寄存器表示，所以必须分段。
（2）减少引脚数量2.4、什么是总线周期？8086/8088CPU的基本总线周期由几个时钟周期组成？若CPU 主时钟频率为10MHz，则一个时钟周期为多少？一个基本总线周期为多少？答：总线周期：BIU通过系统总线对存储器或I／O端口进行一次读／写操作的过程称为一个总线周期。
8086／8088CPU的一个基本总线周期由4个时钟周期（T1~T4）组成，也称4个T状态。
微机原理复习资料2
掌握如下的基本概念：地址加法器：地址加法器是8086 CPU的总线接口单元中的一个器件，在808 6存储器分段组织方式中它是实现存储器寻址的一个关键器件，地址加法器将两个16位寄存器中的逻辑地址移位相加，得到一个20位的实际地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。
地址加法器的作用是根据段寄存器存放的段基地址与EU送出的16位偏移地址计算得到20位的实际地址BIU中的地址加法器，实现逻辑地址到物理地址的变换断点现场恢复1.CPU关闭中断响应2.将保存在堆栈中的所有寄存器内容弹出，恢复到中断前的寄存器原值保护现场：1.CPU响应中断，首先需要禁止CPU响应中断信号，并保存中断返回地址以及其它可能被破坏的寄存器2.8086/8088 CPU的基本中断现场保护需要将CS寄存器和IP寄存器压入堆栈堆栈的作用：堆栈是一种特殊的数据结构；专门处理需要按“后进先出”原则存取的数据；如：在调用子程序时，“保存现场”----返回地址IP在执行具有多重循环语句结构的程序时，保存外循环的循环次数计数寄存器CX 的数据后，再进入内循环在响应中断时，保存中断断点处的数据“保存”使用入栈指令 PUSH注意进栈方向是高地址向低地址发展。
进栈的时候是高八位先进，低八位后进，出栈的时候就相反。
“恢复”使用出栈指令 POPPUSHF和POPF指令用于保护和恢复标志寄存器内容DMA传送方式 :DMA的工作过程如下：①外围设备向DMA控制器发出DMA传送请求② DMA控制器向CPU发出总线请求信号(HOLD：总线保持请求信号 )③ CPU 执行完现行总线周期后，向DMA控制器发出响应信号（HLDA：总线保持响应信号）④ CUP将CB、AB及DB让出，由DMA控制器进行控制(CB,DB,AB为三态信号，处于高阻状态)⑤ DMA控制器向外围设备发出DMA请求信号的回答信号⑥进行DMA传送⑦ DMA传送完毕， DMA控制器撤消对CPU的总线请求，总线控制权还给CPU，恢复正常运行偏移地址(有效地址):每个段都从低4位为0的存储单元开始，段首地址的高16位称为段基地址偏移地址为相对于段首地址的偏移量总线:是传递信息的一组公用导线。
复习题(二)答案
微机原理复习题一、填空题1.8086是（16 ）位计算机。
8086地址线有（20 ）条，可直接寻址的空间最大为（1MB）。
2.总线周期是指（CPU完成一次访问存储器或者I/O端口的时间）。
基本总线周期有至少有（4）T状态。
Tw状态是指（等待周期）。
3.一个段最大寻址空间为（64KB）4.代码段物理地址由CPU的（CS）寄存器和（IP ）寄存器确定5.堆栈段物理地址由CPU的的（SS ）寄存器和（SP）寄存器确定6.微机系统由（硬件）系统和（软件）系统两部分组成。
8．8086CPU 内部组成结构从功能上讲，可分为（BIU）和（EU）两部分。
9．8086/8088的四个段寄存器为（CS ）、（DS ）、（SS ）、（ES ）10．用来存放CPU状态信息的寄存器是（FLAGS）。
11与十进制数64等值的十六进制数是（40H）；与十六进制数80H等值的十进制数是（128）；12、8086微机系统重启时CS=__FFFFH___________，IP=_____0________。
13、8086 的中断向量表位于内存的___ROM____区域，它可以容纳__256__个中断向量，每一个向量占__4__ 个字节；14．DD伪指令中定义的每个操作数占有（4）个字节。
15所谓“串行通信”是指数据是（指使用一条数据线，将数据一位一位地依次传输）。
在串行通信中有两种基本的通信方式：（同步通信）和（异步通信）。
16、在8086/8088CPU 中，由于BIU 和EU 分开，所以（取指令）和（执行指令）可以重叠操作，提高了CPU 的工作效率。
二、选择题1．完成将累加器AX清零，下列指令中错误的是（）。
A．XOR AX，AX B．SUB AX，AXC．AND AX，00H D．OR AX，00H2.在8086/8088系统中，存储器是分段组织的，每段最大字节的长度是（）。
A．8K B．16K C．64K D．1M3. 采用异步串行方式发送具有8个数据位的字符，使用1个奇偶校验位和2个停止位。
微机原理复习资料(二)
第二章思考题与习题1. 8086／8088为什么要分为EU和BIU两部分?每个部分又由哪几部分组成?2. 简述8086／8088指令队列作用及工作过程。
3. 在执行指令期间，EU能直接访问存储器吗?为什么?4. 8086／8088CPU中，供使用汇编语言的程序员使用的寄存器有哪些?5. 试述SP、IP、BP、SI和DI寄存器的主要功能。
它们能否作为通用寄存器?6. 为什么要设置段寄存器? 8086／8088有几个段寄存器?7. 8086／8088有几位状态位? 有几位控制位? 其含义各是什么?8. 8086／8088CPU使用的存储器为什么要分段?怎样分段?9. 什么是逻辑地址? 什么是物理地址? 它们之间有什么联系?10. 什么是基地址?什么是偏移量?它们之间有何联系?11. 若CS为A000H，试说明现行代码段可寻址的存储空间的范围。
12. 设现行数据段位于存储器B0000H到BFFFFH存储单元，DS段寄存器内容为多少?13. 设双字节12345678H的起始地址是A001H，试说明这个双字在存储器中如何存放?14. 已知堆栈段寄存器SS＝A000H，堆栈指示器SP＝0100H，试将数据1234ABCDH推人堆栈，画出进栈示意图。
最后栈顶SP＝?15. 试求出下列运算后的各个状态标志，井说明进位标志和溢出标志的区别。
(1) 1278H十3469H (2) 54E3H一27A0H (3) 3881H十3597H (4) 01E3H一01E3H16. 8086与8088 CPU主要区别有哪些?17. 8086／8088 CPU系统中为什么要采用地址锁存器8282／8283？18. 8086／8088最小模式系统和最大模式系统各自主要特点是什么? 区别在哪里?19. 8088CPU工作在最小模式(单CPU)和最大模式(多CPU)主要特点是什么?有何区别?20. 8088 CPU工作在最小模式时,(1) 当CPU访问存储器时，要利用哪些信号?(2) 当CPU访问I／O时，要利用哪些信号?(3) 当HOLD有效并得到响应时，CPU的哪些信号置于高阻状态?21. 8088CPU工作在最大模式时：(1) S2，S1，S0可以表示CPU的哪些状态?(2) CPU的RQ/GT信号的作用是什么?22. 什么是时钟周期? 机器周期? 总线周期? 什么是指令周期?23. 为什么要了解8086／8088CPU时序?24. 试绘制出8086最小模式系统访问I／O端口总线周期的时序图。
微机原理试题集+复习资料
第1章概述1．电子计算机主要由运算器、控制器、存储器、输入设备和输出设备等五部分组成。
2．运算器和控制器集成在一块芯片上，被称作。
3．总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。
4．计算机系统与外部设备之间相互连接的总线称为系统总线（或通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）；内部连接各寄存器与运算部件之间的总线称为内部总线。
5．迄今为止电子计算机所共同遵循的工作原理是程序存储和程序控制的工作原理。
这种原理又称为冯·诺依曼型原理。
第3章微处理器与其结构1．8086/8088 执行指令中所需操作数地址由计算出16 位偏移量部分送，由最后形成一个20 位的内存单元物理地址。
2．8086/8088 在总线周期的T1 时刻，用A196～A163 输出20 位地址信息的最高4 位，而在其他时钟周期，则输出状态信息。
3．8086/8088 复位后，从00H 单元开始读取指令字节，一般这个单元在区中，在其中设置一条跳转指令，使对系统进行初始化。
4．8086系统的存储体系结构中，1存储体分2 个库，每个库的容量都是512K字节，其中和数据总线D15～D8相连的库全部由奇地址单元组成，称为高位字节库，并用BHE作为此库的选通信号。
5．8086/8088系统中，可以有64K 个段起始地址，任意相邻的两个段起始地址相距16 个存储单元。
6．用段基值与偏移量来指明内存单元地址的方式称为逻辑地址。
7．通常8086/8088 中当执行一条占用很多时钟周期的指令时，或者在多处理器系统中在交换总线控制时会出现空闲状态。
8．8086 使用16 根地址线访问端口，最多可访问64K 个字节端口，使用20 根地址线访问存储单元，最多可访问1M 个字节单元。
9．取一条指令并执行该指令的时间称为指令周期，它通常包含若干个总线周期，而后者又包含有若干个时钟周期。
1．某微机最大可寻址的内存空间为16，其的地址总线至少应有（24）条。
(完整版)微机原理复习资料2
一、单选题（30）1、8086复位后,初始化执行的物理地址是（ c ）。
A. 0H B。
0FFFFFH C. 0FFFF0H D. 01H2、当系统已经响应中断，在中断处理程序准备执行第一条指令时间,下列的描述（ a ）是正确的。
A。
IF=0, TF=0 B. IF=1, TF=0C。
IF=0, TF=1 D。
IF=1， TF=13、8086CPU 当指令MOV AX，［3000H]执行，下列状态正确的是（ a ）A．BHE=0， A0=0 B．BHE=0, A0=1C．BHE=1, A0=0 D．BHE=1， A0=14、8259的当前中断寄存器是（c ）A．IRR B．IMRC．ISR D．PR5、保护模式下，内存的特权级分为( D ）级A．1 B. 2C．3 D。
46、在8086中,1个最基本的总线周期由( c )个时钟周期组成。
A。
2 B。
3 C。
4 D. 57、用于保存中断描述符表IDT的32位线性基地址和低16位是表限字段的寄存器是（c )A． GDTR B． LDTRC． IDTR D．IDT8、异步传输中，设每个字符对应1个起始位，5个信息位，1个奇偶校验位，2个停止位,波特率为3600,每秒钟传输的最大字符数为（ d ）。
A.1800B. 3600C. 300D. 4009、2片8259A级联，最多能管理（ d )个可屏蔽中断.A。
14 B。
16C。
2 D。
1510、通过紫外线照射即可擦除全部存储信息的存储器叫（ C ).A。
ROM B. RAMC。
EPROM D。
EEPROM11、指令MOV AX, ［SI+100]的源操作数的寻址方式是（ D ）。
A．寄存器间接寻址B．基址寻址C．基址变址寻址D．寄存器相对寻址12、设(AL)=-83，（BL）=92；则指令ADD AL， BL执行后，标志寄存器中CF、ZF、OF、SF位是 ( a )。
A。
1,0，0，0 B. 1，1,0，0C. 1，0，1，0 D。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、单选题（30）1、8086复位后，初始化执行的物理地址是（ c ）。
A. 0HB. 0FFFFFHC. 0FFFF0HD. 01H2、当系统已经响应中断，在中断处理程序准备执行第一条指令时间，下列的描述（ a ）是正确的。
A.IF=0, TF=0B. IF=1, TF=0C. IF=0, TF=1D. IF=1, TF=13、8086CPU 当指令MOV AX, [3000H]执行，下列状态正确的是（a ）A．BHE=0, A0=0 B．BHE=0, A0=1C．BHE=1, A0=0 D．BHE=1, A0=14、8259的当前中断寄存器是（c ）A．IRR B．IMRC．ISR D．PR5、保护模式下，内存的特权级分为（D ）级A．1 B. 2C．3 D. 46、在8086中，1个最基本的总线周期由（ c ）个时钟周期组成。
A. 2B. 3C. 4D. 57、用于保存中断描述符表IDT的32位线性基地址和低16位是表限字段的寄存器是（c ）A．GDTR B．LDTRC．IDTR D．IDT8、异步传输中，设每个字符对应1个起始位，5个信息位，1个奇偶校验位，2个停止位，波特率为3600，每秒钟传输的最大字符数为（ d ）。
A.1800B. 3600C. 300D. 4009、2片8259A级联，最多能管理（ d ）个可屏蔽中断。
A. 14B. 16C. 2D. 1510、通过紫外线照射即可擦除全部存储信息的存储器叫( C )。
A. ROMB. RAMC. EPROMD. EEPROM11、指令MOV AX, [SI+100]的源操作数的寻址方式是（D ）。
A．寄存器间接寻址B．基址寻址C．基址变址寻址D．寄存器相对寻址12、设(AL)=-83，(BL)=92；则指令ADD AL, BL执行后，标志寄存器中CF、ZF、OF、SF位是（ a ）。
A. 1，0，0，0B. 1，1，0，0C. 1，0，1，0D. 0，0，0，013、一个通信系统，对数据的两个传输方向使用不同的通道，该系统可以同时进行数据发送和接收，该系统称为（ a ）。
A.全双工系统B. 半双工系统C. 单工系统D. 同步通信14、在8086环境下，对8259A进行初始化时，如果ICW1中的SNGL=1，则和SNGL=0时相比，哪个命令字必须被初始化( C )A. ICW1B. ICW2C. ICW3D. ICW415、实现将LDTR的内容存入EBX指出的2个存储单元的指令是（A）A.SLDT [EBX]B. SGDT [EBX]C. SIDT [EBX]D. SLDR [EBX]16、在8086系统中，如果存储单元的逻辑地址是1234H：5678H，则该单元所对应的物理地址是（ D ）。
A．12345678H B．6912H C．579B4H D．179B8H17、对于存储空间分段管理和分页管理描述不正确的是（ c ）A. 分段管理可能导致段间碎片B. 分页管理可能导致页内碎片C. 分段管理中的段长度是固定的D. 分页管理中的页面大小是固定的18、通常在外设接口中，往往有（C ）端口才能满足和协调外设工作要求。
A．数据B．数据、控制C．数据、控制、状态D．控制、缓冲19、如果 DMAC每传送一个字节后，就检测 DREQ，若无效，则挂起；若有效则继续传送，这是一种DMA方式中的（ A ）传送方式。
A．请求B．成组C．单字节D．同步20、Intel 8086／8088中断向量表中的类型21H 是（D ）。
A．双重失效B．段不存在C．协处理器出错D．MSOS系统调用21、传送数据时，占用CPU时间最长的传送方式是（ A ）。
A．查询B．中断C．DMA D．IOP22、若微处理器可采用存储器映像编址，那么一条SUB（减法）指令可访问的地址空间为（ A ）。
A．整个地址空间B．仅I/O地址空间C．仅RAM地址空间D．随应用而定23、8255 A工作于基本输入/输出方式下，输出和输入数据为（ A ）。
A．输出数据锁存，输入数据不锁存B．输出数据锁存，输入数据锁存C．输出数据不锁存，输入数据锁存D．输出数据不锁存，输入数据不锁存24、若8255A的PA工作在方式2，PB 口工作于（ D ）工作方式。
A．方式0 B．方式1 C．方式2 D．方式0或方式125、通常在可编程16位定时徽计数器中，微处理器不能直接访问（ D ）单元。
A．控制寄存器B．计数初值寄存器C．计数输出锁存器D．计数执行单元26、8253初始化写入控制字后，若再写入初始值，要经过（C ），计数执行部件开始记数。
A．一个时钟上升沿B．讨一个时钟下降沿C．一个时钟上升沿和一个下降沿D．一个时钟周期T27、8253工作于方式3时，当计数值为一奇数时，则输出信号的低电平比高电平持续时间（ B ）。
A．少2个CLK周期B．少一个CLK周期C．多2个CLK周期D．多一个CLK周期28、Intel8255A 初始化控制字是通过（A ）写入的。
A．数据总线或缓冲器B．读/写控制逻辑C．A组控制D．B组控制29、DMA控制器8237A作为从模块工作时，IOR#和IOW#的作用是（D ）A.输出端，控制内存B. 输入端，控制I/O读写C. 输出端，控制I/O读写D. 输入端，控制内部寄存器读写30、DMA控制器8237A作为主模块工作时，地址的高8位放在（D）A. A15--A8B. A7--A0C. DB15--DB8D. DB7--DB0二、判断题（20）1、（√）8086中地址引脚与数据线复用，所以地址信息需要锁存。
2、( √) Pentium 采用两条流水线，这两条流水线中均有独立的ALU 。
3、( X ) 中断可以中断当前正在执行的指令。
4、（√）无条件传送方式即为同步传送方式。
5、( X )无条件传送方式下，微处理器与外设并行工作。
6、（√）中断控制器8259A内部的中断屏蔽寄存器其中某一位为1，则对应的中断请求位被屏蔽。
7、在输出接口电路中，若STB低电平时，表示端口数据已为外围设备接收，且已处理，微处理器可以送新数据到接口寄存器。
（√）8、（X ）8255A工作于方式0时，如果把PC口的两部分用作为控制和状态口，与微处理器有关引脚相连，则微处理器可以通过读/写C端口，实现A口，与B日查询方式工作。
9、（√）Pentium一启动时，工作在实模式，然后可切换到保护模式。
10、（X ）8255A工作于方式0时，可以采用中断方式。
11、（X ）8253初始化，写人计数值后，计数执行部件马上就开始进行计数。
12、（√）8253工作于方式3时，若计数初值为偶数时，则正脉冲宽度与负脉冲宽度相等。
13、（X ）一个线性地址包含了3部分分别表示段描述符索引、描述符表指示标志以及请求特权级别。
14、（X ）在CPU中，一般来说一个时钟周期就等于一个指令周期。
15、（X ）Pentium系统中，全局描述符表只有一张，而局部描述符表和中断描述符表都是每个任务一张。
16、（√）8086的I/O 地址和内存地址是不同的地址空间17、（X ）8255的A、B、C端口都只能作为基本输入/输出数据端口。
18、（X ）当保护模式下后，访问级别为4级表示权限最高。
19、（X ）Cpu在响应中断时，会将所有的寄存器压栈。
20、（√）如果正在修改ss寄存器时产生了中断，那么cpu不会马上响应该中断。
三、简答题（10）（1）数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一套总线或者合用部分总线，那么，要靠什么来区分地址或数据？答：1.数据总线是双向三态；地址总线是单向输出三态。
2.数据和地址复用时，必须有一个地址选通信号来区分该总线上输出的是地址还是数据。
（2）在中断响应过程中，8086 往8259A 发的两个INTA#信号分别起什么作用？答：第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU 得到了有关此中断请求的详尽信息。
（3）DMA过程中的总线保持过程是怎样产生和结束的？答：当系统中CPU 之外的另一个主模块要求占用总线时，通过HOLD 引腿向CPU 发一个高电平的请求信号。
如果CPU 此时允许让出总线，就在当前总线周期完成时，于T4 状态从HLDA 引腿发出一个应答信号，对刚才的HOLD 请求做出响应。
同时，CPU 使地址/数据总线和控制状态线处于浮空状态。
总线请求部件收到HLDA 信号后，就获得了总线控制权，在此后一段时间，HOLD 和HLDA 都保持高电平。
在总线占有部件用完总线之后，会把HOLD 信号变为低电平，表示现在放弃对总线的占有。
8086/8088 收到低电平的HOLD 信号后，也将HLDA 变为低电平，这样，CP U又获得了地址/数据总线和控制状态线的占有权。
（4）什么叫中断向量？它放在那里？对应于1CH 的中断向量存放在哪里？如果1CH 的中断处理子程序从5110H:2030H 开始，则中断向量应怎样存放？答：1.中断处理子程序的入口地址就是中断向量。
2.中断向量放在0 段的0~3FFH 区域的中断向量表中。
3.对应于类型号为1CH 的中断向量应放在00070~00073H 的4 个单元中。
4.若1CH 的中断向量为5110H:2030H，则中断向量的存放方法为：00070H 存放30H ，00071H 存放20H (IP) ；00072H 存放10H，00073H 存放51H (CS)。
（5）在对堆栈指针进行修改时，要特别注意什么问题？为什么？答：1.必须先修改堆栈段寄存器SS 的值，接着修改堆栈指针SP 的值。
2.因为，CPU 在修改段寄存器值时不响应中断，待下一条指令执行后才响应中断。
这样对SS、SP 的修改是一个完整的过程。
否则先修改SP 后修改SS 则可能中断响应而分开修改，导致堆栈指针的错误，因此CS、IP、FR 进入错误的堆栈区域而破坏该单元的数据或程序。
（6）外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为什么？答：1.因为外设的功能多种多样，对于模拟量信息的外设必须要进行A/D 和D/A 转换，而对于串行信息的外设则必须转换为并行的信息，对于并行信息的外设还要选通。
而且外设的速度比CPU 慢的多，必须增加缓冲功能。
只有这样计算机才能使用这些外设。
而所有这些信息转换和缓冲功能均由接口电路才能完成。
2.存储器不需要接口电路和总线相连。
3.因为存储器功能单一，且速度与CPU 相当。
因此可直接挂在CPU 总线上。
（7）为什么有时候可以使两个端口对应一个地址？答：因为这两个端口一个是只读端口，一个是只写端口。