CPU内部结构.优秀精选PPT
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章 CPU内部结构与时钟系统
第二章（1） CPU内部结构
一、中央处理单元CPU概述 二、CPU结构及总线 三、CPU寄存器
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
兼容性
在TMS320C2000系列中，CPU内核为：
C20x/C24x／C240x：C2xLP：
C27x/C28x：
号，显示CPU状态、仿真逻辑信号以及正在使用的中断情况。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
CPU主要特性：
▲ 保护流水线：八级流水线，可以避免从同一地址进行读写而造成
的秩序混乱。
▲ 独立寄存器空间：在CPU中含有一些被映像至数据空间的寄存器，可以作
为系统控制寄存器、数学寄存器和数据指针。系统控制 寄存器可由特殊的指令进行操作，而其他寄存器则通过 特殊指令或寄存器寻址模式来操作。
地址和数据总线
▲ 存储器接口有3组地址总线
1．PAB(Program Address Bus) 22位。自程序空间，读写操作 地址。
2．DRAB(Data-Read Address Bus) 32位。数据空间，读操作地址。
3．DWAB(Data-Write Address Bus) 32位。数据空间，写操作地址。
XAR0~7
32位
AR0~7
16位
DP
IFR
PAB是 22位的
IER DBGIER
P(PH,PL) PC
16位 16位 16位 16位
32位 22位
▲ C2xLP源—兼容模式： 允许用户运行C2xLP的源代码，这些源代码是用C28x 代码生成工具编译生成的。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
通过状寄存器ST1的位OBJMODE和位AMODE选定模式
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
组成及特性 内核组成： ▲ CPU ：产生数据和程序
内核 （红框）
内部结构
片内外设
程序和数据地址发生器
片内存储器 程序和数据控制逻辑 实时仿真逻辑
算术逻辑单元 乘法器 桶形移位器 中断处理
地址寄存器算术单元 预取队列&指令译码
TMS320C2000系列内部结构
第2章 CPU内部结构与时钟系统
CPU
内 部 结 构
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
32位。对数据空间和程序空间写数 据时用来传送数据。
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
▲ 注意： 1.运用不同总线的传输是可以同时发生的。
2.程序空间的读和写不能同时发生 3.程序空间的写和数据空间的写不能同时发生
第2章 CPU内部结构与时钟系统
三、CPU寄存器
寄存器
大小
ACC(AH,AL) 32位
C27x、Cห้องสมุดไป่ตู้8x
这些CPU的硬件结构有一定差别，指令集也不相同，但 是，在C28x芯片中可以通过选择兼容特性模式，使C28xCPU 与C27xCPU及C2xLPCPU具有最佳兼容性。
可通过状寄存器ST1的位OBJMODE和位AMODE的组 合，选定模式。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
一、中央处理单元CPU 概述
的秩序混乱。
▲二、乘C法P器U ：的执结行构3及2总位线x32位的二进制补码乘法运算，获得64位的乘积用。 来产生硬件复位和中断，并用来
监视中断的状态。
用来仿真和调试
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
芯片组成
▲ 特 点 —— 32位 定点 改进哈佛结构 循环的寻址方式。 ▲ 组 成 —— 内核 存储器 片内外设
以在有符号数和无符号数之间进行。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
CPU信号： 数据空间，写操作地址。
在CPU、存储器和外围设备之间进行数
可一通、过 中状央寄处存理器单元STC1P的U位概O述BJMODE和位AMODE的组合，选定模式。据传送；进行程序存储器的访问和数据
装在载TM一S个32106C位20有0符0系号列数中，，能C自PU动内对核该为数：进行符号扩展，然后将其送人存32位储XT器寄存的器。存取；并能根据不同的字段长
C28x芯片具有3种操作模式：
▲ C28x模式： 用户可以使用C28x的所有有效特性、寻址方式和指 令系统，一般应使C28x芯片工作于该种模式。
▲ C27x目标—兼容模式： 在复位时，C28x的CPU处于C27x目标-兼容模式。在该 模式下，目标码与C27xCPU完全兼容，且它的循环— 计数也与C27xCPU兼容。
▲ 算术逻辑单元(ALU)：32位的ALU完成二进制补码算术和布尔逻辑操作。 ▲ 地址寄存器算术单元(ARAU)：ARAU产生数据存储地址以及与ALU
并行操作的增量和减量指针。
▲ 循环移位器：执行最多16位的数据左移位和右移位操作。 ▲ 乘法器：执行32位x32位的二进制补码乘法运算，获得64位的乘积。乘法可
也可以为一些移位操作设定移位值，在这种情况下，根据指令，只可以使用T寄存器的一部分。
数据空间，写操作地址。
度区分不同的存取操作(16位或32位)。
CPU的主要工作寄存器。
执行算术、逻辑和移位操作；
读取数据空间时用来传送数据。 第2章 CPU内部结构与时钟系统
为CPU和仿真逻辑提供时钟，可以用来
监视和控制CPU。 例如，如果SP=FFFEh而—个指令又向SP加3，则结果就是00001h。
C28x CPU核
CPU
存储地址：编码和运行指令；
执行算术、逻辑和移位操作； 控制寄存器阵列内的数据转移、
仿真逻辑
数据存储和程序存储等。
存储器接口信号 时钟和控制信号 复位和中断信号
仿真信号
▲ 仿真逻辑： 监视和控制DSP芯片内不同部件的工作，并且测试设备
的操作情况。
▲ 信号线 ：产生存储器和外围设备的接口信号以及CPU的时钟和控制信
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
地址和数据总线
▲ 存储器接口还有3组数据总线
1．PRDB(Program-Read DataBus) 32位。读取程序空间时用来传送指
令或数据。 2．DRDB(Data-ReadDataBus)
32位。读取数据空间时用来传送数 据。 3.DWDB(Data/Program-WriteDataBus)
第二章（1） CPU内部结构
一、中央处理单元CPU概述 二、CPU结构及总线 三、CPU寄存器
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
兼容性
在TMS320C2000系列中，CPU内核为：
C20x/C24x／C240x：C2xLP：
C27x/C28x：
号，显示CPU状态、仿真逻辑信号以及正在使用的中断情况。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
CPU主要特性：
▲ 保护流水线：八级流水线，可以避免从同一地址进行读写而造成
的秩序混乱。
▲ 独立寄存器空间：在CPU中含有一些被映像至数据空间的寄存器，可以作
为系统控制寄存器、数学寄存器和数据指针。系统控制 寄存器可由特殊的指令进行操作，而其他寄存器则通过 特殊指令或寄存器寻址模式来操作。
地址和数据总线
▲ 存储器接口有3组地址总线
1．PAB(Program Address Bus) 22位。自程序空间，读写操作 地址。
2．DRAB(Data-Read Address Bus) 32位。数据空间，读操作地址。
3．DWAB(Data-Write Address Bus) 32位。数据空间，写操作地址。
XAR0~7
32位
AR0~7
16位
DP
IFR
PAB是 22位的
IER DBGIER
P(PH,PL) PC
16位 16位 16位 16位
32位 22位
▲ C2xLP源—兼容模式： 允许用户运行C2xLP的源代码，这些源代码是用C28x 代码生成工具编译生成的。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
通过状寄存器ST1的位OBJMODE和位AMODE选定模式
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
组成及特性 内核组成： ▲ CPU ：产生数据和程序
内核 （红框）
内部结构
片内外设
程序和数据地址发生器
片内存储器 程序和数据控制逻辑 实时仿真逻辑
算术逻辑单元 乘法器 桶形移位器 中断处理
地址寄存器算术单元 预取队列&指令译码
TMS320C2000系列内部结构
第2章 CPU内部结构与时钟系统
CPU
内 部 结 构
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
32位。对数据空间和程序空间写数 据时用来传送数据。
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
▲ 注意： 1.运用不同总线的传输是可以同时发生的。
2.程序空间的读和写不能同时发生 3.程序空间的写和数据空间的写不能同时发生
第2章 CPU内部结构与时钟系统
三、CPU寄存器
寄存器
大小
ACC(AH,AL) 32位
C27x、Cห้องสมุดไป่ตู้8x
这些CPU的硬件结构有一定差别，指令集也不相同，但 是，在C28x芯片中可以通过选择兼容特性模式，使C28xCPU 与C27xCPU及C2xLPCPU具有最佳兼容性。
可通过状寄存器ST1的位OBJMODE和位AMODE的组 合，选定模式。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
一、中央处理单元CPU 概述
的秩序混乱。
▲二、乘C法P器U ：的执结行构3及2总位线x32位的二进制补码乘法运算，获得64位的乘积用。 来产生硬件复位和中断，并用来
监视中断的状态。
用来仿真和调试
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
芯片组成
▲ 特 点 —— 32位 定点 改进哈佛结构 循环的寻址方式。 ▲ 组 成 —— 内核 存储器 片内外设
以在有符号数和无符号数之间进行。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
CPU信号： 数据空间，写操作地址。
在CPU、存储器和外围设备之间进行数
可一通、过 中状央寄处存理器单元STC1P的U位概O述BJMODE和位AMODE的组合，选定模式。据传送；进行程序存储器的访问和数据
装在载TM一S个32106C位20有0符0系号列数中，，能C自PU动内对核该为数：进行符号扩展，然后将其送人存32位储XT器寄存的器。存取；并能根据不同的字段长
C28x芯片具有3种操作模式：
▲ C28x模式： 用户可以使用C28x的所有有效特性、寻址方式和指 令系统，一般应使C28x芯片工作于该种模式。
▲ C27x目标—兼容模式： 在复位时，C28x的CPU处于C27x目标-兼容模式。在该 模式下，目标码与C27xCPU完全兼容，且它的循环— 计数也与C27xCPU兼容。
▲ 算术逻辑单元(ALU)：32位的ALU完成二进制补码算术和布尔逻辑操作。 ▲ 地址寄存器算术单元(ARAU)：ARAU产生数据存储地址以及与ALU
并行操作的增量和减量指针。
▲ 循环移位器：执行最多16位的数据左移位和右移位操作。 ▲ 乘法器：执行32位x32位的二进制补码乘法运算，获得64位的乘积。乘法可
也可以为一些移位操作设定移位值，在这种情况下，根据指令，只可以使用T寄存器的一部分。
数据空间，写操作地址。
度区分不同的存取操作(16位或32位)。
CPU的主要工作寄存器。
执行算术、逻辑和移位操作；
读取数据空间时用来传送数据。 第2章 CPU内部结构与时钟系统
为CPU和仿真逻辑提供时钟，可以用来
监视和控制CPU。 例如，如果SP=FFFEh而—个指令又向SP加3，则结果就是00001h。
C28x CPU核
CPU
存储地址：编码和运行指令；
执行算术、逻辑和移位操作； 控制寄存器阵列内的数据转移、
仿真逻辑
数据存储和程序存储等。
存储器接口信号 时钟和控制信号 复位和中断信号
仿真信号
▲ 仿真逻辑： 监视和控制DSP芯片内不同部件的工作，并且测试设备
的操作情况。
▲ 信号线 ：产生存储器和外围设备的接口信号以及CPU的时钟和控制信
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
地址和数据总线
▲ 存储器接口还有3组数据总线
1．PRDB(Program-Read DataBus) 32位。读取程序空间时用来传送指
令或数据。 2．DRDB(Data-ReadDataBus)
32位。读取数据空间时用来传送数 据。 3.DWDB(Data/Program-WriteDataBus)