DSP芯片结构和CPU外围电路详解

第二章 DSP芯片结构和CPU外围电路
2.3通用定时器
一、组成和框图 ▪ C5509 DSP片内有两个定时器：Timer0，Timer1； ▪ 具有定时或计数功能。计数器在每个时钟周期减1，当减到0就 产生一个输出信号。该输出信号可用于中断CPU或触发DMA传输 (称为定时器事件)。 ▪ 定时器由时钟、控制寄存器、计数器和定时器事件等部分构成。
第二章 DSP芯片结构和CPU外围电路
四、定时器控制寄存器TCR
▪ IDLE_EN：省电控制使能位，0：禁止省电模式，1：允许省电模式
▪ INT/EXT：时钟源从内部切换到外部的指示标志，当时钟源从内部切换到 外部要检测此位来决定是否准备好使用外部时钟。
0：定时器没准备好使用IM：定时器错误标志，0：正常，1：错误
支持的接口有：
▪ 包括异步 SRAM、ROM、FLASH(闪速存储器) 、EPROM等，EMIF能 够提供可配置的定时参数，提供高度灵活的存储器时序。每个接口都 可以支持
▪ 程序代码访问 ▪ 32bit数据访问、16bit数据访问、8bit数据访问。
第二章 DSP芯片结构和CPU外围电路
2.1.2 TMS320C55x CPU
CPU有4个功能单元：指令缓冲单元(I单元)，程序流程单元(P单元) ，地址数 据流程单元(A单元)和数据计算单元(D单元)
CPU结构示意图
第二章 DSP芯片结构和CPU外围电路
▪ A单元16位ALU的功能
能接收I单元数据，又能够和存储器、I/O空间、A单元寄存器、 D单元寄存器和P单元寄存器进行数据交换，完成算术、逻辑、 位操作、移位、测试、旋转等操作。A单元包括的寄存器有下 列4种类型：
1)数据页寄存器(Data Page Register)：DPH、DP、（接口数据 页）PDP
2)指针寄存器(Pointers)：CDPH、CDP—系数数据、SPH、SP、 SSP—栈、XAR0~XAR7—辅助
3)循环缓冲寄存器(Circular Buffer Registers)：BK03、 BK47、 BKC—大小，BSA01、 BSA23、BSA45、BSA67、 BSAC—起始 地址
第二章 DSP芯片结构和CPU外围电路
▪ FUNC：定时器工作模式选择； ▪ TLB：定时长度拷贝控制，0：停止拷贝，1：拷贝 ▪ SOFT和FREE：在仿真时遇到高级语言调试器断点时的处理方式
00：定时器立刻停止 01和11：定时器继续运行 10：在主计数器TIM减为0时停止。 ▪ PWID：TIN/TOUT管脚输出脉冲的宽度。 当PWID＝00时，TIN/TOUT输出脉宽为1个CLKOUT周期 当PWID＝01时，TIN/TOUT输出脉宽为2个CLKOUT周期 当PWID＝10时，TIN/TOUT输出脉宽为4个CLKOUT周期 当PWID＝11时，TIN/TOUT输出脉宽为8个CLKOUT周期
PLL_DIV： 锁定模式下的分频次数，取值0到3。
5比特
2比特
第二章 DSP芯片结构和CPU外围电路
4、使用方法 (1) DSP复位对时钟发生器的影响
在DSP复位期间和复位后，DPLL工作于旁路模式，此时的分频 次数(BYPASS_DIV)由CLKMD管脚上的电平确定，从而确定了它的输 出时钟频率。 ▪ 若CLKMD管脚为低电平，则BYPASS_DIV＝00，CLKOUT等于CLKIN。
3、定时器事件
产生三个输出信号：CPU中断、DMA同步事件、TIN/TOUT管脚输出信号。
第六章 DSP芯片内的CPU外围电路
二、时钟部分
定时器的工作时钟可来自DSP内部的CPU时钟，也可来自TIN/TOUT管脚 输入的外部时钟。具体时钟源的选择和TIN/OUT管脚的功能由控制寄存器 TCR中的FUNC字段确定。 ▪ FUNC＝00时，TIN/TOUT为高阻态，时钟源为CPU时钟。该模式为复位后 的缺省模式。 ▪ FUNC=01时，TIN/TOUT为定时器输出，时钟源为CPU时钟，可以输出时 钟信号或脉冲信号。 ▪ FUNC=10时，TIN/TOUT为通用输出，时钟源为CPU时钟。此时， TIN/OUT作为通用输出，其电平由控制寄存器TCR中的DATOUT字段确定。 ▪ FUNC=11时，TIN/TOUT为时钟源输入，定时计数器将在其上升沿递减。
第二章 DSP芯片结构和CPU外围电路
讲课内容： 1）TMS320C55x处理器的特点 2）TMS320C55x处理器的CPU结构 3）TMS320C55x处理器的CPU外围电路
第二章 DSP芯片结构和CPU外围电路
2.1 DSP芯片结构
第二章 DSP芯片结构和CPU外围电路
2.1 DSP芯片结构
锁定模式中
DPLL锁相环对输入时钟CKLIN进行跟踪锁定，可得到如下输出的时钟频率：
PLL_MULT
CLKOUT=
×CLKIN 1<PLL_MULT≤31时
PLL_DIV+1
1
CLKOUT=
×CLKIN PLL_MULT＝0或1时
PLL_DIV+1
PLL_MULT：锁定模式下的倍频次数，取值0到31
数据计算单元结构图
第二章 DSP芯片结构和CPU外围电路
2.1.3 CPU外围电路：除CPU以外的一些功能单元和外部接口。 ▪ 时钟发生器(Clock)
▪ 定时器(Timer) ▪ 多通道缓冲串口(McBSP) ▪ 主机接口(EHPI) ▪ 外部存储器接口(EMIF) ▪ 通用输入/输出口(GPIO) ▪ 片内存储区(Momery) ▪ DMA控制器 ▪ 高速指令缓冲存储器
锁定过程，在锁定后又自动切换回锁定模式。 ▪ 若IOB=0，DPLL会继续输出时钟，而不管锁相环是否失锁
第二章 DSP芯片结构和CPU外围电路
(3) 省电状态对时钟发生器的影响 当时钟发生器退出省电(IDLE)状态时，不管进入省电状态之
前工作于什么模式，DPLL都会切换到旁路模式，并由IAI字段确定 进一步操作： ▪ 若IAI＝1，DPLL将重新开始整个跟踪锁定过程。 ▪ 若IAI=0（缺省模式），DPLL将使用与进入省电模式之前相同的设 置进行跟踪锁定
第二章 DSP芯片结构和CPU外围电路
三、计数器部分 C5509定时器的计数器分为两类：
▪ 一类用于定时器工作， ▪ 一类用于CPU设置定时长度。
定时长度为20比特：4比特的预定标器和16比特的主计数器。其中，4比 特的预定标值由预定标寄存器PRSC定义：16比特主定时器的值由定时周期寄 存器PRD定义。
▪ 若CLKMD管脚为高电平，则BYPASS_DIV＝01，CLKOUT等于CLKIN的一半。
第二章 DSP芯片结构和CPU外围电路
(2)失锁对时钟发生器的影响 锁相环是通过对输入基准时钟进行跟踪锁定来稳定其输出时
钟的，在锁定之后，由于某些因素使其输出时钟发生偏移，即失 锁。发生失锁时，DPLL的动作由IOB字段控制： ▪ 若IOB＝1(缺省模式)，时钟电路会自动切换到旁路模式，并重新开始跟踪
第二章 DSP芯片结构和CPU外围电路
定时器的工作方式 ▪ 设定时器的工作时钟周期为Tclock,则定时长度T可用下式计算：
T＝Tclock×(PRD+1)×(TDDR+1)
▪ 定时器的设置步骤 ✓ CPU将定时长度的预定标值和周期值分别写入TDDR和PRD
✓ 将控制寄存器TCR中的TLB设为1，使定时器把PRD值和 TDDR值分别拷贝 到它的工作寄存器TIM和PSC中。 ✓ 把控制寄存器TCR中的TSS字段设为0启动定时器。
4)临时寄存器(Temporary Registers)：T0~T3
第二章 DSP芯片结构和CPU外围电路
4、数据计算单元(D Unit)
D单元包括了CPU的主要计算部 件，能够完成高效的计算功能。 组成：移位器、40比特算术逻 辑ALU电路、两个乘累加器 (MAC)和若干寄存器组构成。 ▪移位器 D单元移位器能够接收来自I单 元的立即数，与存储器、I/O 空间、A单元寄存器、D单元寄 存器和P单元寄存器进行双向 通信。此外，还向D单元的ALU 和A单元的ALU提供移位后的数 据。
第二章 DSP芯片结构和CPU外围电路
▪ ARB：自动重装控制。 0：不自动重装， 1：自动重装，
即每次TIM减为0时，定时器又会把PRD值和TDDR值分别拷到TIM和PSC， 继续定时。 ▪ TSS：定时器停止控制，0：启动，1：停止 ▪ C/P：TIN/TOUT引脚输出脉冲/时钟选择，0：输出脉冲，1：输出时钟。 ▪ POLAR：TIN/TOUT引脚输出信号的极性，0：正极性，1：负极性 ▪ DATOUT：TIN/TOUT引脚作通用输出时的电平，0：低电平，1：高电平
第二章 DSP芯片结构和CPU外围电路
2.4 外部存储器接口EMIF
TMS320C5509 DSP的外部存 储器接口EMIF有：
▪ 16位的数据总线D[15:0] ； ▪ 4个片选输出CE[3:0]和其它多 种控制信号。
能支持多种不同类型的外 部存储器件。
片选空间
EMIF接口的4个 片选空间对应的 地址如图所示。
由BYPASS_DIV字段确定。 ✓ 若BYPASS_DIV＝00，为一分频，即CLKOUT等于CLKIN。 ✓ 若BYPASS_DIV＝01，为二分频，即CLKOUT等于CLKIN的一半。 ✓ 若BYPASS_DIV＝1x，为四分频，即CLKOUT等于CLKIN的四分之一。
第二章 DSP芯片结构和CPU外围电路
第二章 DSP芯片结构和CPU外围电路
1、时钟部分
▪ 可采用内部CPU时钟；
CPU时钟
▪ 也可采用来自TIN/TOUT
管脚的外部输入时钟。
2、两个定时器
▪ 一个用于定时器工作(递
CPU中断
减方式)
DMA
▪ 一个用于CPU读写(设置 同步事件
定时长度)
4比特预定标器 16比特主计数器
TIN/TOUT
(Instruction cache)
第二章 DSP芯片结构和CPU外围电路
2.2时钟发生器
1、工作模式
(1) 功能
▪ 将输入时钟CLKIN变为CPU及外围电路所需要的工作时钟。
▪ 通过时钟输出脚CLKOUT输出，供其它器件使用。
(2) 组成
时钟发生器由一个数字锁相环(DPLL)和一个模式控制寄存器
(CLKMD)组成。 CLKIN pin
DPLL
CLKOUT pin
CLKMD pin
CLKMD 寄存器
第二章 DSP芯片结构和CPU外围电路
(3) 两种工作模式(模式控制寄存器标志位的定义)
▪ 若PLL_ENABLE＝0，DPLL工作于旁路(BYPASS)模式。 ▪ 若PLL_ENABLE＝1，DPLL工作于锁定(LOCK)模式。 旁路模式中：DPLL只对输入时钟CLKIN作简单的分频，分频次数
第二章 DSP芯片结构和CPU外围电路
5、DPLL模式控制寄存器CLKMD
(1) BREAKLN为失锁指示(只读) ▪ 0：表示由于某种原因引起PLL失锁；
▪ 1：表示处于锁定状态，或发生对CLKMD寄存器的写操作。
(2) LOCK为锁定模式指示(只读) ▪ 0：表示DPLL处于旁路模式
▪ 1：表示DPLL处于锁定模式
2.1.1 TMS320C55x处理器的特点 ▪ 采用改进的哈佛结构。1条读程序数据总线(PB)，5条数据总线
(BB,CB,DB,EB,FB)，和他们对应的6条地址总线(PAB,BAB,CAB, DAB,EAB,FAB) ▪ 40位和16位的算术逻辑单元(ALU)各1个, 1个40位的移位器 ▪ 4个40位的累加器(AC0,AC1,AC2,AC3)和(T0,T1,T2,T3) ▪ 17×17比特的硬件乘法器和一个40比特专用加法器的组合(MAC) ▪ 比较、选择和存储单元 ▪ 数据地址产生单元(DAGEN)和程序地址产生单元(PAGEN) ▪ 数据空间和和程序空间为同一物理空间，采用统一编址
ST3_55中的 MPNMC字段控制 片内ROM的使用 ▪ 1：CE3空间长度 为4MB ▪ 0：后32KB空间 被片上ROM占用。
第二章 DSP芯片结构和CPU外围电路
一、与外部存储器接口方法 C5510 DSP的外部存储器接口EMIF可以提供高度灵活的接口方
式，每个片选都可以连接不同类型的存储器件，单独设置读写时 序参数等。