数电教程

基本RS触发器具有直接 置1、置0功能。 但在实际中，通常要 求触发器按一定的时间节 拍动作，即让输入信号的 作用受时钟脉冲CP(Clock Pulse的缩写)的控制。 而翻转到何种状态由输 入信号决定。从而出现了各 种时钟控制的触发器。
1. 钟控RS触发器
Q
Q
Q Q R CP S CP=0时 触发器保持原态 CP=1时 Qn R S Qn+1 CP
Qn 0 1 0 1 0 1 0 1
Qn+1 0 1 0 0 1 1 1 0
J
0 0 1 1
K
0 1 0 1
Qn+1
Qn 0 1 Qn
01, 11 00 01
0 10, 11
1
n 1 QJK J Q n K Q n
00 10
4. 时钟T触发器
T G3 &
G1 &
Q
有关，还与输入有关。
摩尔(Moore)型：输出状态仅与存储电路的状态有关
时序逻辑电路分析的步骤 1. 从给定的逻辑图中，写出每个触发器的 驱动方程及电路的输出方程。 2. 求电路的状态方程。
第五章 时序逻辑电路 §5.1 概述 §5.2 集成触发器
§5.3 时序逻辑电路的分析
§5.4 常用时序逻辑电路 §5.5 时序逻辑电路的设计 §5.6 用PLD实现时序逻辑电路
5.1 概述
组合逻辑电路：任一时刻的输出仅取
逻 辑 电 路 决于该时刻的输入，而
与过去的输入无关。
时序逻辑电路：任一时刻的输出不仅取
Q1
J CI
Q
Q2
K
Q
CP J K Q2
由输入波形画输出波形的原则：
（1）由逻辑符号确定触发器应在CP的哪个阶段动作；
（2）再看RD和SD，只要RD接有效电平，SD接无效电平， 则Q=0；只要SD接有效电平，RD接无效电平，则Q=1。 （3）当RD和SD接无效电平时，再由输入信号按照规则 确定Q的状态。 RD Q 3 4 1 2 5 CP J
SD 0 1 0 1 0 1 0 1
Qn+1 × 0 1 0 × 0 1 1
0
RD=0,SD=1
1
RD=1,SD=0 RD=1,SD=1
用或非门也可构成基本RS触发器
RD
1

Q

S
Q
R
Q
1
sD
(a)
R=0,S=1
Q
R=0 S=x
0
R=x S=0 R=1,S=0
1
R 0 0 0 0 1 1 1 1
1
RD=0,SD=0 RD=0,SD=1
2. 钟控D触发器
Q
Q
CP=1时D触发器状态表
D 0 0 1 1 Qn Qn+1
&
&
0 1 &
1 0
R
CP
1 0
&
0 1 0 1
0 0 1 1
特征方程为Qn&#D
状态方程为Qn+1=Dn
设Q的初始状态为0
CP D Q
3. 钟控JK触发器
J & G3 & G1
Q


Q Q K CP J
CP
&
&
Q


G4
K
G2
JK触发器逻辑功能分析如下： （1）当CP=0时，输入信号J、K被封锁， 故触发器状态不会改变；
J
0 01 1

&
G3 &
G1

1 1 0 1
0 1Q 100 1
若J=0、K=0， 触发器保持原状态不变； 若J=0、K=1，
CP
Qn
Qn+1
CP=0,CP=1: Q’=D, Q’=D Q的状态保持不变
CP=0,CP=1:Q’=D, Q’=D Q的状态保持不变 CP从0变1时 ：Q=Q’=跳变前的D 故Qn+1=D CP Q=Q’=跳变前的D 故Qn+1=D CP CP=1 ,CP=0:
CP=0,CP=1:Q’=D, Q’=D Q的状态保持不变 CP从0变1时 ：Q=Q’=跳变前的D 故Qn+1=D CP CP=1 ,CP=0: Q=Q’=跳变前的D 故Qn+1=D CP 假设Q的初始状态为0
5.2.3 集成触发器 1. CMOS边沿触发器 (1) CMOS边沿D触发器 CMOS传输门构成的D触发器的状态转换 是发生在CP的上升沿，且仅接受CP上升沿之 前瞬间的输入信号D。并且现态与次态的划分 是以CP的上升沿为基准，CP的上升沿之前为 现态，CP的上升沿之后为次态，因此有
Q n 1 Q n CP
。
5.2
触发器
触发器： 能够存储一位二进制数字信号的基本单 元叫做触发器。 双稳态触发器：有两个稳定状态 0和1。 按功能分类： R-S触发器、D触发器、JK触发器、T型等。
我们在学习过程中，只需了解各种触发器 的基本工作原理，但要重点掌握它们的逻辑 功能，以便能正确的使用他们。
5.2.1 基本RS触发器
cp J
1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1
K 0 0 1 1 0 0 1 1
Qn 0 1 0 1 0 1 0 1
Qn+1 0 1 0 0 1 1 1 0
JK触发器状态表
简化真值表
cp J
1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1
K 0 0 1 1 0 0 1 1
时钟RS触发器状态图
CP Qn R S Qn+1 0 × × × 不变
1 1 1 1 1 1 1 1
RD=0,SD=1 RD=0,SD=0 RD=1,SD=0
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 0 × 1 1 0 ×
0
RD=1,SD=0
0 1 1 1 1 1 1 1 1 × 0 0 0 0 1 1 1 1 × 0 0 1 1 0 0 1 1 × 0 1 0 1 0 1 0 1
Qn 0 1 0 × 1 1 0 ×
&
&
1 R &
R
CP 0 1
S1
&
S
Q Q R CP S
时钟RS触发器状态表 Qn R CP 0 × × 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 S Qn+1 × 不变 0 0 1 1 0 0 1 × 0 1 1 1 0 0 1 ×
其特性方程为：
（ 因此 D J Q ) KQ n 1 n n Q D JQ K Q
n n
JQ n K Q n
2. 集成触发器的逻辑符号
J CI K
Q
Q1
J CI
Q
Q2
Q
K
Q 假设Q1 的初始 状态为0
CP J K Q1
J Q 假设Q2 的初始 CI 状态为0 Q K
SD &

各种功能触发器的最 基本单元
Q
Q 1，Q 0 称触发器处于1状态，
&

RD
Q
也称为置位状态；
Q 0，Q 1 称触发器处于0状态，
(a) SD Q RD Q (b)

也称为复位状态。
一、工作原理及逻辑功能 (1) 若RD = 0，SD = 1， Q 触发器置0或复位。 (2) 若RD = 1，SD = 0， 触发器置1或置位。 1 & 1 (3) 若RD = 1，SD = 1， Q 0 RD 1 0 若Q原来为0， 则Q将仍为0 1 (a) 若Q原来为1， 则Q将仍为1 则触发器保持原来的状态不变 SD Q (4)若 RD = 0，SD = 0 1 0 SD 0 1
D(Qn+Qn)
Q Q K CP J 1 D
2、由JK触发器转换为D触发器
=
5.3 时序逻辑电路的分析 时序逻辑电路中，如果其中所有触发器的时 钟输入端都与同一个时钟脉冲源相连，则称为同 步时序逻辑电路（Synchronous Sequential Logic Circuit)，否则就称为异步时序逻辑电路 (Asynchronous Sequential Logic Circuit)。前者的 速度高于后者，但结构一般比后者复杂。按照输 出信号的特点，时序逻辑电路还可分为 米里(Mealy)型：输出状态不仅与存储电路的状态
CP
R
S
Q
Qn
RDSD
SD
CP Qn R S Qn+1 0 × × × 不变
×
× RD
0
Qn 1
1
1
0
0
1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 0 × 1 1 0 ×
Q
n 1 RS
S R Q
n
R· 0 (约束条件) S=
CP D Q
边沿触发方式
电平触发方式
RD=1,SD=0,无论CP、D取何值，Q=0 RD=0,SD=1,无论CP、D取何值，Q=1
RD
CP D SD
Q
RD=1,SD=0,无论CP、D取何值，Q=0
RD=0,SD=1,无论CP、D取何值，Q=1
Q
假设Q的初始状态为0 CP
SD RD
D Q
(2) CMOS边沿JK触发器



CP
使触发器置为0；

K
1 10 0
&
1 0 1 1
&
Q
G4
G2
若J=1、K=0， 使触发器置为1； 若J=1、K=1， 假设原状态为0， 触发器翻转为1； 假设原状态为1， 触发器翻转为0。


(2) 当CP=1时，控制门G3 、G4开启，此时触发器 的状态由输入信号J、K 决定：

JK触发器状态表
Qn RD 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
SD 0 1 0 1 0 1 0 1
Qn+1 × 0 1 0 × 0 1 1
特征方程
约束方程
(3) 状态转换图
RD=1,SD=0 RD=0,SD=1 RD=1,SD=1
Qn 0 0 0 0 1 1 1 1
RD 0 0 1 1 0 0 1 1
S 0 0 1 1 0 0 1 1
Q 0 1 0 1 0 1 0 1
Qn+1 0 1 1 1 0 0 x x

SD
& Q


RD
+
Q


&

RD (a) SD Q

Q
+


sD
(a) SD Q
Q


RD Q
(b)
RD Q
(b)
5.2.2钟控触发器
SD
&
Q

&

RD
(a)
Q
基本RS触发器
状态方程为Qn+1=Dn
Q Q K CP J
n 1 QJK J Q n K Q n
触发方式：是指触发器在时钟脉冲的什么阶段 才有可能接受控制输入信号，来改变状态。 主要有两种触发方式： CP 电位触发方式 在约定钟控信号电平（CP=1或CP=0）期 间，触发器接受输入信号，并根据输入信号 来改变状态。而在非约定钟控信号期间，不 论信号如何变化，都不影响输出。 边沿触发方式 触发器仅在CP某一约定跳变到来时，才接受信号 在CP=0和CP=1时，输入信号的变化不会引起触 发器输出状态的变化。
决于该时刻的输入，而
与过去的输入有关
输入X x1 · · xn ·
{
组 合 电 路
· · ·
z1 zm
} 输出Z
q1 触发器 状态输出Q
· · ·
qk
存 储 电 路
w1
· · ·
触发器 控制输入D
wP
CP
时序电路的输出Z和控制变量W是当前输入X 和当前状态Q的函数。写成： Z=F1(X,Qn) ……………… 输出方程 W=F2(X,Qn) ……………… 驱动方程 n 1 Q F3 (W,Qn) …………… 状态方程 时序电路按照工作方式的不同分为两大类 同步时序电路:各触发器有统一触发脉冲 异步时序电路:各触发器无统一触发脉冲
SD
&
Q


& RD RD SD Q Q 1

Q
2
简化真值表
RD SD Qn+1
SD Q

RD称为直接置0端

RD Q
(b)
0 0 1 1
0 1 0 1
× 0 1 Qn
SD称为直接置1端
（2）特征方程
Qn RDSD × 0 SD 0 1
Qn
×
0
1
RD
1
Qn+1= SD + Qn RD
RD S D 1
&

01 1
RD Q
(b)

Q、Q都为1，不允许出现这种情况

二、触发器逻辑功能的描述方法：
1、状态转移表 2、特征方程 3、状态转移图
(1) 状态转移真值表 现态： 电路在某个考察瞬间tn时所处的状态Qn 次态： 电路将要达到的新的状态Qn+1
RD 0 0 1 1 1 1 0 0 SD 1 1 0 0 1 1 0 0 Qn 0 1 0 1 0 1 0 1 Qn+1 0 0 1 1 0 1 × ×
RD SD J K
CI
K
SD
Q
Q
假设触发 器的初始 状态为0
5.2.3触发器逻辑功能的相互转换 1、由D触发器转换为JK触发器
Q
Q CP D ≥1
& J & K
Qn+1= D n 1 n+1 QJK = J Q n K Q n n 1 QJK = J Q n K Q n D

1 0
CP


& & Q
通常把在同一个CP脉冲作用期间发生两次或 两次以上翻转的现象称为触发器的“空翻” 。为了克服“空翻”，要求CP脉冲的宽度应 满足： 2t T 3t
pd W pd
G4
G2
Q Q R CP S
Q
n 1 RS
Q
n
Q CP D
S R Q
R· 0 (约束条件) S=