频率合成器设计报告
DDS设计实验报告
DDS 设计实验报告实验名称：直接数字频率合成器指导老师：花汉兵，姜萍姓名：陈维兵学号：114108000808院系：能源与动力工程学院1目录目录摘要 ................................ 2 正文一、 设计内容 ..................................... 3 二、 设计原理 .................................. 3 三、 设计要求 .................................. 5 四、 设计思路以及部分电路图 .................... 6 五、 实验感想 ..................................... 16 六、参考书目.16摘要本文介绍的是数字频率合成器（DDS）的设计以及其附加功能的拓展，附加功能有双通道显示、多波形显示、输出频率测量，另外，本文还介绍了一些在原有数字频率合成器的基础上做一些改进的想法和思路，虽然有的想法并没有实施，但是，作为一种参考也未尝不可。
希望本文对读者有所帮助。
关键字：数字频率合成，附加功能，改进想法AbstractThe page introduces the design of the Direct Digital Frequency Synthesizer , which shorts for DDS , and other new more additions of it , the additions includes double-rows vision , wave-patterns vision , measuring of the output frequency , what 'msore , this page introduces many more thoughts of improving the system which has been made ,even though the thoughts have not been applied , still they are good references for we and you .Wishing it helpful to you.Keywords: DDS ，addition of the system ，improving thoughts 设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。
数字频率合成器报告论文
南京信息职业技术学院电子产品设计报告作者系部专业题目赵小平学号38 电子信息学院电子信息工程技术数字频率合成器的设计指导教师李震涛完成时间：2018 年 10月 5日目录1摘要 .............................................................2数字频率合成器的设计3数字频率合成器的组成及工作原理 ...................................3.1数字频率合成器的组成 .........................................3.2锁相环的工作原理 .............................................3.3参考振荡器的工作原理 .........................................3.4可变分频器和分频比控制器的工作原理 ...........................3.5消抖动电路的工作原理 .........................................3.6数码显示电路的工作原理 .......................................4数字频率合成器的设计任务和性能指标 ...............................5频率合成器的调试 .................................................5.1晶体振荡器与 4000分频电路调试 ...............................5.2消抖动电路和预置分频电路的安装和调试 ........................5.3锁相环电路和可变分频电路安装和调试 ..........................5.4频率合成器总体电路调试说明 ..................................结论参考文献（第 4章数字频率合成器的设计（ 8课时） PPT）（《电子技术基础—数字部分》华中理工大学教研室编康华光主编）附录一：数字频率合成器原理图附录二：频率合成器元器件清单1摘要数字频率合成被广泛应用于通信，雷达，导航等领域。
DDS 直接数字频率合成器 实验报告
直接数字频率合成器（DDS）实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。
其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。
经控制能够实现保持、清零功能。
除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。
实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。
本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。
最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。
关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器（ROM） (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）。
DDS 直接数字频率合成器 实验报告(DOC)
直接数字频率合成器（DDS）实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。
其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。
经控制能够实现保持、清零功能。
除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。
实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。
本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。
最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。
关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器（ROM） (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）。
频率合成实验报告
频率合成实验（虚拟实验）
姓名：张小凡 学号：04010888
（一） 锁相环频率合成器
此时环路的锁定时间约为9微秒，前置分频比为3，环路分频比为10
，示波器1‐6波形 分析：（将 synSen 的初始值为3e6与 5e6与初始情况作比较）
3e6时，控制电压稳定时幅度更大，稳定性略差，环路锁定时间较短；
5e6时，控制电压稳定时幅度较小，稳定性好，环路锁定时间较长；
（二）小数频率合成器
可以看出该锁相环采用的是异或门鉴相器，其鉴相器输出信号是输入信号和反馈信号的异或，并且这是一个平均分频比为10.3的小数分频频率合成器，一个循环周期内的分频次数为10，其中必须进行7次10分频，还有3次11分频。
Ku波段频率合成器的设计与实现的开题报告
Ku波段频率合成器的设计与实现的开题报告
一、研究背景及意义
随着无线通信的迅速发展，射频技术的应用越来越广泛，射频频率合成器在无线通信中起到了关键作用。
目前，最常用的频率合成技术是锁相环（PLL）技术，但由于PLL技术本身的设计限制，导致在某些应用场合中，PLL技术难以满足要求，如在Ku波段（12 GHz – 18 GHz）的制造中。
因此，需要研究开发一种适用于Ku波段频率合成器的设计方案，以满足无线通信系统对高稳定度、高精度、高带宽和低相位噪声等要求。
二、研究内容及方法
本文将研究设计一种Ku波段（12 GHz – 18 GHz）频率合成器，主要研究内容包括：
1. 频率合成器的基本原理及特点
通过对频率合成器的基本原理和特点进行研究，为后续的设计提供理论支持。
2. Ku波段频率合成器的设计方案
综合考虑Ku波段频率合成器的要求和特点，设计合适的频率合成器电路方案，包括参考源、频率分配器、相位调节器等模块。
3. 频率合成器的实现
根据设计方案，制作频率合成器模块，并对其进行测试和调试。
4. 频率合成器的性能分析
对频率合成器的稳定度、精度、带宽和相位噪声等性能指标进行测试和分析。
三、可行性分析
本文所研究的Ku波段频率合成器设计方案具有一定的可行性。
首先，目前市场上缺乏针对Ku波段的频率合成器，有一定的市场需求；其次，本研究针对Ku波段频率合成器的基本原理和特点进行了分析和研究，具有较高的理论可行性；最后，频率合成器的实现采用了成熟、可靠的电
路设计方法，具有较高的工程可行性。
总之，本研究的Ku波段频率合成器设计与实现具有很高的研究价值和实际应用价值。
-锁相环的频率合成器课程设计报告
湘潭大学基于锁相环的频率合成器课程设计报告学院：姓名：学号：班级：指导教师：日期：2014年11月12 日同组人：朱翊目录一、设计和制作任务 (3)二、主要技术指标 (3)三、确定电路组成方案 (3)四、设计方法 (4)（一）、振荡源的设计 (4)（二）、N分频的设计 (4)（三）、1KHZ标准信号源设计（即M分频的设计） (5)五、锁相环参数设计 (6)六、调试步骤 (7)七、实验小结 (8)八、电路板制作 (8)九、心得体会 (9)附录：各芯片的管脚图 (10)锁相环CD4046设计频率合成器内容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
关键词：频率合成器CD4046一、设计和制作任务1．确定电路形式，画出电路图。
2．计算电路元件参数并选取元件。
3．组装焊接电路。
4．调试并测量电路性能。
5．写出课程设计报告书二、主要技术指标1．频率步进 1kHz2．频率稳定度f ≤1KHz3．电源电压 Vcc=5V三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
简易DDS频率合成器设计
目录第一章系统分析与设计方案 (1)1.1 DDS设计原理介绍 (1)1.2直接数字式频率合成器(DDS)的基本结构 (1)1.3基本DDS结构的常用参量计算 (1)1.3.1 DDS的输出频率f out 。
(1)1.3.2 DDS产生的相位。
(1)1.3.3 DDS的频率分辨率。
(1)1.3.4 DDS的频率输入字FW计算。
(2)1.4 DDS的工作原理 (2)1.4.1相位累加器与频率控制字FW (2)1.4.2 相位控制字PW (2)第二章软件设计 (3)2.1 Verilog HDL程序 (3)2.1.1 8位加法器程序代码 (3)2.1.2 16位加法器程序代码 (3)2.1.3 8位寄存器程序代码 (3)2.1.4 16位寄存器程序代码 (4)2.1.5 dds代码程序 (4)2.1.6 ROM的创建 (4)第三章实验仿真 (5)3.1 原理图 (5)3.1.1 ROM (5)3.1.2 八位加法器 (5)3.1.3 十六位加法器 (5)3.1.4 八位寄存器 (6)3.1.5 十六位寄存器 (6)3.2 仿真波形 (6)3.3 D/A转换电路 (9)3.3.1 DAC0832结构及工作原理 (9)3.3.2 D/A转换电路模块 (10)3.4 实验结果 (10)3.5 调试过程 (10)3.5.1对adder8、adder16、reg8、reg16的调试 (10)3.5.2. D/A转换电路的调试 (10)3.5.3．输出波形的调试 (10)第四章心得体会 (11)第五章参考文献 (12)第一章系统分析与设计方案1.1 DDS设计原理介绍DDS即Direct Digital Synthesizer数字频率合成器，是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。
具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。
锁相式数字频率合成器实验报告.
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
基于4046的频率合成器设计报告
基于4046的频率合成器设计目录一、内容摘要 (2)二、设计目的 (2)三、主要参数指标 (2)四、总体方案及原理 (2)五、各模块设计方法 (3)A．振荡源模块设计 (3)B. M分频电路模块设计 (3)C．N分频模块的设计 (4)D. 锁相环模块设计 (5)六、调试方法 (8)七、测试结果 (8)八、结果分析 (8)九、参考文献 (9)一、内容摘要频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器。
实际的频率合成设备有：直接频率合成，即DDS技术；锁相环频率合成技术，即PLL；DDS+PLL技术。
频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中应用广泛。
本设计是基于CD4046的PLL频率合成器。
由振荡源输出一个精准度很高的频率为本次设计提供一个高精准、高稳定度的100Hz参考频率。
通过N 分频电路和CD4046锁相环实现在一定范围内基于100Hz步进的任意频率的合成。
二、设计目的运用本学期集成电路的知识设计一个基于4046的频率合成器，在设计、制作和调试过程中，熟练掌握和运用4046锁相环集成芯片的使用。
三、主要参数指标1.频率合成器范围：800KHz——900KHz2.步进：100Hz四、总体方案及原理整个设计如图所示分成四个模块，振荡产生模块、M分频模块、锁相环模块和N分频模块。
由振荡源及固定M分频产生精准的100Hz基准频率；由减法计数器配合拨码开关产生0——9999的任意N分频电路。
工作时，基准100Hz和通过N 分频电路产生的100Hz经过锁相环的相位比较器产生相位差，并将此相位差线性的转换成电压幅度。
这个电压经过低通滤波器后控制VCO振荡，通过N分频反馈电路继续上述步骤直到基准100Hz和N分频产生的100Hz达到一个固定的相位差后不再改变。
此时，经过N分频产生的100Hz频率就与基准100Hz严格一致了，VCO输出端就产生了精准的100NHz的频率。
数字频率合成器报告专业论文
南京信息职业技术学院电子产品设计报告作者赵小平学号38系部______________ 电子信息学院___________________专业_____________ 电子信息工程技术_________________题目____________ 数字频率合成器的设计 ______________目录1 摘要........................................................................2数字频率合成器的设计3数字频率合成器的组成及工作原理...........................................3.1数字频率合成器的组成................................................3.2锁相环的工作原理...................................................3.3参考振荡器的工作原理................................................3.4可变分频器和分频比控制器的工作原理................................3.5消抖动电路的工作原理...............................................3.6数码显示电路的工作原理.............................................. 4数字频率合成器的设计任务和性能指标......................................5 频率合成器的调试.........................................................5.1晶体振荡器与4000分频电路调试 ...................................5.2消抖动电路和预置分频电路的安装和调试.............................5.3锁相环电路和可变分频电路安装和调试...............................5.4频率合成器总体电路调试说明.......................................... 结论参考文献（第4章数字频率合成器的设计（8课时）PPT）（《电子技术基础一数字部分》华中理工大学教研室编康华光主编）附录一：数字频率合成器原理图附录二：频率合成器元器件清单1 摘要数字频率合成被广泛应用于通信，雷达，导航等领域。
简易频率合成器_报告
简易频率合成器一、技术指标1、输出信号的频率范围：1kHz-99kHz2、步进频率：1Khz3、输出电平为方波二、设计原理总体设计原理的框图与描述1、CD4046 锁相环电路设计(1)、锁相环基本组成(2)、鉴相器（PD）鉴相器是相位比较器，它把输出信号u o(t)和参考信号u r(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压u d(t)(3)、压控振荡器（VCO ）压控振荡器（VCO ）是一个电压-频率变换器，再换路政作为被控振荡器，它的振荡频率应随输入控制电压u c (t)的线性的变化，即(8)式中ωv (t)是VCO 的瞬时角频率，K 0是线性特性斜率，表示单位控制电压，可使VCO 角频率变化的数值。
因此又称为VCO 的控制灵敏度与增益系数，单位为[/rad s v ∙].在锁相环路中，VCO 的输出对鉴相器起作用的不是瞬时角频率，而是瞬时相位压控振荡器电压为5V ，电阻R1我们选用10k ，根据合成器要求，频率在100k 以下，即f0min=0Hz,,fomax=100kHz,R2悬空，即无穷大，CX1,CX2直接接入200pf 的电容即可满足要求。
0()()v d c t k u t ωω=+(4)、低通滤波器环路滤波器（LF）是一个线性低通滤波器，用来滤除误差电压u d(t)中的高频分量和噪声，更重要的是它对环路参数调整起到决定性作用。
环路滤波器由线性原件电阻、电容、和运算放大器组成。
它是一个线性系统。
低通滤波器适当选择滤波器的电容电阻，对改善环路捕捉性能及工作稳定性有很大作用。
若取较大的时间常数则会引起过度的延迟；若取较小的时间常数，则抗干扰能力不强。
综合考虑，选择R4=100 kΩ，C4=100nf.（5）、CD4046外围参数选取主要参数的选取依据（图表或计算过程），模块电路图频率合成器的中心部分是CD4046锁相环路，其内部结构电路如下：CD4046工作原理如下：输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
锁相频率合成器报告
简单锁相频率合成器设计报告组别：第二组姓名：武艳磊陆祖送许志强时间：2007年7月31日简单锁相频率合成器摘要：随着通讯，宇航，和遥控遥测技术的不断发展，对信号频率的调控，稳定度和准确度的要求不断提高。
锁相频率合成器是利用锁相环的窄带跟踪特性，在石英晶体振荡器提供的基准频率源的作用下，产生一系列离散频率的仪器。
它主要有两个分频器CC4040,CC40103和一个锁相环路CD4046组成，首先有分频器R(CC4040)把基准频率源经R分频后送入签相器，而锁相环压控振荡器输出的频率经分频器N(CC40103)N分频后也送入签相器，然后由锁相环路输出需要的频率。
它的优点是系统结构简单，输出频率成分频谱纯度高，而且易于得到大量的离散频率，是一个较好频率转换系统。
关键词：锁相，签频，分频正文：一、系统设计方案一：直接式频率合成器，通过倍频器，分频器，混频器对信号进行加减乘除运算，得到各种所需频率。
直接式频率合成器的优点是转换时间短，并能产生任意小的频率增量，但是它也存在不可克服的缺点，用这种方法的频率范围将收到限制。
大量的倍频，混频等电路需要大量的滤波电路，使电路复杂化。
而且输出端的谐波，燥声和寄生频率难以抑制。
方案二：间接式频率合成器，主要是利用锁相环的频率跟踪特性来得到不同的频率，结构图框图如图1：它的优点是结构简单，输出频率成分频谱纯度高，而且容易得到大量的离散频率。
综上所述，为了更容易实现频率合成器的功能所以选择了方案二。
二、单元电路设计频率合成器的中心部分是CD4046锁相环路，其内部结构电路如下：CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。
测试频率合成实验报告
一、实验目的1. 了解频率合成的基本原理和结构。
2. 掌握频率合成器的使用方法和调试技巧。
3. 通过实验验证频率合成器的性能指标。
二、实验原理频率合成器是一种能够产生多个稳定频率信号的设备，广泛应用于通信、雷达、无线电等领域。
频率合成的基本原理是利用直接数字频率合成（DDS）技术，通过数字信号处理方法实现频率的生成和转换。
三、实验仪器1. 频率合成器2. 数字多用表（DMM）3. 示波器4. 信号发生器5. 连接线四、实验内容1. 频率合成器基本功能测试（1）观察频率合成器的面板，了解各个功能键和旋钮的作用。
（2）将频率合成器的输出端连接到数字多用表，测量输出频率。
（3）调整频率合成器的频率值，观察数字多用表的读数，验证频率合成器的输出频率。
2. 频率转换功能测试（1）将频率合成器的输出端连接到示波器，观察输出波形。
（2）调整频率合成器的频率值，观察示波器上的波形变化，验证频率转换功能。
3. 调制功能测试（1）将频率合成器的输出端连接到信号发生器，观察信号发生器的输出波形。
（2）调整频率合成器的频率值，观察信号发生器的输出波形变化，验证调制功能。
4. 调制解调功能测试（1）将频率合成器的输出端连接到信号发生器，观察信号发生器的输出波形。
（2）调整频率合成器的频率值，观察信号发生器的输出波形变化，验证调制解调功能。
五、实验结果与分析1. 频率合成器基本功能测试实验结果表明，频率合成器能够产生稳定的频率信号，输出频率与设置值一致。
2. 频率转换功能测试实验结果表明，频率合成器能够实现频率的转换，输出波形与输入波形一致。
3. 调制功能测试实验结果表明，频率合成器能够实现信号的调制，输出波形符合调制要求。
4. 调制解调功能测试实验结果表明，频率合成器能够实现信号的调制解调，输出波形符合调制解调要求。
六、实验结论通过本次实验，我们掌握了频率合成器的基本原理和使用方法，验证了频率合成器的性能指标。
频率合成器在实际应用中具有广泛的前景，为通信、雷达、无线电等领域提供了重要的技术支持。
锁相式数字频率合成器的设计实验报告解析甄选范文
锁相式数字频率合成器的设计实验报告解析实验四锁相式数字频率合成器的设计一． 实验目的1. 掌握锁相环及频率合成器原理。
2. 利用数字锁相环CD4046设计制作频率合成器。
3. 利用有源滤波器将CD4046输出方波。
二． 实验仪器1． DSO-2902示波器/逻辑分析仪一台 2． 模拟信号源一台 3． 锁相环电路板一个 4． 微机一台5． 微机专用直流电源一台 三． 实验原理1．锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。
即将某一基准频率经过锁相环（PLL ）的作用，产生需要的频率。
原理框图如图4-1所示。
图4-1 锁相环原理框图由图4-1可知，晶体振荡器的频率i f 经M 固定分频后得到步进参考频率REF f ，将REF f 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出d U 正比与两路输入信号是相位差，d U 经环路滤波器得到一个平均电压c U ，c U 控制压控振荡器（VCO ）频率0f 的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。
锁定后的频率为0//i REF f M f N f ==即()0/i REF f N M f N f ==⋅。
当预置分频数N 变化时，输出信号频率0f 随着发生变化。
锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。
2.CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。
鉴相器有两个共用输入端INPCA和INPCB，输入端INPCA既可以与大信号直接匹配，又可直接与小信号相接。
自偏置电路可在放大器的线性区调整小信号电压增益。
鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。
由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。
正交直接数字频率合成器的研究与设计的开题报告
正交直接数字频率合成器的研究与设计的开题报告一、研究背景和意义频率合成器是现代电子技术中应用最广泛的器件之一，可用于信号发生、调制、解调、滤波等各种应用，是实现数字化电子系统的重要部件之一。
传统的频率合成器采用锁相环等技术，虽然具有较高的稳定性和精度，但同时也存在着制造成本高、调节困难等问题。
近年来，直接数字频率合成器（Direct Digital Frequency Synthesizer，DDFS）由于其具有可编程性强、频率范围广、精度高等优点，成为研究热点之一。
然而，采用传统的数字信号处理方法设计的DDFS仅能在频域上实现频率可编程，而在时域上存在着相位间断、波形畸变等问题。
为了解决这一问题，正交直接数字频率合成器（Orthogonal Direct Digital Synthesizer，ODDFS）应运而生。
ODDFS在设计上引入了正交调制技术，可在频域和时域上全面实现频率和相位的可编程控制，是实现数字化信号发生和处理的最佳选择之一。
本研究旨在深入研究ODDFS的原理、设计方法和实现技术，探索一种高效、稳定的ODDFS设计方案，为数字化信号处理技术的发展做出一定的贡献。
二、研究内容和方法1. 研究ODDFS的原理、特点和应用2. 设计ODDFS的硬件系统，包括数字信号处理器、时钟源、正交调制器等3. 研究ODDFS的数字信号处理算法，包括正交调制和插值滤波4. 编写ODDFS的软件程序，实现数字信号控制和处理5. 实验验证ODDFS的性能和稳定性，并与传统频率合成器进行比较分析三、研究计划和进度1. 第一阶段（一个月）：研究ODDFS的原理和设计要点2. 第二阶段（两个月）：设计ODDFS的硬件系统，并进行测试验证3. 第三阶段（一个月）：分析ODDFS的数字信号处理算法，并实现软件程序4. 第四阶段（两个月）：完善ODDFS的设计和算法，并进行综合测试和分析四、研究难点和创新点1. 硬件设计方案的优化和提升，提高ODDFS的性能和稳定性2. 优化ODDFS的算法实现，降低插值滤波的计算复杂度3. 探索ODDFS的应用和扩展，比如在通信、雷达等领域的应用研究五、预期成果1. 设计出一种高效、稳定的ODDFS2. 探索ODDFS的应用和扩展，为数字化信号处理技术的发展做出一定的贡献3. 发表一篇相关的学术论文或专利参考文献：[1] 徐蕾. 正交直接数字频率合成器技术研究[D]. 云南大学, 2017.[2] 张振宇. 基于FPGA的正交直接数字频率合成器研究[D]. 暨南大学, 2018.[3] Xu M, Liu Z, Huang Q, et al. Design and implementation of an orthogonal direct digital synthesizer [J]. Chinese Journal of Electronics, 2016, 25(5): 905-909.[4] Zhao Y, Li Z, Li S, et al. An efficient frequency and phase modification algorithm for orthogonal digital frequencysynthesis[C]//2015 IEEE International Conference on Mechatronics and Automation. IEEE, 2015: 801-806.。
锁相频率合成器报告
简单锁相频率合成器设计报告组别：第二组姓名：武艳磊陆祖送许志强时间：2007年7月31日简单锁相频率合成器摘要：随着通讯，宇航，和遥控遥测技术的不断发展，对信号频率的调控，稳定度和准确度的要求不断提高。
锁相频率合成器是利用锁相环的窄带跟踪特性，在石英晶体振荡器提供的基准频率源的作用下，产生一系列离散频率的仪器。
它主要有两个分频器CC4040,CC40103和一个锁相环路CD4046组成，首先有分频器R(CC4040)把基准频率源经R分频后送入签相器，而锁相环压控振荡器输出的频率经分频器N(CC40103)N分频后也送入签相器，然后由锁相环路输出需要的频率。
它的优点是系统结构简单，输出频率成分频谱纯度高，而且易于得到大量的离散频率，是一个较好频率转换系统。
关键词：锁相，签频，分频正文：一、系统设计方案一：直接式频率合成器，通过倍频器，分频器，混频器对信号进行加减乘除运算，得到各种所需频率。
直接式频率合成器的优点是转换时间短，并能产生任意小的频率增量，但是它也存在不可克服的缺点，用这种方法的频率范围将收到限制。
大量的倍频，混频等电路需要大量的滤波电路，使电路复杂化。
而且输出端的谐波，燥声和寄生频率难以抑制。
方案二：间接式频率合成器，主要是利用锁相环的频率跟踪特性来得到不同的频率，结构图框图如图1：它的优点是结构简单，输出频率成分频谱纯度高，而且容易得到大量的离散频率。
综上所述，为了更容易实现频率合成器的功能所以选择了方案二。
二、单元电路设计频率合成器的中心部分是CD4046锁相环路，其内部结构电路如下：CD4046工作原理如下：输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud 加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。
锁相环频率合成器课程设计报告倪洁
电子信息工程综合课程设计报告题目：锁相环频率合成器学院：信息工程学院专业： 11级电子信息工程学号： 2011550901姓名：倪洁指导教师：苏永新完成日期： 2014年11月26日目录摘要： (2)一、频率合成器简介 (3)二、锁相环频率合成器原理 (3)2.1 锁相环路设计基础 (3)2.1.1锁相环基本原理 (3)2.1.2 基本环路方程 (5)2.1.3 环路相位模型和基本方程 (8)2.1.4锁相环工作过程的定性分析 (9)2.1.5锁相环路的线性分析 (10)2.2频率合成器及其技术指标 (11)2.3锁相环频率合成器工作原理 (12)三、确定电路组成方案 (13)四、设计方法 (13)4.1、振荡源的设计 (13)4.2、N分频的设计 (14)4.3、1KHZ标准信号源设计（即M分频的设计） (16)五、锁相环参数设计 (16)六、仿真图如下 (17)七、焊接图 (17)八、调试步骤 (18)九、实验遇到问题及解决办法 (18)十、心得体会 (19)锁相环设计频率合成器摘要：现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
宽频带频率合成器的设计的开题报告
宽频带频率合成器的设计的开题报告一、选题方向频率合成技术在实际应用中十分广泛，尤其在通信领域、导航系统及雷达系统中更是不可或缺。
传统的频率合成技术是通过将多个单频信号进行组合来实现的，但这种方式容易受到外界噪声的干扰。
相较之下，宽频带频率合成器可以通过控制数字信号处理器(DSP)内部的时钟频率和相位，直接生成所需的信号，从而克服了传统合成技术所面临的问题。
因此，本文选取宽频带频率合成器的设计为课题研究方向，旨在通过研究并实现该技术，为进一步的相关研究提供依据。
二、选题背景随着科技的不断进步与社会需求的不断增加，通信领域、雷达系统及导航技术等领域对频率合成器的需求越来越高。
近年来，宽带频率合成器得到了广泛应用，其可以以较低的功耗实现高精度频率合成，其输出信号的相位、时钟频率等参数精度高、抗干扰能力强，同时具有高瞬态性和低时延的特点。
另外，随着数字信号处理技术的不断成熟，使得实现宽带频率合成器成为可能，因此，目前的研究方向就是如何在数字信号处理器上实现宽带频率合成器，并在实际应用中得以推广与应用。
三、主要研究内容本文的主要研究内容包括：1. 宽频带频率合成器的原理与体系结构研究对宽频带频率合成器的工作原理进行深入研究，并进一步分析其体系结构。
该部分内容将介绍宽频带频率合成器的基本工作原理，并分析其体系结构及相应的设计要求。
2. 基于数字信号处理器的宽频带频率合成器实现基于数字信号处理器的宽频带频率合成器实现需要调研目前常用的DSP芯片，并基于该芯片进行宽频带频率合成器的设计与开发。
该部分将设计基于DSP芯片的宽频带频率合成器，并利用实验验证其效果与性能。
3. 宽频带频率合成器性能测试与应用对设计的宽频带频率合成器进行性能测试，并将其应用于通信领域及雷达系统中，验证并分析其在实际应用中表现出的优势与局限性。
该部分将对该技术的实际应用进行探讨，并将性能结果进行分析，以此为基础，对该技术进行优化改进。
四、预期研究成果本文预期的主要研究成果包括：1. 宽带频率合成器的原理与体系结构研究成果，具体介绍该技术的工作原理、体系结构以及相应的设计要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
频率合成器课程设计总结报告指导教师：***组员：李刚、魏虹宇、张朋、蒙荣鸿专业：电子信息科学与技术092日期： 2012年1月1日摘要：本设计是关于锁相环频率合成器的设计，设计主要由电源、自制压控振荡器（VCO）、锁相环频率合成器（PLL）、单片机控制（MCU）显示以及键盘操作五部分组成。
电源部分采用稳压芯片获得稳定的3.3V以及5V的电压输出，压控振荡器采用MAX2620芯片外接电感电容并联谐振回路制成，锁相环频率合成器采用ADF4106制成，、采用AT89C52单片机作为系统的控制单元。
基本要求：输出频率可改变，输出功率可调整。
扩展要求：具有显示功能，具有键盘控制功能。
关键词：锁相环（PLL）、压控振荡器（VCO）、环路滤波（LPF）、单片机（MCU）Abstract：This design is about lock cirtle frequency synthesizer design, design mainly by power supply, self-control voltage control oscillation (VCO), and phase lock loop (PLL) frequency synthesizer and single-chip microcomputer control (MCU) display and keyboard five parts. The power supply voltage of the chip made steady 3.3 V and 5 V voltage output, controlled oscillator MAX2620 adopts chip made, lock cirtle frequency synthesizer made by ADF4106, by AT89C52 single chip microcomputer as system, the control unit. Basic requirements: output frequency can change, output power can be adjusted. Expand requirements: display function with the keyboard control function.Key words:Phase lock loop (PLL)、Voltage control oscillation (VCO)、LPF、SCM (MCU)目录11..任务111..11..要求 (1)1.1.1.自制VCO振荡器 (1)1.1.2.锁相环频率合成器设计 (1)22..方案的比较论证及选择 (1)22..11..VCO振荡器部分 (2)2.1.1.方案一： (2)2.1.2.方案二： (2)2.1.3.方案比较与选择： (2)22..22..PLL锁相环部分 (2)2.2.1.方案一： (2)2.2.2.方案二： (2)2.2.3.方案比较与选择： (2)22..33..显示部分 (3)2.3.1.方案一： (3)2.3.2.方案二： (3)2.3.3.方案比较与选择： (3)22..44..键盘部分 (3)2.4.1.方案一： (3)2.4.2.方案二： (3)2.4.3.方案比较与选择： (3)33..单元模块的设计 (4)33..11..VCO电路设计 (4)33..22..鉴相器电路设计 (4)33..33..控制电路设计 (5)33..44..电源电路设计 (5)33..55..整体电路设计 (6)33..66..软件设计 (7)44..安装调试说明 (8)44..11..元器件装配图 (8)44..22..硬件部分调试步骤： (8)4.2.1.电源模块 (8)4.2.2.压控振荡器 (8)4.2.3.鉴相器 (9)4.2.4.软件控制部分调试步骤 (9)55..测试报告 (10)55..11..测试条件 (10)55..22..测试步骤 (10)55..33..测试结果 (10)66..设计总结 (10)77..附录一111.任务图1 整体框图11..11..要求1.1.1.自制VCO振荡器要求：VCO振荡器输出频率在77MHz~113MHz之间选择，输出功率≥-10dBm。
1.1.2.锁相环频率合成器设计要求：输出频率在10MHz~1000MHz之间选择，输出范围≥10MHz，输出功率≥-10dBm。
输出频率由按键控制，可增加、可减小，最小步进≤1MHz。
输出功率可调整，调整范围至少在-10dBm~ -40dBm之间。
2.方案的比较论证及选择项目分析：根据教学大纲要求，结合本专业学生的专业知识，设计出一个频率合成器电路。
基本要求：自制压控振荡器，选用锁相环芯片构建锁相环频率合成器，输出频率可改变，输出功率可调整。
扩展要求：具有显示功能，具有键盘控制功能。
电路设计中，VCO电路采用芯片加外围谐振电路的方式，用外接变容管实现频率变化。
PLL电路采用集成芯片，结合控制电路，通过键盘输入，改变输出信号的频率，并采用数码管方式，显示出输出频率的值。
输出功率通过电位器调节，实现输出功率的变化。
22..11..VCO振荡器部分2.1.1.方案一：采用分立元器件搭;2.1.2.方案二：采用集成芯片MAX2620进行制作;2.1.3.方案比较与选择：方案一采用分立元件搭，工程量较大，不稳定因数较多，对于调试难度较大，方案二采用集成的芯片，大大的减少了外围电路，稳定性得到了较大的提高，调试起来也比较的方便，因而对于VCO部分我们采用基于MAX2620集成芯片的制作方案。
22..22..PLL锁相环部分2.2.1.方案一：采用分立元器件搭;2.2.2.方案二：采用集成的芯片ADF4106进行制作;2.2.3.方案比较与选择：方案一采用分立元件搭，工程量较大，不稳定因数较多，对于调试难度较大,方案二采用集成的芯片ADF4106,利于小型化与集成化.具有良好的短期与长期稳定度。
集成化后的反应速度也有所提高，可以进一步缩短锁定的时间，因而采用方案二来的更加合理。
22..33..显示部分2.3.1.方案一：采用字符式LCD显示；2.3.2.方案二：采用数码管动态扫描显示；2.3.3.方案比较与选择：方案一采用LCD首先在制作成本上比较高，对于教学实验课程没有这个必要性，再有它的体积比较大，对于小型化设计不是很理想。
方案二原理简单，编程容易，结构小巧，对于本课程实验完全可以满足显示需求。
并且价格低廉，综上我们选择方案二。
22..44..键盘部分2.4.1.方案一：使用PC机键盘，通过PS/2接口与单片机相连；2.4.2.方案二：直接用单片机的I/O口接常开开关做成按键。
2.4.3.方案比较与选择：方案一输入方便，与单片机连接只需要两个I/O口，但是PC机键盘比较大，编程量大；方案二硬件连接简单，编程也简单。
为了操作界面简单简洁，我们用只需要用四个按键就可以实现所有的操作，因此我们选择方案二。
3.单元模块的设计33..11..VCO电路设计压控振荡器主要功能是产生并输出具有一定频率的正弦信号，其振荡源由外加电压控制。
1VCO部分图 2 自制VCO原理图33..22..鉴相器电路设计由于锁相频率合成技术具有优良的特性，特别是随着数字电路的高速发展，锁相合成器件更是得到进一步的使用，锁相合成器具有良好的窄带跟踪特性，可以很好的选择所需的频率信号，抑制杂散分量，并且具有避免了大量滤波器的优点，利于小型化。
同时还具有良好的短期与长期稳定度。
这里我们采用ADF4016锁相环芯片，结合外围电路，设计出频率合成器电路。
V3图3 锁相环原理图33..33..控制电路设计采用AT89C52单片机进行控制，配备有有键盘输入功能和数码管显示功能。
键盘输入改变输出信号频率，能实现100KHz的最小频率步进。
数码管能够显示相应的输出信号的频率。
PLL芯片的控制采用串行数据输入。
码管X4单片机控制部分图4 单片机控制原理图33..44..电源电路设计由于电路设计中，有几组电源要求，采用电源管理芯片，分别输出3.3V与5V两组电源给系统供电，并设计出电源监测和保护电路。
电源部分图5 电源部分原理图33..55..整体电路设计对PLL电路、控制电路和电源管理电路进行综合，绘制出整体电路原理图和印制板图。
图6 整体原理图图 7 PCB 图33..66.. 软件设计根据控制电路的要求，画出软件流程图，并结合选用的控制电路，设计出对应的程序，并能够编译、下载完成。
开始检查设定频率是否改变频率设置 定时器初始化ADF4106初始化按键扫描并处理是否图8 程序流程图4.安装调试说明44..11..元器件装配图图8 元件装配图44..22..硬件部分调试步骤：4.2.1.电源模块焊接完电源模块后，从AMS1117—5V芯片输出应在5V左右，AMS1117—3.3V芯片输出在3.3V左右，电源模块就正常工作了。
通过测试，最大输出为4.97V和3.29V，说明电源电路正常工作。
4.2.2.压控振荡器焊接完后，压控振荡器能够起振，加控制电压时，VCO的频率发生变化，VCO正常工作，实际测得，当加0-4.5V直流电压时，VCO频率范围为77Mhz—113Mhz,但在反馈回路上的信号幅度太小达不到要求，因此通过把上拉电阻改成上拉电感，使输出幅度提高，达到指标。
图9 调试效果图4.2.3.鉴相器焊接完后，先下个测试程序检测输出是否正确，如果结果不对，首先应检查电路是否有错，否则就是程序不对，要改程序。
4.2.4.软件控制部分调试步骤我们采用Keil软件进行程序设计。
首先调试数码管和按键，确保数码管和按键能够正常工作，然后调试鉴相器程序，通过设置ADF4106的MUXOUT输出R分频频率确保程序能够控制芯片，然后测量CP端，保证电荷泵能够正常输出。
5.测试报告55..11..测试条件测试温度：室温（5—20摄氏度）测试电压：0V—5V55..22..测试步骤（1）电源及各元器件电压测试（2）VCO在测试电压下的频率测试（3）测试鉴相器是否正常工作（4）整机系统的测试55..33..测试结果（1）电源输出测试正确（2）VCO频率测试结果（3）测试鉴相器能够正常工作6.设计总结1.通过此次课程设计，将所学的理论知识很好的运用到了实践中，让我们将理论知识理解得更加深入。
2.通过实践，锻炼了大家的动手能力和调试能力，通过分组的形式，锻炼了大家的团结协作能力。
3.通过此次课程设计，我们懂得了工程项目的制作过程。
7.附录一#include <AT89X52.h>#define uchar unsigned char#define uint unsigned int#define ulint unsigned long intsbit Pll_LE =P1^0;sbit Pll_DATA =P1^1;sbit Pll_CLK =P1^2;sbit Pll_CE =P1^3;sbit KEY_down =P2^0;sbit KEY_right =P2^1;sbit KEY_up =P2^2;sbit KEY_left =P2^3;uchar Time0_flag=0,wei_flag=1,Dis_value[4]={1,0,0,0};ulint R_ref = 100;uint freq_value=1000,freq=0;uchar CodeTable[10]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};//ma biao void Init_Timer0(void);void Key(void);void Display(void);void delay(uint i);void ADF4106_Write(ulint value);void ADF4106_init(void);void ADF4106_Setfreq(void);void main(){Init_Timer0();ADF4106_init();while(1){Key();freq_value=Dis_value[0]*1000+Dis_value[1]*100+Dis_value[2]*10+Dis_value[3];if(freq_value!=freq){freq=freq_value;EA=0;ADF4106_Setfreq();EA=1;}}}void ADF4106_Write(ulint value){ulint temp=0x800000;uchar i;Pll_LE=0;Pll_CLK=0;for(i=0;i<24;i++){if(value&temp){Pll_DATA=1;}else{Pll_DATA=0;}Pll_CLK=0;Pll_CLK=1;temp=temp>>1;}Pll_LE=1;}void ADF4106_init(void){Pll_CE=1;ADF4106_Write(0x5F8213); //init 16/17;fastlock 1;negative;digitallock detect;ADF4106_Write(0x5F8212); //functionADF4106_Write((R_ref<<2)+(2<<16)+(1<<20));//R; ANTI-BACKLASH WIDTH 6.0ns ADF4106_Write(0x000301);//N;ADF4106_Setfreq();}void ADF4106_Setfreq(void){uint B=0,A=0;ulint value=0;B = freq_value/16;A = freq_value%16;value = (B<<8)+(A<<2)+1;ADF4106_Write(0x4482c6); //function.ADF4106_Write((R_ref<<2)+(1<<17)+(1<<20));ADF4106_Write(value);ADF4106_Write(0x4482c2); //function.}void Key(void){if((P2&0x0f)!=0x0f){delay(50);if(!KEY_down){if(Dis_value[wei_flag]!=0){Dis_value[wei_flag]--;}else{if(wei_flag!=0){if(Dis_value[wei_flag-1]!=0){Dis_value[wei_flag-1]--;Dis_value[wei_flag]=9;}else{if((wei_flag-1)!=0){if(Dis_value[wei_flag-2]!=0){Dis_value[wei_flag-2]--;Dis_value[wei_flag]=9;Dis_value[wei_flag-1]=9;}else{if((wei_flag-2)!=0){if(Dis_value[wei_flag-3]!=0){Dis_value[wei_flag-3]--;Dis_value[wei_flag]=9;Dis_value[wei_flag-1]=9;Dis_value[wei_flag-2]=9;}}}}}}}}else if(!KEY_up){if(Dis_value[wei_flag]!=9){Dis_value[wei_flag]++;}else{if(wei_flag!=0){if(Dis_value[wei_flag-1]!=9){Dis_value[wei_flag-1]++;Dis_value[wei_flag]=0;}else{if((wei_flag-1)!=0){if(Dis_value[wei_flag-2]!=9){Dis_value[wei_flag-2]++;Dis_value[wei_flag]=0;Dis_value[wei_flag-1]=0;}else{if((wei_flag-2)!=0){if(Dis_value[wei_flag-3]!=9){Dis_value[wei_flag-3]++;Dis_value[wei_flag]=0;Dis_value[wei_flag-1]=0;Dis_value[wei_flag-2]=0;}}}}}}}}else if(!KEY_right){if(wei_flag!=3){wei_flag++;}}else if(!KEY_left){if(wei_flag!=0){wei_flag--;}}while((P2&0x0f)!=0x0f);}}void Init_Timer0(void){TMOD|=0x01; //方式1TH0=0xdC;TL0=0; //20msET0=1; //中断开TR0=1; //定时器开EA=1;}void Time0_ISF() interrupt 1{TMOD|=0x01; //方式1TH0=0xdC;TL0=0; //20msDisplay();Time0_flag++;if(Time0_flag==50){Time0_flag=0;}}void Display(void){uchar wei[4]={0x7f,0xbf,0xdf,0xef};//千，百，十，个，uchar i;for(i=0;i<4;i++){if(Time0_flag<25){if(i!=wei_flag){P2=0xff;P0=CodeTable[Dis_value[i]];P2=wei[i];delay(100);}}else{P2=0xff;P0=CodeTable[Dis_value[i]];P2=wei[i];delay(100);}}P2=0xff;}void delay(unsigned int i){while(i--);}。