计算机组成原理第六章 总线系统

合集下载

计算机组成原理——存储器和总线实验

计算机组成原理——存储器和总线实验

实验六存储器和总线实验一、实验目的熟悉存储器和总线组成的硬件电路。

二、实验要求按照实验步骤完成实验项目,利用存储器和总线传输数据三、实验内容实验原理图如下(省略图):(1)实验原理按照实验所用的半导体静态存储器电路图进行操作,该静态存储器由一片6116(2K x 8)构成,其数据线(D0-D7)已和数据总线(BUS-DISP UNIT)相连接,地址线由地址锁存器(74LS273)给出,该锁存器的输入已连接至数据总线。

地址A0-A7与地址总线相连,显示地址内容。

数据开关经一三态门(74LS245)已连接至数据总线,分时给出地址和数据。

因为地址寄存器为8位,接入6116的地址A7-A0,而高三位A8-A10本实验装置已接地,其容量为256字节。

6116有三根控制线:/CS(片选线)、OE(读线)、WE(写线)。

当片选有效(/CS=0)时,同时OE=0时,(WE=0)时进行读操作。

本实验中将OE引脚接地,在此情况下,当/CS=0、WE=1时进行写操作,/CS=0、WE=0时进行读操作,其写时间与T3脉冲宽度一致。

实验时T3脉冲由“单步”命令键产生,其他电平控制信号由二进制开关模拟,其中/CE(存储器片选信号)为低电平有效,WE为写/读(W/R)控制信号,当WE=0时进行读操作、当WE=1时为写操作。

(2)实验步骤1、控制信号连接:位于实验装置右侧边缘的RAM片选端(/CE)、写/读线、(WE)、地址锁存信号(LDAR)与位于实验装置左上方的控制信号(/CE、WE、LDAR)之间对应相连接。

位于实验装置左上方CTR-OUT 的控制信号(/SW-B)与左下方INPUT-UNIT(/SW-B)对应相连接。

具体信号连接:/CW,WE,LDAR,/SW-B2、完成上述连接,仔细检查无误后方可进入本实验。

在闪动上的“P.”状态下按动增址命令键,使LED显示自左向右第一位显示提示符“H”,表示本装置已进入手动单元实验状态。

计算机组成原理-总线系统

计算机组成原理-总线系统

数据传送总线:由地址线、数据线、控制线组成。其结构 与简单总线相似,但一般是32条地址线,32或64条数据 线。为了减少布线,64位数据的低32位数据线常常和地 址线采用多路复用方式。
仲裁总线:包括总线请求线和总线授权线。 中断和同步总线:用于处理带优先级的中断操作,包括中
断请求线和中断认可线。 公用线:包括时钟信号线、电源线、地线、系统复位线以
3.独立请求方式
在独立请求方式中,每一个共享总线的设备均有一对总线请求线BRi和总线授权 线BGi。当设备要求使用总线时,便发出该设备的请求信号。总线仲裁器中有一 个排队电路,它根据一定的优先次序决定首先响应哪个设备的请求,给设备以授 权信号BGi。独立请求方式的优点是响应时间快,即确定优先响应的设备所花费 的时间少,用不着一个设备接一个设备地查询。其次,对优先次序的控制相当灵 活。它可以预先固定,例如BR0优先级最高,BR1次之…BRn最低;也可以通过 程序来改变优先次序;还可以用屏蔽(禁止)某个请求的办法,不响应来自无效 设备的请求。因此当代总线标准普遍采用独立请求方式。
及加电或断电的时序信号线等。
14
6.1.4 总线结构实例









线 结
南桥


北桥
15
大多数计算机采用了分层次的多总线结构。
CPU总线 Pentium计算机是一个三层次的多总线结构: PCI总线
ISA总线
CPU总线:也称CPU-存储器总线,是一个64位数据线和32位地址 线的同步总线。可连接4~128MB的主存。CPU总线还有L2级 cache。主存控制器和cache控制器芯片用来管理CPU对主存和 cache的存取操作。

计算机组成原理第六章_系统总线

计算机组成原理第六章_系统总线
给出起始地址,将固定块长的数据一个接一个地从相邻 地址读出或写入
写后读(Read-After-Write)
先写后读同一个地址单元,适用于校验
读修改写(Read-Modify-Write)
先读后写同一个地址单元,适用于共享数据保护
广播(Broadcast)
一个主设备对多个从设备的写入操作
在某一时刻,只允许有一个部件向总线发送信息,而多个部件可以同 时从总线上接收相同的信息。
串行
并行
四、总线结构的计算机举例
1. 面向 CPU 的双总线结构框图
中央处理器 CPU
输入/输出总线(I/O总线)


I/O接口
I/O接口 … I/O接口

线
主存
I/O 设备1
I/O 设备2

I/O 设备n
2. 单总线结构框图
6. 2 总线接口
1.串行传送
只有一条传输线,每次一位,按顺序来传送表示一个数码的所有二进制位(bit)。
2.并行传送
每个数据位都需要单独一条传输线。二进制数“0”或“1”在不同的线上同 时进行传送。
串行通信
COM口( cluster
communication port ) 即串行通讯端口
串行通信:将数据分解成二进制位用一条信号线,一位一位顺序传送的方式。


BG0

BR0
BG1 BR1
BG-总线同意 BR-总线请求
BGn BRn
数据线 地址线

I/O接口0 I/O接口1 … I/O接口n
排队器
响应时间快,确定优先响应的设备所花费的时间少。
分布式仲裁
分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲 裁器,每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总 线请求时,把它们唯一的仲裁号发送到共享的仲裁总线上,每个仲裁器将 仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大,则它 的总线请求不予响应,并撤销它的仲裁号。最后,获胜者的仲裁号保留在 仲裁总线上。

计算机组成原理第六章总线系统

计算机组成原理第六章总线系统
异步通信
数据传送以字符为单位,字符之间没 有固定的时间间隔,发送方和接收方 不需要使用相同的时钟信号。
总线的仲裁机制
集中仲裁
使用一个中央仲裁器来管理总线的访问,例如:计数器、链表或优先级队列。
分布仲裁
没有中央仲裁器,而是通过硬件电路或软件算法来实现总线的访问控制。
总线的数据传输方式
并行传输
数据在多个通道上同时传输,每个通道传输一部分数据。
确定总线的控制方式
根据总线上主设备和从设备的数量和通信需求,选择合适的总线控制 方式,如同步控制或异步控制。
确定总线的仲裁方式和优先级
根据总线上主设备的数量和通信需求,设计合适的仲裁方式和优先级 确定机制。
硬件实现
选择合适的芯片和元件
01
根据设计需求,选择合适的芯片和元件来实现总线系统的硬件
部分。
计算机组成原理第六章总线 系统
• 总线系统的概述 • 总线的基本工作原理 • 常见总线系统介绍 • 总线系统的应用与发展 • 实验与实践:设计一个简单的总线
系统
01
总线系统的概述
总线的定义与分类
定义
总线是连接多个部件的信息传输 线,是多个部件共享的传输介质 。
分类
根据传输方式,总线可分为单向 总线和双向总线;根据连接的部 件数目,总线可分为局部总线和 系统总线。
THANKS
感谢观看
总线系统的基本组成
总线控制器
负责协调各个部件的通信,管 理总线的使用。
数据总线
用于传输数据,通常由双向线 组成。
地址总线
用于传输地址信息,确定要访 问的内存单元或I/O端口。
控制总线
用于传输控制信号,如读写信 号、中断信号等。

计算机组成原理(白中英)

计算机组成原理(白中英)

D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块(块大小可变)交叉的方式存于各盘, 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘(Write Once Only):可以由用户写入 信息,不过只能写一次,写入后不能修改,可以多次读 出,相当于PROM。在盘片上留有空白区,可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘(Rewriteable):利用磁光效应存取信 息,采纳特殊的磁性薄膜作记录介质,用激光束来记录、 再现和删除信息,又称为磁光盘,类似于磁盘,可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块(块大小可变)交叉方式存于各盘, 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”,负脉冲电流表示“0”; – 不论记录“0”或“1”,在记录下一信息前,记录电流
恢复到零电流 – 简洁易行,记录密度低,改写磁层上的记录比较困难,

计算机组成原理习题 第六章

计算机组成原理习题 第六章

第六章一.填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。

2. 系统总线是连接之间的信息传送线,按传输内容不同,又可分为、和,分别用来传送、和。

3. 一个总线传输周期包括、、和四个阶段。

4. 总线上的主模块是指,从模块是指。

5. 同步通信的主要特点是,一般用于场合;异步通信的特点是,一般用于场合。

6. 总线同步通信影响总线效率的原因是。

7. 在总线的异步通信方式中,通信的双方可以通过、和三种类型联络。

8. 按数据传送方式不同,总线可分为和。

9. 总线的判优控制可分为式和式两种。

10. 在计数器定时查询方式下,采用计数的方式,可使每个设备使用总线的优先级相等。

二.选择题1.系统总线中,划分数据线、地址线和控制线的根据是。

A. 总线所处的位置B.总线的传输方向C.总线的传输内容D.总线的控制方式2.系统总线中地址线的作用是。

A. 用于选择主存单元B.用于选择进行信息传输的设备C.用于指定主存单元和I/O设备接口电路的地址D.用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。

A. 只能分时向总线发送数据,并只能分时从总线接收数据B.只能分时向总线发送数据,但可同时从总线接收数据C.可同时向总线发送数据,并同时从总线接收数据D.可同时向总线发送数据,但只能分时从总线接收数据4.一个计算机系统有以下I/O通道:①字节多路通道,带有传输速率为1.2KB/s的CRT终端5台,传输速率为7.5KB/s 的打印机2台;②选择通道,带有传输速率为1000KB/s的光盘一台,同时带有传输速率为800KB/s的温盘一台;③数组多路通道,带有传输速率为800KB/s及600KB/s的磁盘各一台。

则通道的最大传输速率为KB/s。

A. 1821 B.2421C.2621 D.32215.对于低速输入输出设备,应当选用的通道是。

A. 数组多路通道B.字节多路通道C.选择通道D.DMA专用通道6.总线的从设备指的是。

计算机组成原理第6版(白中英)第6章总线系统

计算机组成原理第6版(白中英)第6章总线系统
6
2. 系统总线的标准化
PC中,系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……? 原因是,系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线:ISA总线 (16位,8MB/s)、 EISA (32 位 , 33.3MB/s) 总 线 、 VESA 总 线 (32 位 , 132MB/s) 、 PCI总线(64位,100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线,它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块,如图形显示卡适配
7
总线的主要参数
1.总线的带宽 (MB/s)
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 (MHz)
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位:MB/s
[例6.1]:(1)某总线在一个总线周期中并行传送4个字节的数据,假 设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz,则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据,总线 时钟频率升为66MHz,则总线带宽是多少?
4
1. 总线的特性(续) 电气特性

计算机组成原理期末试题及答案

计算机组成原理期末试题及答案

第一章电脑系统概论电脑的硬件是由有形的电子器件等构成的,它包括运算器、存储器、控制器、适配器、输入输出设备。

早起将运算器和控制器合在一起称为CPU〔中央处理器〕。

目前的CPU包含了存储器,因此称为中央处理器。

存储程序并按地址顺序执行,这是冯·诺依曼型电脑的工作原理,也是CPU自开工作的关键。

电脑系统是一个有硬件、软件组成的多级层次结构,它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成,每一级上都能进行程序设计,且得到下面各级的支持。

习题:4冯·诺依曼型电脑的主要设计思想是什么?它包括那些主要组成部分?主要设计思想是:存储程序通用电子电脑方案,主要组成部分有:运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量?什么是单元地址?什么是数据字?什么是指令字?存储器所有存储单元的总数称为存储器的存储容量。

每个存储单元都有编号,称为单元地址。

如果某字代表要处理的数据,称为数据字。

如果某字为一条指令,称为指令字7指令和数据均存放在内存中,电脑如何区分它们是指令还是数据?每一个基本操作称为一条指令,而解算某一问题的一串指令序列,称为程序第二章运算方法和运算器按对阶操作。

直接使用西文标准键盘输入汉字,进行处理,并显示打印汉字,是一项重大成就。

为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。

1第三章 内部存储器即CPU 能直接访问内存〔cache 、主存〕,双端口存储器和多模块交叉存储器属于并行存储器结构。

cache 是一种高速缓冲存储器,是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术,并且发展为多级cache 体系,指令cache 与数据cache 分设体系。

要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量防止其缺点,从灵活性、命中率、硬件投资来说较为理想,因而得到了普遍采用。

习题: 1设有一个具有20位地址和32位字长的存储器,问:〔1〕该存储器能存储多少个字节的信息? 〔2〕如果存储器由512K ×8位SRAM 芯片组成,需要多少片;〔3〕需要多少位地址做芯片选择?(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器,其地址码为26位,假设使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问:〔1〕 假设每个内存条16M ×64位,共需几个内存条?〔2〕每个内存条共有多少DRAM 芯片? 〔3〕主存共需多少DRAM 芯片?CPU 如何选择各内存条?(1). 共需模块板数为m :m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为:4*32=128 (片)每个模块板有32片DRAM 芯片,容量为16M ×64位,需24根地址线(A23~A0) 完成模块板内存储单元寻址。

计算机组成原理总线标准

计算机组成原理总线标准

计算机组成原理总线标准
计算机组成原理中的总线标准主要有:
ISA总线:是最早的总线标准,其后又有改进版本。

EISA总线:扩展工业标准体系(Extended Industry Standard Architecture),主要用于286微机。

EISA对ISA 完全兼容。

VESA总线:视频电子标准协会(Video Electronic Standard Association),是按照局部总线标准设计的一种开放总线,只适合于486的一种过渡标准,已淘汰。

PCI总线:外围设备互联(Peripheral Component Interconnection),PCI局部总线是高性能的32位或64位总线,它是专门为高集成度的外围部件、扩充插板和处理器/存储器系统而设计的互连机制。

AGP总线:是一种新型的视频接口的技术标准,专用于连接主存和图形存储器。

USB总线:即生活中最常见的USB接口,其发展主要经历:USB1.1——支持低速率的1.5Mbps和全速率的12Mbps;USB2.0——支持高速率(High Speed)的480Mbps USB3.0——支持超高速率(SuperSpeed)的5Gbps。

PCIe总线:相较于以前的总线标准,吞吐量更大,还有不同的接口模式。

计算机组成原理(唐朔飞)系统总线68页PPT

计算机组成原理(唐朔飞)系统总线68页PPT

谢谢!
68

计算机组成原理(唐朔飞)系统总线
16、云无心以出岫,鸟倦飞而知还。 17、童孺纵行歌,斑白欢游诣。 18、福不虚至,祸不易来。 19、久在樊笼里,复得返自然。 20、羁鸟恋旧林,池鱼思故渊。

26、要使整个人生都过得舒适、愉快,这是不可能的,因为人类必须具备一种能应付逆境的态度。——卢梭

27、只有把抱怨环境的心情,化为上进的力量,才是成功的保证。——罗曼·罗兰

28、知之者不如好之者,好之者不如乐之者。——孔子

29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇

30、意志是一个强壮的盲人,倚靠在明眼的跛子肩上。——叔本华

计算机组成原理习题 第六章

计算机组成原理习题 第六章

第六章一.填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。

2. 系统总线是连接之间的信息传送线,按传输内容不同,又可分为、和,分别用来传送、和。

3. 一个总线传输周期包括、、和四个阶段。

4. 总线上的主模块是指,从模块是指。

5. 同步通信的主要特点是,一般用于场合;异步通信的特点是,一般用于场合。

6. 总线同步通信影响总线效率的原因是。

7. 在总线的异步通信方式中,通信的双方可以通过、和三种类型联络。

8. 按数据传送方式不同,总线可分为和。

9. 总线的判优控制可分为式和式两种。

10. 在计数器定时查询方式下,采用计数的方式,可使每个设备使用总线的优先级相等。

二.选择题1.系统总线中,划分数据线、地址线和控制线的根据是。

A. 总线所处的位置B.总线的传输方向C.总线的传输内容D.总线的控制方式2.系统总线中地址线的作用是。

A. 用于选择主存单元B.用于选择进行信息传输的设备C.用于指定主存单元和I/O设备接口电路的地址D.用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。

A. 只能分时向总线发送数据,并只能分时从总线接收数据B.只能分时向总线发送数据,但可同时从总线接收数据C.可同时向总线发送数据,并同时从总线接收数据D.可同时向总线发送数据,但只能分时从总线接收数据4.一个计算机系统有以下I/O通道:①字节多路通道,带有传输速率为1.2KB/s的CRT终端5台,传输速率为7.5KB/s 的打印机2台;②选择通道,带有传输速率为1000KB/s的光盘一台,同时带有传输速率为800KB/s的温盘一台;③数组多路通道,带有传输速率为800KB/s及600KB/s的磁盘各一台。

则通道的最大传输速率为KB/s。

A. 1821 B.2421C.2621 D.32215.对于低速输入输出设备,应当选用的通道是。

A. 数组多路通道B.字节多路通道C.选择通道D.DMA专用通道6.总线的从设备指的是。

白中英计算机组成原理第6章-总线系统

白中英计算机组成原理第6章-总线系统

速度。 但硬件成本进一步增加。
动画演示: 6-3.swf
2021/2/14
16
三总线结构的又一形式
局部总线
CPU
Cache
主存
局部I/O控制器
系统总线
局域网
SCSI
扩展总线接口 Modem 串行接口
扩展总线
2021/2/14
17
多总线结构
2021/2/14
18
6.1.3 总线的内部结构
早期总线内部结构
1991年,Intel、Compaq等9家公司联合推出EISA总线;
EISA,Extended Industrial Standard Architecture
1992年,视频电子标准协会(VESA)公布了VL总线标准;
VL,VESA Local Bus
1992年,Intel公司推出了PCI总线;
电气特性
规定每一根总线上信号的传送方向及有效电平范围等内容;
时间特性
总线上各信号有效的时序关系;
2021/2/14
9
2、总线标准
总线的标准化
为保证总线的性能充分发挥以及兼容问题而提出的; 主要包括总线的各种特性、数据传输率、总线通信协议、
仲裁协议等一系列规定和约定。 总线标准的来源
权威组织正式公布的标准; 实际存在的工业标准; 典型的标准总线 ISA、EISA、PCI等; 按总线标准设计的接口是通用接口。
(二) 总线仲裁 1. 集中仲裁方式 2. 分布仲裁方式
(三) 总线操作和定时 1. 同步定时方式 2. 异步定时方式
(四) 总线标准
2021/2/14
3
6.1 总线的概念和结构形态
6.1.1 6.1.2 6.1.3 6.1.4

计算机组成原理_白中英_第六章_总线系统

计算机组成原理_白中英_第六章_总线系统

2012年12月4日8时36分
16
• 双总线:主存、外设单独编址 • 所以需要各种命令 • 例:MOV A,0020H;A<-外存 IN A,20H; A<-外设 • OUT (20),A; 外设<-A 主存传送 外设传送
2012年12月4日8时36分
17
总线结构——基本概念
• 早期总线的内部结构: 实际上是处理器芯片引脚的延伸,是处 理器与I/O设备适配器的通道。
系统总线——总线的仲裁、定时和数据传送模式
中央 仲裁器
设备接口 0 设备接口 1 设备接口 N
• 独立请求方式: • 特点:判有速度快;设备、电路复杂。
2012年12月4日8时36分 33
• 分布式仲裁 • 分布式仲裁不需要中央仲裁器,每个潜在 的主方功能模块都有自己的仲裁号和仲裁器。 当它们有总线请求时,把它们唯一的仲裁号发 送到共享的仲裁总线上,每个仲裁器将仲裁总 线上得到的号与自己的号进行比较。如果仲裁 总线上的号大,则它的总线请求不予响应,并 撤消它的仲裁号。 • 最后,获胜者的仲裁号保留在仲裁总线上。 显然,分布式仲裁是以优先级仲裁策略为基础。
2012年12月4日8时36分
5
内存条 CPU插座 串行接口 AGP扩展槽 芯片组
PCI扩展槽 电池
BIOS芯片
2012年12月4日8时36分
6
总线结构——基本概念
• 总线的连接方式: • 通过设备适配器将种类繁多、速度各异 的外围设备连接到CPU上,使他们能够一 起正常工作。设备适配器也称为接口。
– 分时传送 共享总线的部件分时使用总线
2012年12月4日8时36分 23
2012年12月4日8时36分
24
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
连接到总线上的功能模块有主动和被动两 种形态。
为了解决多个主设备同时竞争总线控制权, 必须具有总线仲裁部件,以某种方式选择其中 一个主设备作为总线的下一次主方。一般采用 优先级或公平策略进行仲裁。
按照总线仲裁电路的位置不同,仲裁方式 分为集中式仲裁和分布式仲裁两类。
6.3.1 总线的仲裁
计算机组成原理
传送的信息必须采用并行传送方式。
计算机组成原理
6.2.1信息的传送方式
1.串行传送
当信息以串行方式传送时: •只有一条传输线; •采用脉冲传送; •每个位时间传送一位; •低位在前,高位在后。 •并--串变换,和串--并变换。
1.串行传送
计算机组成原理
1.串行传送
计算机组成原理
串行传送的主要优点是只需要一条传 输线,这一点对长距离传输显得特别重 要,不管传送的数据量有多少,只需要 一条传输线,成本比较低廉。
计算机组成原理
典型的接口通常具有如下功能:
1.控制
接口靠程序的指令信息来控制外围设备的 动作,如启动、关闭设备等。
2.缓冲
接口在外围设备和计算机系统其他部件之 间用作为一个缓冲器,以补偿各种设备在速度 上的差异。
3.状态
接口监视外围设备的工作状态并保存状态 信息。状态信息包括数据“准备就绪”、 “忙”、“错误”等等,供CPU询问外围设备 时进行分析之用。
PCI总线是一个32(或64位)的同步总线,32 位(或64位)数据/地址线是同一组线,分时复用。
总线时钟频率为33.3MHz,总线带宽是 132MB/s。PCI总线采用集中式仲裁方式,有专 用的PCI总线仲裁器。主板上一般有3个PCI总线 扩充槽。
计算机组成原理
ISA总线: pentium机使用该总线与低速I/O
计算机组成原理
(2)计数器定时查询方式
计算机组成原理
(2)计数器定时查询方式
•每个设备接口都有一个设备地址判别电路;
•有一组设备地址线。
总线上的任一设备要求使用总线时,通过 BR线发出总线请求。中央仲裁器接到请求信 号以后,在BS线为“0”的情况下让计数器开 始计数,计数值通过一组地址线发向各设备。 当地址线上的计数值与请求总线的设备地址 相一致时,该设备 置“1”BS线,获得了总线 使用权,此时中止计数查询。
(3)I/O总线:中、低速I/O设备之间互相连 接的总线。
6.1.1 总线的基本概念
计算机组成原理
1.
物理特性:指总线的物理连接方式,包括
总线的根数,总线的插头、插座的形状, 引脚线的排列方式等。
功能特性:描述总线中每一根线的功能。
电气特性:定义每一根线上信号的传递方
向及有效电平范围。
时间特性:定义了每根线在什么时间有效。
设备连接。主板上一般留有3—4个ISA总线 扩充槽,以便使用各种16位/8位适配器卡。 该总线支持7个DMA通道和15级可屏蔽硬件 中断。另外,ISA总线控制逻辑还通过主板 上的片级总线与实时钟/日历、ROM、键盘 和鼠标控制器(8042微处理器)等芯片相连接。
计算机组成原理
CPU总线、PCI总线、ISA总线通过两个“桥” 芯片连成整体。桥芯片在此起到了 信号速度缓 冲、电平转换和控制协议的转换作用。通过桥 将两类不同的总线“粘合”在一起的技术特别 适合于系统的升级换代。
一是和系统总线的接口,CPU和适配器的数 据交换一定是并行方式;
二是和外设的接口,适配器和外设的数据 交换可能是并行方式,也可能是串行方式。
根据外围设备供求串行数据或并行数据的方 式不同,适配器分为串行数据接口和并行数据 接口两大类。
计算机组成原理
6.3总线的仲裁、定时和数据传送 模式
6.3.1 总线的仲裁
简单总线结构的不足之处在于:
第一 CPU是总线上的唯一主控者。 第二 总线信号是CPU引脚信号的
延伸,故总线结构紧密与CPU相关,通用 性较差。
早期总线的内部结构
计算机组成原理
计算机组成原理
当代总线的内部结构
当代流行的总线内部结构,追求的目 标是: 与结构无关;
与CPU无关; 与技术无关; 多主控者。
规定了总线上各信号有效的时序关系, CPU才能正确无误地使用。
6.1.1 总线的基本概念
计算机组成原理
2.总线的标准化
相同的指令系统,相同的功能,不 同厂家生产的各功能部件在实现方法上 几乎没有相同的,但各厂家生产的相同 功能部件却可以互换使用,其原因在于 它们都遵守了相同的系统总线的要求, 这就是系统总线的标准化问题。
1.集中式仲裁
集中式仲裁中每个功能模块有两条线 连到中央仲裁器:一条是送往仲裁器的总 线请求信号线BR,一条是仲裁器送出的总 线授权信号线BG。
(1) 链式查询方式
计算机组成原理
计算机组成原理
(1) 链式查询方式
链式查询方式的主要特点:总线授权
信号BG串行地从一个I/O接口传送到下一个 I/O接口。假如BG到达的接口无总线请求, 则继续往下查询;假如BG到达的接口有总 线请求,BG信号便不再往下查询,该I/O接 口获得了总线控制权。离中央仲裁器最近 的设备具有最高优先级,通过接口的优先 级排队电路来实现。
如下图所示 此时要求连接到总线上的逻辑部件必须 高速运行,以便在某些设备需要使用总线 时能迅速获得总线控制权;而当不再使用 总线时,能迅速放弃总线控制权。
计算机组成原理
单总线结构如下图所示
2.多总线结构
计算机组成原理
单总线结构中,由于所有的高速设 备和低速设备都挂在同一总线上。且总 线只能分时工作,即某一时间只能允许 一对设备之间传送数据,这就使信息传 送的效率和吞吐量受到极大限制。为此 出现了多总线系统结构。
计算机组成原理
2.并行传送
用并行方式传送二进制信息时, •需要多条传输线; •一般采用电位传送。
由于所有的位同时被传送,所以并行 数据传送比串行数据传送快得多。
计算机组成原理
3.分时传送
分时传送有两种概念。
一是采用总线复用方式,某个传输线上 既传送地址信息,又传送数据信息。为此 必须划分时间片,以便在不同的时间间隔 中完成传送地址和传送数据的任务。
多总线结构体现了高速、中速、低 速设备连接到不同的总线上同时进行工 作,以提高总线的效率和吞吐量,而且 处理器结构的变化不影响高速总线。
2.多总线结构
计算机组成原理
6.1.4 总线的内部结构 计算机组成原理
早期总线的内部结构如图所示,
它实际上是处理器芯片引脚的延伸, 是处理器与I/O设备适配器的通道。这种 简单的总线一般由50—100条线组成,这 些线按其功能可分为三类:地址线、数 据线和控制线。
分时传送的另一种概念是共享总线的部 件分时使用总线。
计算机组成原理
6.2.2 接口的基本概念
接口即I/O设备适配器,具体指CPU和 主存、外围设备之间通过总线进行连接 的逻辑部件。
接口部件在它动态连接的两个部件之 间起着“转换器”的作用,以便实现彼 此之间的信息传送。
计算机组成原理
6.2.2 接口的基本概念
计算机组成原理
第六章 总线系统
计算机组成原理
6.1 总线的概念和结构形态
6.1.1 总线的基本概念
总线是构成计算机系统的互连机构,是多个 系统功能部件之间进行数据传送的公共通路。
一个单处理器系统中的总线,大致分为三类:
(1)内部总线:CPU内部连接各寄存器及运 算部件之间的总线。
(2)系统总线:CPU同计算机系统的其他高 速功能部件,如存储器、通道等互相连接的总线。
计算机组成原理
CPU总线: 也称CPU—存储器总线,
它是一个64位数据线和32位地址线的同步 总线。总线时钟频率为66.6MHz(或 60MHz),CPU是这条总线的主控者,但必 要时可放弃总线控制权。
计算机组成原理
PCI总线:
用于连接高速的I/O设备模块。通过“桥”芯 片,上面与更高速的CPU总线相连,下面与低速 的ISA总线相接。
计算机组成原理
(2)计数器定时查询方式
•如果每次计数从“0”开始,各设备的优先 次序与链式查询法相同,优先级的顺序是 固定的。 •如果每次计数从中止点开始,则每个设备 使用总线的优先级相等。
计数器的初值可以用程序来设置,这可 以方便地改变优先次序,但这种灵活性是 以增加线数为代价的。
(3)独立请求方式
•对优先次序的控制相当灵活,可以预 先固定也可以通过程序来改变优先次序; 还可以用屏蔽(禁止)某个请求的办法,不 响应来自无效设备的请求。
2.分布式仲裁
计算机组成原理
分布式仲裁不需要中央仲裁器,每个潜 在的主方功能模块都有自己的仲裁号和仲裁 器。当它们有总线请求时,把它们唯一的仲 裁号发送到共享的仲裁总线上,每个仲裁器 将仲裁总线上得到的号与自己的号进行比较。 如果仲裁总线上的号大,则它的总线请求不 予响应,并撤消它的仲裁号。最后,获胜者 的仲裁号保留在仲裁总线上。显然,分布式 仲裁是以优先级仲裁策略为基础。
(1) 链式查询方式
计算机组成原理
链式查询方式的优点: 只用很少几根线
就能按一定优先次序实现总线仲裁,很容 易扩充设备。
链式查询方式的缺点:
•对询问链的电路故障很敏感,如果第i 个设备的接口中有关链的电路有故障,那 么第i个以后的设备都不能进行工作。
•查询链的优先级是固定的,如果优先 级高的设备出现频繁的请求时,优先级较 低的设备可能长期不能使用总线。
4 公用线: 包括时钟信号线、电源线、地 线、系统复位线以及加电或断电的时序信号 线等。
6.1.5 总线结构实例
计算机组成原理
大多数计算机采用了分层次的多总线 结构。即按照设备模块的速度分类,速 度相尽的设备模块使用同一类总线。
pentium计算机主板的总线结构பைடு நூலகம்图
相关文档
最新文档