电子技术_李加升_第6章组合逻辑电路

第6章组合逻辑电路逻辑电路按其逻辑功能和结构特点可以分为两大类，一类为组合逻辑电路，该电路的输出状态仅决定于该时刻的输入状态，而与电路原来所处的状态无关；另一类为时序逻辑电路，这种电路的输出状态不仅与输入状态有关，而且还与电路原来的状态有关。

本章重点讨论了组合逻辑电路的分析方法和设计方法，并从逻辑功能及应用的角度来讨论加法器、编码器、译码器、比较器和数据选择器等几种常用的组合逻辑电路及相应的中规模集成电路。

6.1 组合逻辑电路的分析6.1.1概述组合逻辑电路的特点：输出与输入的关系有即时性，即电路在任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻的电路状态无关，这种数字电路称为组合逻辑电路，简称组合电路。

本章将介绍组合逻辑电路常用额分析方法，还将介绍一些常用的具有特定功能的组合电路。

组合逻辑电路可以有一个或多个输入端，也可以有一个或多个输出端。

其一般示意图如图6-1所示。

在组合逻辑电路中，数字信号是单向传递的，即只有从输入端到输出端的传递，没有从输出端到输入端的反传递，所以各输出状态只与输入端的即时状态有关，其函数表达式的形式如式（6-1）：图6-1 组合逻辑电路框图（6-1）研究组合电路的任务有三个方面：(1)对已给定的组合电路分析其逻辑功能。

(2)根据逻辑命题的需要设计组合电路。

(3)掌握常用组合单元电路的逻辑功能，选择和应用于到工程实践中去。

6.1.2组合逻辑电路的分析所谓逻辑电路的分析，是指已知逻辑电路，找出输出函数与输入变量之间的逻辑关系。

传统的分析步骤如下：第一步：由给定的逻辑图写出输出函数的表达式；第二步：根据输出函数表达式，列出输出函数真值表；第三步：由真值表分析电路的功能。

【例6.1】分析图6-2（a ）所示电路的逻辑电路的功能。

图6-2解 第一步，写出输出函数h 和j 的表达式，写输出函数表达式一般从输入开始，逐级向后推，直到输出级。

根据给出的逻辑图6-2（a ）可得：A AB B AB A AB B AB h ⋅+⋅=⋅⋅⋅=A B A B A )()(+++=A B B A +=B A ⊕=AB AB j == 表6-1第二步，列出真值表如表6-1所示。

第三步，对电路功能的分析。

从表6-1可以看出，若A 、B 分别作为一位二进制数，则h 就是A 、B 相加的和而j 就是他们的进位。

对于图6-2（a ）所示电路，通常称作“半加法器”，因为它只能对两个二进制数码求和。

图6-2（b ）是半加器的符号。

【例6.2】分析由半加器和逻辑门组成的电路（如图6-3所示）图6-3解 第一步，写出函数表达式：i i i B A h ⊕=i i i B A j ⋅=1i i i 1i i i --⊕⊕=⊕=C B A C h Si i 1i i i i 1i i i )(B A C B A j C h C +⊕=+⋅=--第二步，列出真值表如表6-2所示。

第三步，对电路功能的分析。

从真值表可以看出，该电路可以对31i i,,i -C B A 个二进制数码求和，产生和数i S 以及向高位进位数i C 。

在三个数求和的数码中，把i ,i B A 看作本位数求C看作低位想象本位的进位，则这样的电路被称为“全加器”，符号如图6-3和的数码，把i1（b）所示。

表6-26.2 组合逻辑电路的设计6.2.1 组合逻辑电路的设计步骤1.逻辑抽象(1) 分析事件的因果关系，确定输入变量与输出变量。

通常总是把引起事件的原因定为输入变量，而把事件的结果作为输出变量。

(2)定义逻辑状态的含义（逻辑赋值），用0、1表示逻辑的两种状态。

(3)根据给定事件的因果关系列出真值表。

2.写出逻辑函数式从已得到的逻辑真值表很容易写出逻辑函数式，其方法不再重复。

3.将逻辑函数式化简或变换如果使用SSI（小规模）设计，需将函数式化为最简形式，以使电路中所用的门电路个数最少，输出端的个数最少。

如果使用MSI（中规模）设计，则应将函数式变换成与所选用的MSI的函数形式类似的形式，以使用最少的MSI实现这个逻辑电路。

4.根据化简或变换后的函数式画出逻辑电路的连接图。

整个设计过程如图6-4中的框图所图6-46.2.2 组合逻辑电路的设计举例【例6.3】设计一个电路，用以判别一位8421码是否大于5。

大于5时，电路输出1，否则输出0。

解 ① 根据题意列出真值表。

表6-3假设输入端的8421码用四个变量D C B A ,,,表示，网络的输出用F 表示，可以得到6-3所示的真值表。

表的上部表示当输入A,B,C,D 代表8421码的值在0～5之间时，输出F 为0；输入的值在6～9之间时，F 为1。

因为输入A,B,C,D 表示8421码，所以A,B,C,D 的值在1010～1111是不可能出现的，这在逻辑电路设计中称为“约束条件”。

既然这些输入组合不会出现，也就不必关心其对应的输出值是0还是1，在真值表和卡若图中称为“任意项”或“无关项”，用x d 或或φ表示。

在逻辑设计中还有一种情况：某些输入组合可以出现，然而输出是任意的，可以为0也可以为1，显然，也可以作为任意项处理。

② 求最简的与或表达式。

由表6-3所示的真值表可得如图6-5所示的含有无关项的卡诺图。

BC A F +=③ 根据选择的器件类型，求出相应的表达式。

例如选择与非门实现电路，对最简与或表达式两次求反，可求出函数的与非－与非表达式BC A BC A BC A F ⋅=+=+=④ 画逻辑图，如图6-6。

图6-5【例6.4】用或非门和非门实现图6-6所示的电路。

解 ① 用或非门实现。

用或非门实现图6-6所示的电路，可以用下述方法：第一步：将函数F 表示在卡若图上，如图6-7。

第二步：圈卡若图中的0方格，得到的最简与或表达式：C A B A F +=第三步：用反演规则求出F 的最简与或表达式： 图6-6))((C A B A F ++=第四步：对F 两次求反，得到F 的最简或非表达式：)()()()(C A B A C A B A F +++=+⋅+=第五步：画逻辑图，如图6-8所示。

② 用与或非门实现前面的步骤相同，只是在求最简与或表达式后用一次求反得到F 的最简与或非表达式： 图6-7B A B A F +=C A B A F +=由F 的与或非表达式画出逻辑图如图6-9。

图6-8 图6-96.3 常用的组合逻辑电路由于人们在实践中遇到的逻辑问题层出不穷，因而为解决这些逻辑问题而设计的逻辑电路也不胜枚举。

然而我们发现，其中有些逻辑电路经常且大量的出现在各种数字系统当中。

这些电路包括编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶效验器、奇偶发生器等等。

为了使用方便，已经把这些逻辑电路制成了中、小规模集成的标准化集成电路产品。

下面就分别介绍一下其中一些器件的工作原理和使用方法。

6.3.1 编码器为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，这就是编码的含义。

在二值逻辑电路中，信号都是以高、低电平信号编码成一个对应的二进制代码。

1.普通编码器目前经常使用的编码器有普通编码器和优先编码器两类，在普通编码器中，任何时刻只允许输入一个编码信号，否则输出信号将发生混乱。

现在以3位二进制普通编码器为例来分析一下它的工作原理。

图6-10是3位二进制编码器的框图，它的输入是70~I I 8个高电平信号，输出是3位二进制代码012Y Y Y 、、。

为此，又把它叫做8线－3线编码器。

输出与输入的对应关系由表6-4给出。

将图6-4的真值表写成对应的逻辑式得到(6-2)如果任何一个时刻70~I I 当中仅有一个取值位1，即输入变量的组合仅有表6-4中的8种状态，则输入变量位其他取值下其值等于1的那些最小项均为约束项。

利用这些约束项将式（6-2）化简，得到：（6-3）图6-10图6-11就是根据式（6-3）得出的编码器电路，这个电路是由三个或门组成的。

表6-42.优先编码器在优先编码器电路中，允许同时输入两个以上编码信号。

不过在设计优先编码器时已经将所有的输入信号按优先顺序排了对，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

图6-12给出了8线－3线优先编码器74LS148的逻辑图。

如果不考虑与门G 1、G 2和G 3 组成的附加控制电路，则编码器只有图中虚线框以内的这一部分。

从图6-12写出逻辑式，即得到图6-11（6-4）为了扩展电路的功能和使用的灵活性，在74LS148的逻辑电路中附加了与门G 1、G 2和G 3组成的控制电路。

其中为选通输入端，只有在0=S 的条件下，编码才能正常工作。

而在1=S 时，所有的输出端均被封锁在高电平。

选通输出端s Y 和扩展端EX Y 用于扩展编码功能，由图6-12可知S I I I I I I I I Y 76543210S = （6-5）式（6-5）表明，只有当所有的编码输入端都是高电平（即没有编码输入），而且S ＝1时，s Y 才是低电平。

因此s Y 的低电平输出信号表示“电路工作，但无编码输入”。

从图6-12还可以写出S I I I I I I I I Y EX ⋅=76543210S I I I I I I I I ⋅+++++++=)(76543210 (6-6)这说明试用任何一个编码输入端有低电平信号输入，且S =1，EX Y 即为低电平。

因此，EX Y 的低电平输出信号表示“电路工作，而且有编码输入”。

根据式（6-4）、式（6-5） 和式（6-6）可以列出表6-5所示的74LS 148的功能表。

它的输入和输出均以低电平作为有效信号。

图6-12 8线－3线优先编码器逻辑图 由表6-5中不难看出，在 S =0电路正常工作状态下，允许70~I I 当中同时有几个输入端入端为低电平，即有编码输入信号。

7I 的优先权最高，0I 的优先值最低。

当7I =0时，无论其他输入端有无输入信号，输出端只给出7I 的编码，即 012Y Y Y =000，当7I =1，6I =0时，无论其余输入端有无输入信号，只对6I 编码，输出为012Y Y Y =001。

其余的输入状态请读者自行分析。

表6-5 74LS148的功能表表6-5中出现的3种012Y Y Y =111情况可以用s Y 和EX Y 的不同状态加以区分。

6.3.2 译码器译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号，译码是编码的反操作。

常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器三类。

1.二进制译码器(1) 二进制译码器图6-13表示二进制译码器的一般原理图，它具有n个输入端和2n个输出端和一个使能端。

在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端电平则相反。