电子技术——几种常用的时序逻辑电路习题及答案
时序逻辑电路课后习题答案
时序逻辑电路课后习题答案时序逻辑电路课后习题答案时序逻辑电路是数字电路中的一种重要类型，它在数字系统中起到了关键的作用。
通过时序逻辑电路，我们可以实现各种复杂的功能，例如计数器、寄存器、状态机等。
然而，在学习过程中，我们常常会遇到一些难题，下面我将为大家提供一些常见时序逻辑电路习题的答案，希望能够对大家的学习有所帮助。
1. 设计一个4位二进制计数器，要求计数范围为0-9，采用时序逻辑电路实现。
答案：这是一个常见的计数器设计问题。
我们可以使用四个触发器构成一个4位二进制计数器。
每个触发器的输出作为下一个触发器的时钟输入，形成级联结构。
每当计数器的值达到9时，我们需要将其清零，即将四个触发器的输入端都置为0。
这样，当计数器的值达到9时，下一个时钟脉冲到来时，触发器的输出将变为0，实现了计数器的循环。
2. 设计一个状态机，实现一个简单的交通信号灯系统。
红灯亮20秒，绿灯亮30秒，黄灯亮5秒，然后再次循环。
答案：这是一个典型的状态机设计问题。
我们可以使用两个触发器来实现该状态机。
首先，我们需要定义三个状态：红灯状态、绿灯状态和黄灯状态。
然后，我们可以使用一个计数器来计时。
当计时达到20秒时，状态机切换到绿灯状态；当计时达到50秒时，状态机切换到黄灯状态；当计时达到55秒时，状态机切换到红灯状态。
然后，状态机重新开始计时，循环执行上述过程。
3. 设计一个电梯控制系统，实现电梯的上升和下降功能，并能够响应乘客的楼层请求。
答案：电梯控制系统是一个较为复杂的时序逻辑电路设计问题。
我们可以使用一个状态机来实现该系统。
首先，我们需要定义电梯的各个状态，例如静止状态、上升状态和下降状态。
然后，我们可以使用一个计时器来计时，以确定电梯的运行时间。
当电梯处于静止状态时，它可以响应乘客的楼层请求，并根据请求的楼层决定是上升还是下降。
当电梯到达目标楼层时，它会停止运行并等待下一个请求。
当电梯处于上升或下降状态时，它会根据当前楼层和目标楼层的差值来确定运行方向，并在到达目标楼层后停止运行。
电子技术试题及答案
电子技术试题及答案电子技术基础参考答案问题编号分数：一，二，三，四一、填空题（每空1分，共20分）1.电子电路中的信号可分为两类。
一种是时间和振幅连续的信号，称为模拟信号；另一种信号在时间和振幅上是离散的，称为数字信号（脉冲信号）。
2、晶体二极管具有单向导电特性。
3.半导体是一种导电性介于导体和绝缘体之间的物质。
特殊性质，如热敏感性、异质性和光敏性，可用于制造具有不同性质的各种半导体器件。
4、共集电极放大电路又称射极输出器，它的电压放大倍数接近于1，输出信号与输入信号同相，输入电阻大，输出电阻小。
5.如果在放大电路中引入电压串联负反馈，可以稳定输出电压，增加输入电阻。
6、单管共射极放大器，当工作点q选择较低时，易出现截止失真。
7、8421bcd码10000111.0011对应的十进制数为__87.3____。
8.逻辑函数通常有四种表达方式：真值表、逻辑函数表达式、逻辑电路图和卡诺图。
9、常用的集成组合逻辑电路器件有编码器、译码器、__数据选择器_、数据分配器、加法器等。
10.当变量a、B和C分别为1、0和0时，（a+B+C）AB=o。
11、ttl或非门多余输入端的处理方法是接低平，接地，与其他引脚连在一起。
12.当多个三态门的输出连接到总线时，应注意，任何时候只有一个门电路处于工作状态。
13、在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象称为竞争冒险。
14.应选择D/a转换器将数字信号转换为模拟信号。
15.a/D转换过程可分为四个步骤：采样、保持、量化和编码。
16.a/D转换器最重要的两个指标是分辨率和转换速度。
17、能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
18.根据需要将公共数据上的数字信号分配给不同电路的电路称为数据分配器19、oc门在使用时输出端应接上拉电阻和电源。
20.TTL负载水平越高，输出电流越低。
二、选择题（每选对一项得1分，共20分）1.使用电压表测量连接到电路的齐纳二极管的电压，读数仅为0.7 V，这表明齐纳二极管（b）。
(完整版)触发器时序逻辑电路习题答案
第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。
SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。
电子技术——几种常用的时序逻辑电路习题及答案
第七章 几种常用的时序逻辑电路一、填空题1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。
2.（9-1易）触发器是数字电路中______（a.有记忆b.非记忆）的基本逻辑单元。
3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。
4.（9-1中）JK 触发器是________（a.CP 为1有效b.CP 边沿有效）。
5.（9-1易）1n n n Q JQ KQ +=+是_______触发器的特性方程。
6.（9-1中）1n n Q S RQ +=+是________触发器的特性方程，其约束条件为___________。
7.（9-1易）1n n n Q TQ TQ +=+是_____触发器的特征方程。
8. （9-1中）在T 触发器中，若使T=____，则每输入一个CP ，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T 触发器，它的特征方程是________________。
9.（9-1难）我们可以用JK 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器；令________________，即转换成D 触发器。
10.（9-1难）我们可以用D 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器。
11.（9-2易）寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
数电-时序逻辑电路练习题(修改) (2)
第
22
页
数字电子技术 8、计数器工作时，对
第 5 章 时序逻辑电路 出现的个数进行计数。
填空题
参考答案
分析提示
时钟脉冲CP
计数器，在时钟脉冲CP作用下进行状态转换，并用不同的 状态反应时钟脉冲CP出现的个数。
第
23
页
数字电子技术
第 5 章 时序逻辑电路
填空题
9、构成一个2n 进制计数器，共需要
个触发器。
第 3 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
3、图示各逻辑电路中，为一位二进制计数器的是
Q Q
Q Q
(
)。
C1 1D
A
Q
CP
√
Q
C1 1D
B
CP
×
_
Q
_
Q 1J
C
C1 1J 1K CP
×
D
C1 1K 1 CP
×
分析提示
一位二进制计数器的状态方程为
Q n 1 Q
n
每作用1个时钟CP 信号，状态变化1次。 按各电路的连接方式，求出驱动方程 并代入特性方程 。
第 21 页
数字电子技术
第 5 章 时序逻辑电路
填空题
7、根据计数过程中，数字增、减规律的不同，计数器可分为
计数器、 计数器和可逆计数器三种类型。
参考答案 分析提示
加法
减法
加法计数器：在时钟脉冲CP作用下，计数器递增规律计数。 减法计数器：在时钟脉冲CP作用下，计数器递减规律计数。 可逆计数器：在时钟脉冲CP作用下，计数器可递减规律计数、 可递减规律计数。
第 19 页
数字电子技术
时序逻辑电路课后习题答案
第9章习题解答9.1 题9.1图所示电路由D 触发器构成的计数器，试说明其功能，并画出与CP 脉冲对应的各输出端波形。
Q CP题9.1图解：(1)写方程时钟方程：0CP CP =；10CPQ =；21CP Q = 驱动方程：00n D Q =；11n D Q =；22n D Q =状态方程：0100n n Q D Q CP +==↑；11110n n Q D Q Q +==↑；21221n nQ D Q Q +==↑(2)列状态转换表 （3）画状态转换图111210210n n n n n n CP Q Q Q Q Q Q +++0 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0(4)画波形图CP 2Q 1Q 0Q(5)分析功能该电路为异步三位二进制减法计数器。
9.6 已知题9.6图电路中时钟脉冲CP 的频率为1MHz 。
假设触发器初状态均为0，试分析电路的逻辑功能，画出Q 1、Q 2、Q 3的波形图，输出端Z 波形的频率是多少？CP题9.6图解：(1)写方程时钟方程：123CP CP CP CP ===驱动方程：113n n D Q Q =；212n n D Q Q =⊕；312n n D Q Q =状态方程：11113n n n Q D Q Q CP +==↑;12212n n n Q D Q Q CP +==⊕↑;13312n n n Q D Q Q CP +==↑ 输出方程：3n Z Q =(2)列状态转换表 （3）画状态转换图111321321n n n n n n CP Q Q Q QQ Q Z+++0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1(4)画波形图(5)分析功能该电路为能够自启动的同步5进制加法计数器。
电工与电子技术习题参考答案第9章
第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示，设基本RS触发器的初始状态分别为1和0两种情况，试画出Q端的输出波形。
题9.1图解：9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。
设初始状态为0和1两种情况，试画出Q端的状态波形。
题9.2图解：9.3 设主从型JK触发器的初始状态为0，J、K、CP端的输入波形如题9.3图所示。
试画出Q端的输出波形（下降沿触发翻转）。
解：如题9.3图所示红色为其输出波形。
第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0，J、K、CP端输入波形如题9.4图所示。
试画出Q端的输出波形（下降沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.4图所示红色为其输出波形。
题9.4图9.5 设维持阻塞型D触发器的初始状态为0，D端和CP端的输入波形如题9.5图所示，试画出Q端的输出波形（上升沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.5图所示红色为其输出波形。
第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲，画出题9.6图所示各触发器Q端的波形。
（1）设初始状态为0；（2）设初始状态为1。
（各输入端悬空时相当于“1”）题9.6图解：第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中，有J和K两个输入端，试分析其逻辑功能，并说明它是何种触发器。
题9.7图=⋅⋅⋅=⋅+⋅解：由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。
9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形，试画出Q1和Q2端的输出波形。
设初始状态Q1=Q2=0。
题9.8图解：第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。
电工与电子技术八章九章习题答案)
第8章 时序逻辑电路本章讨论了数字电路的另一类单元电路——时序逻辑电路。
首先介绍具有存储记忆功能的单元电路触发器，它是构成各种计数器和寄存器等时序电路的单元。
然后介绍数字系统中常用的一些时序电路的组成和工作原理以及555定时器的应用。
本章基本要求了解时序逻辑电路的共同特点；熟练掌握R-S 、J-K 、D 、T 触发器的逻辑功能； 熟练掌握时序电路分析方法，基本的设计方法； 掌握计数器的分类及特点；了解常用的时序逻辑电路的功能及应用； 了解555定时器的典型应用。
本章习题解析8－5 在图8-6中，设每个触发器的初始状态为“0”，试画出在时钟脉冲CP 作用下Q 的波形。
解： (a) 图中：_________111nnn n Q Q K Q J Q=+=+(b) 图中：012=+==n n n Q K Q J Q(c) 图中：__________13nnnn Q Q K Q J Q=+==(d) 图中：014==+D Q n(e) 图中：nn Q D Q==+15(f) 图中：n n n n Q Q K Q J Q =+==16各触发器的波形图如下图8-7所示：8－6 电路如图8-8所示，设初始状态为021==Q Q ，，试画出在CP 作用下1Q 、2Q 的波形。
CP图8--6(a)(b)““1““1CP1Q 6Q 5Q 4Q 3Q 2Q 图8-7解：nn n n n n n n n Q Q Q Q Q Q Q K Q J Q 2112121111=⋅+=+=+ n n Q D Q 112==+波形图如图8-9所示：8－7电路如图8-10所示，设初始状态为021==Q Q ，，试画出在CP 作用下1Q 、2Q 的波形。
解：n n Q D Q 1111==+nn Q D Q 2212==+ 波形图如下图8-11所示：8－8 图8-12所示为TTL 维持阻塞D 触发器，试分析其逻辑功能，列出真值表，并说明图中①～④连线的作用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第七章 几种常用的时序逻辑电路一、填空题1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。
2.（9-1易）触发器是数字电路中______（a.有记忆b.非记忆）的基本逻辑单元。
3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。
4.（9-1中）JK 触发器是________（a.CP 为1有效b.CP 边沿有效）。
5.（9-1易）1n n n Q JQ KQ +=+是_______触发器的特性方程。
6.（9-1中）1n n Q S RQ +=+是________触发器的特性方程，其约束条件为___________。
7.（9-1易）1n n n Q TQ TQ +=+是_____触发器的特征方程。
8. （9-1中）在T 触发器中，若使T=____，则每输入一个CP ，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T 触发器，它的特征方程是________________。
9.（9-1难）我们可以用JK 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器；令________________，即转换成D 触发器。
10.（9-1难）我们可以用D 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器。
11.（9-2易）寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
12.（9-2易）寄存器分为_________寄存器和__________寄存器。
13.（9-2中）双拍工作方式的数码寄存器工作时需_____________。
14.（9-3易）按计数器中各触发器翻转时间可分为_________，________。
15.（9-3中）74LS161是_____（a.同步b.异步）二进制计数器。
它具有_______，________，___________和计数等四种功能。
16.（9-3中）74LS290是_____（a.同步b.异步）非二进制计数器。
17.（9-3中）在计数过程中，利用反馈提供置数信号，使计数器将指定数置入，并由此状态继续计数，可构成N进制计数器，该方法有________置数和________置数两种。
18.（9-3中）将模为M和N的两片计数器________（a.串接b.并接），可扩展成_________进制的计数器。
19.（9-1易）触发器有______个稳定状态，所以也称____________。
20.（9-2中）74LS194是____________寄存器。
二、选择题Q ，称为触发器的（）。
1.（9-1易）Q=1，0A.1态B.0态C.稳态D.暂稳态2．（9-1中）在下列触发器中，有约束条件的是（）。
A.J K触发器B.D触发器C.同步R S触发器D.T触发器3．（9-1易）一个触发器可记录一位二进制代码，它有（）个稳态。
A.0B.1C.2D.34．（9-1易）存储8位二进制信息要（）个触发器。
A.2B.4C.8D.165．（9-1中）对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=（）。
A.0B.1C.QD.以上都不对6．（9-1中）对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=（）。
A.0B.1C.QD.以上都不对7．（9-1中）对于D 触发器，欲使Q n +1=Q n ，应使输入D =（ ）。
A.0 B.1 C.Q D.Q8．（9-1中）对于J K 触发器（特性方程1n n n Q JQ KQ +=+），若J =K ，则可完成（ ）触发器的逻辑功能。
A.R SB.DC.TD.T ˊ9．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=Q n 工作，不可使J K 触发器的输入端（ ）。
A.J =K =1B.J =Q ,K =QC. J =0,K =QD.J =Q ,K =0 10．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=Q n 工作，可使J K 触发器的输入端（ ）。
A.J =K =0B. J =1,K =QC.J =K =Q ,D.J =Q ,K =011．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=0工作，可使J K 触发器的输入端（ ）。
A.J =K =0B.J =Q ,K =0C.J =Q ,K =1D.J =K =112．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=1工作，可使J K 触发器的输入端（ ）。
A.J =K =1B.J =K =0C.J =K =QD. J =Q ,K =0 13．（9-1中）欲使D 触发器按Q n +1=Q n 工作，应使输入D =（ ）。
A.0 B.1 C.Q D.Q14．（9-1中）下列触发器中，不能在C P 上升/下降沿翻转从而克服了空翻现象的是（ ）。
A.边沿D 触发器B.基本R S 触发器C.J K 触发器D.T 触发器15．（9-1中）下列触发器中，没有约束条件的是（ ）。
A.基本R S 触发器 B.主从R S 触发器 C.同步R S 触发器 D.边沿D 触发器16．（9-1易）描述触发器的逻辑功能的方法没有（ ）。
A.状态转换真值表 B.特性方程 C.状态转换图 D.触发脉冲信号17．（9-1难）为实现将J K 触发器转换为D 触发器，应使（ ）。
A.J =D ,K =D B. K =D ,J =D C.J =K =D D.J =K =D 18.（9-1中）D 触发器是一种（ ）稳态电路。
A.无B.单C.双D.多19.（9-2中）实验中用的功能较强的74L S194是（）。
A.右移寄存器B.左移寄存器C.双向移位寄存器D.数码寄存器20.（9-3难）集成同步二进制计数器74LS161不具有______功能。
A．置数B．保持C．清零D．锁存三、判断题1.（9-1易）时序逻辑电路的特点是任何时刻的输出信号仅与电路原来状态有关。
（）2.（9-1易）触发器是数字电路中具有记忆功能的基本逻辑单元。
（）3.（9-1易）触发器输出端有两个稳定状态，即0态和1态。
（）4.（9-1易）触发器也称单稳态触发器。
（）5.（9-1易）触发器的外加输入信号终止后，稳态仍能保持下去。
（）6.（9-3中）74LS163是4位二进制异步计数器。
（）7.（9-1中）边沿触发器的状态变化发生在CP上升沿或下降沿到来时刻，其他时间触发器状态均不变。
（）8.（9-1易）JK触发器属于边沿触发器，CP上升沿或下降沿时有效。
（）9.（9-1中）令J=K=T=1，可将JK触发器转换成T触发器。
（）10.（9-2中）寄存器存放数据的方式只有并行一种。
（）11.（9-2易）寄存器取出数据的方式有并行和串行输出两种。
（）12.（9-3易）计数器可用于累计输入脉冲个数，分频，定时，执行数字运算等，应用广泛。
（）13.（9-3中）74LS161是集成同步二进制计数器。
（）RS 。
（）14.（9-1中）基本RS触发器的约束条件是115.（9-3中）反馈清零法是在计数过程中利用某个中间状态反馈到清零端，迫使计数器返回到0，再重新开始计数。
（）四、简答题1.（9-1易）图示是用与非门组成的基本RS 触发器 试根据其特性表，并写出特性方程和约束条件。
2.（9-1中） 用JK 触发器（特性方程1n n n Q JQ KQ +=+）可以转换成其他逻辑功能触发器，适当连接给出的JK 触发器的输入端分别将其转换成：1）.T 触发器（1n n n Q TQ TQ +=+） 2）.T ’触发器（1n n Q Q +=） 3）.D 触发器（1n Q D +=）3.（9-1中）写出JK 触发器，T 触发器，T ’触发器，D 触发器的特性方程。
4.（9-3中）同步计数器的同步是指什么？5.（9-3易）将两个二输入与非门的输出接回到对方的输入之一，则可组成什么触发器？试列出其特性表6．（9-1中）基本RS触发器如图所示，试画出Q对应R和S的波形（设Q的初态为0）。
7.（9-1难）同步RS触发器（CP=1时R和S信号有效且等同与基本RS触发器）如图所示，试画出Q对应R和S的波形（设Q的初态为0）。
8.（9-1中）用2个或非门也可以组成基本RS触发器。
1).试画出逻辑电路。
2).试列出其特性表。
9.（9-1中）已知CP、D的波形如图题5-6，试画出高电平有效和上升沿有效D触发器Q的波形（设Q的初态为0）。
10.（9-1难*）设图中的触发器的初态均为0，试画出Q端的波形。
11.（9-1难）设图中的触发器的初态均为0，试画出对应A 、B 的X 、Y 的波形。
12.（9-1中）基本RS 触发器的特性方程是：1n n QS RQ +=+，D 触发器的特性方程是1n Q D +=，比较这两个方程，试将基本RS 触发器转换为D 触发器。
13.（9-1中）由或非门组成的基本RS 触发器输入波形如图所试，试画出输出Q 和Q 端的波形。
设触发器的初始状态为Q=0。
14.（9-1难）同步D 触发器（1n QD +=，CP 上升沿有效，CP=1时有效）的输入波形如图所示，试画出输出Q 和Q 的波形。
设触发器的初始状态为Q=0。
15.（9-1难） TTL边沿JK触发器如图(a)所示，输入CP、J、K端的波形如图(b)所示，试对应画出输出Q和Q端的波形。
设触发器的初始状态为Q=0。
16.（9-1难）电路如图(a)所示，输入CP、A、B的波形如图（b）所示，试画出Q和Q端的输出波形。
设触发器的初始状态为Q=0。
17.（9-1难*）如图所示各边沿D 触发的初始状态都为0，试对应输入CP 波形画出Q 端的输出波形。
18.（9-1难*）如图所示各边沿JK 触发器的初始状态都为1，试对应CP 波形画出Q 端的输出波形（1n n n Q JQ KQ +=+）。
19.（9-1难）下降沿触发的边沿JK 触发器的输入CP 、J 、K 和R D 端的波形如图所示（1n n n Q JQ KQ +=+），D R 为异步置0端，低电平有效。