电子技术——几种常用的时序逻辑电路习题及答案
时序逻辑电路课后习题答案
时序逻辑电路课后习题答案时序逻辑电路课后习题答案时序逻辑电路是数字电路中的一种重要类型，它在数字系统中起到了关键的作用。
通过时序逻辑电路，我们可以实现各种复杂的功能，例如计数器、寄存器、状态机等。
然而，在学习过程中，我们常常会遇到一些难题，下面我将为大家提供一些常见时序逻辑电路习题的答案，希望能够对大家的学习有所帮助。
1. 设计一个4位二进制计数器，要求计数范围为0-9，采用时序逻辑电路实现。
答案：这是一个常见的计数器设计问题。
我们可以使用四个触发器构成一个4位二进制计数器。
每个触发器的输出作为下一个触发器的时钟输入，形成级联结构。
每当计数器的值达到9时，我们需要将其清零，即将四个触发器的输入端都置为0。
这样，当计数器的值达到9时，下一个时钟脉冲到来时，触发器的输出将变为0，实现了计数器的循环。
2. 设计一个状态机，实现一个简单的交通信号灯系统。
红灯亮20秒，绿灯亮30秒，黄灯亮5秒，然后再次循环。
答案：这是一个典型的状态机设计问题。
我们可以使用两个触发器来实现该状态机。
首先，我们需要定义三个状态：红灯状态、绿灯状态和黄灯状态。
然后，我们可以使用一个计数器来计时。
当计时达到20秒时，状态机切换到绿灯状态；当计时达到50秒时，状态机切换到黄灯状态；当计时达到55秒时，状态机切换到红灯状态。
然后，状态机重新开始计时，循环执行上述过程。
3. 设计一个电梯控制系统，实现电梯的上升和下降功能，并能够响应乘客的楼层请求。
答案：电梯控制系统是一个较为复杂的时序逻辑电路设计问题。
我们可以使用一个状态机来实现该系统。
首先，我们需要定义电梯的各个状态，例如静止状态、上升状态和下降状态。
然后，我们可以使用一个计时器来计时，以确定电梯的运行时间。
当电梯处于静止状态时，它可以响应乘客的楼层请求，并根据请求的楼层决定是上升还是下降。
当电梯到达目标楼层时，它会停止运行并等待下一个请求。
当电梯处于上升或下降状态时，它会根据当前楼层和目标楼层的差值来确定运行方向，并在到达目标楼层后停止运行。
电子技术试题及答案
电子技术试题及答案电子技术基础参考答案问题编号分数：一，二，三，四一、填空题（每空1分，共20分）1.电子电路中的信号可分为两类。
一种是时间和振幅连续的信号，称为模拟信号；另一种信号在时间和振幅上是离散的，称为数字信号（脉冲信号）。
2、晶体二极管具有单向导电特性。
3.半导体是一种导电性介于导体和绝缘体之间的物质。
特殊性质，如热敏感性、异质性和光敏性，可用于制造具有不同性质的各种半导体器件。
4、共集电极放大电路又称射极输出器，它的电压放大倍数接近于1，输出信号与输入信号同相，输入电阻大，输出电阻小。
5.如果在放大电路中引入电压串联负反馈，可以稳定输出电压，增加输入电阻。
6、单管共射极放大器，当工作点q选择较低时，易出现截止失真。
7、8421bcd码10000111.0011对应的十进制数为__87.3____。
8.逻辑函数通常有四种表达方式：真值表、逻辑函数表达式、逻辑电路图和卡诺图。
9、常用的集成组合逻辑电路器件有编码器、译码器、__数据选择器_、数据分配器、加法器等。
10.当变量a、B和C分别为1、0和0时，（a+B+C）AB=o。
11、ttl或非门多余输入端的处理方法是接低平，接地，与其他引脚连在一起。
12.当多个三态门的输出连接到总线时，应注意，任何时候只有一个门电路处于工作状态。
13、在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象称为竞争冒险。
14.应选择D/a转换器将数字信号转换为模拟信号。
15.a/D转换过程可分为四个步骤：采样、保持、量化和编码。
16.a/D转换器最重要的两个指标是分辨率和转换速度。
17、能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
18.根据需要将公共数据上的数字信号分配给不同电路的电路称为数据分配器19、oc门在使用时输出端应接上拉电阻和电源。
20.TTL负载水平越高，输出电流越低。
二、选择题（每选对一项得1分，共20分）1.使用电压表测量连接到电路的齐纳二极管的电压，读数仅为0.7 V，这表明齐纳二极管（b）。
(完整版)触发器时序逻辑电路习题答案
第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。
SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。
电子技术——几种常用的时序逻辑电路习题及答案
第七章 几种常用的时序逻辑电路一、填空题1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。
2.（9-1易）触发器是数字电路中______（a.有记忆b.非记忆）的基本逻辑单元。
3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。
4.（9-1中）JK 触发器是________（a.CP 为1有效b.CP 边沿有效）。
5.（9-1易）1n n n Q JQ KQ +=+是_______触发器的特性方程。
6.（9-1中）1n n Q S RQ +=+是________触发器的特性方程，其约束条件为___________。
7.（9-1易）1n n n Q TQ TQ +=+是_____触发器的特征方程。
8. （9-1中）在T 触发器中，若使T=____，则每输入一个CP ，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T 触发器，它的特征方程是________________。
9.（9-1难）我们可以用JK 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器；令________________，即转换成D 触发器。
10.（9-1难）我们可以用D 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器。
11.（9-2易）寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
数电-时序逻辑电路练习题(修改) (2)
第
22
页
数字电子技术 8、计数器工作时，对
第 5 章 时序逻辑电路 出现的个数进行计数。
填空题
参考答案
分析提示
时钟脉冲CP
计数器，在时钟脉冲CP作用下进行状态转换，并用不同的 状态反应时钟脉冲CP出现的个数。
第
23
页
数字电子技术
第 5 章 时序逻辑电路
填空题
9、构成一个2n 进制计数器，共需要
个触发器。
第 3 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
3、图示各逻辑电路中，为一位二进制计数器的是
Q Q
Q Q
(
)。
C1 1D
A
Q
CP
√
Q
C1 1D
B
CP
×
_
Q
_
Q 1J
C
C1 1J 1K CP
×
D
C1 1K 1 CP
×
分析提示
一位二进制计数器的状态方程为
Q n 1 Q
n
每作用1个时钟CP 信号，状态变化1次。 按各电路的连接方式，求出驱动方程 并代入特性方程 。
第 21 页
数字电子技术
第 5 章 时序逻辑电路
填空题
7、根据计数过程中，数字增、减规律的不同，计数器可分为
计数器、 计数器和可逆计数器三种类型。
参考答案 分析提示
加法
减法
加法计数器：在时钟脉冲CP作用下，计数器递增规律计数。 减法计数器：在时钟脉冲CP作用下，计数器递减规律计数。 可逆计数器：在时钟脉冲CP作用下，计数器可递减规律计数、 可递减规律计数。
第 19 页
数字电子技术
时序逻辑电路课后习题答案
第9章习题解答9.1 题9.1图所示电路由D 触发器构成的计数器，试说明其功能，并画出与CP 脉冲对应的各输出端波形。
Q CP题9.1图解：(1)写方程时钟方程：0CP CP =；10CPQ =；21CP Q = 驱动方程：00n D Q =；11n D Q =；22n D Q =状态方程：0100n n Q D Q CP +==↑；11110n n Q D Q Q +==↑；21221n nQ D Q Q +==↑(2)列状态转换表 （3）画状态转换图111210210n n n n n n CP Q Q Q Q Q Q +++0 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0(4)画波形图CP 2Q 1Q 0Q(5)分析功能该电路为异步三位二进制减法计数器。
9.6 已知题9.6图电路中时钟脉冲CP 的频率为1MHz 。
假设触发器初状态均为0，试分析电路的逻辑功能，画出Q 1、Q 2、Q 3的波形图，输出端Z 波形的频率是多少？CP题9.6图解：(1)写方程时钟方程：123CP CP CP CP ===驱动方程：113n n D Q Q =；212n n D Q Q =⊕；312n n D Q Q =状态方程：11113n n n Q D Q Q CP +==↑;12212n n n Q D Q Q CP +==⊕↑;13312n n n Q D Q Q CP +==↑ 输出方程：3n Z Q =(2)列状态转换表 （3）画状态转换图111321321n n n n n n CP Q Q Q QQ Q Z+++0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1(4)画波形图(5)分析功能该电路为能够自启动的同步5进制加法计数器。
电工与电子技术习题参考答案第9章
第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示，设基本RS触发器的初始状态分别为1和0两种情况，试画出Q端的输出波形。
题9.1图解：9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。
设初始状态为0和1两种情况，试画出Q端的状态波形。
题9.2图解：9.3 设主从型JK触发器的初始状态为0，J、K、CP端的输入波形如题9.3图所示。
试画出Q端的输出波形（下降沿触发翻转）。
解：如题9.3图所示红色为其输出波形。
第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0，J、K、CP端输入波形如题9.4图所示。
试画出Q端的输出波形（下降沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.4图所示红色为其输出波形。
题9.4图9.5 设维持阻塞型D触发器的初始状态为0，D端和CP端的输入波形如题9.5图所示，试画出Q端的输出波形（上升沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.5图所示红色为其输出波形。
第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲，画出题9.6图所示各触发器Q端的波形。
（1）设初始状态为0；（2）设初始状态为1。
（各输入端悬空时相当于“1”）题9.6图解：第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中，有J和K两个输入端，试分析其逻辑功能，并说明它是何种触发器。
题9.7图=⋅⋅⋅=⋅+⋅解：由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。
9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形，试画出Q1和Q2端的输出波形。
设初始状态Q1=Q2=0。
题9.8图解：第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。
电工与电子技术八章九章习题答案)
第8章 时序逻辑电路本章讨论了数字电路的另一类单元电路——时序逻辑电路。
首先介绍具有存储记忆功能的单元电路触发器，它是构成各种计数器和寄存器等时序电路的单元。
然后介绍数字系统中常用的一些时序电路的组成和工作原理以及555定时器的应用。
本章基本要求了解时序逻辑电路的共同特点；熟练掌握R-S 、J-K 、D 、T 触发器的逻辑功能； 熟练掌握时序电路分析方法，基本的设计方法； 掌握计数器的分类及特点；了解常用的时序逻辑电路的功能及应用； 了解555定时器的典型应用。
本章习题解析8－5 在图8-6中，设每个触发器的初始状态为“0”，试画出在时钟脉冲CP 作用下Q 的波形。
解： (a) 图中：_________111nnn n Q Q K Q J Q=+=+(b) 图中：012=+==n n n Q K Q J Q(c) 图中：__________13nnnn Q Q K Q J Q=+==(d) 图中：014==+D Q n(e) 图中：nn Q D Q==+15(f) 图中：n n n n Q Q K Q J Q =+==16各触发器的波形图如下图8-7所示：8－6 电路如图8-8所示，设初始状态为021==Q Q ，，试画出在CP 作用下1Q 、2Q 的波形。
CP图8--6(a)(b)““1““1CP1Q 6Q 5Q 4Q 3Q 2Q 图8-7解：nn n n n n n n n Q Q Q Q Q Q Q K Q J Q 2112121111=⋅+=+=+ n n Q D Q 112==+波形图如图8-9所示：8－7电路如图8-10所示，设初始状态为021==Q Q ，，试画出在CP 作用下1Q 、2Q 的波形。
解：n n Q D Q 1111==+nn Q D Q 2212==+ 波形图如下图8-11所示：8－8 图8-12所示为TTL 维持阻塞D 触发器，试分析其逻辑功能，列出真值表，并说明图中①～④连线的作用。
电子技术——几种常用的时序逻辑电路参考答案
第七章几种常用的时序逻辑电路参考答案一、选择题1.当时的输入信号，电路原来状态，a2.a3.b4.b5.JK6.基本RS，1R S+=（RS=0）7.T8.1，1n nQ Q+=9.J=K=T；J=K=T=1；J=D，K=D10.n nD TQ TQ=+；nD Q=11.并行，串行；并行输出，串行输出12.数码，移位13.清零14.同步计数器，异步计数器。
15.a，清零，置数，保持16.b17.异步，同步。
18.a，M*N19.2，双稳态触发器20.双向移位二、判断题1. B2. C3. C4. D5. B6. A7. C8. C9. A10. B11. C12. D13. D14. B15. D16. D17. A18. C19. C20. D三、判断题1.错2.对3.对4.错5.对6.错7.对8.对9.错10.错11.对12.对13.对14.错15.对四、简答题1.（9-1易）图示是用与非门组成的基本RS触发器试根据其特性表，并写出特性方程和约束条件。
R SnQ1n Q+功能0 0 0 0 01不定不定不允许0 1 0 1 01置010 1 0 011置11 1 1 1 011保持参考答案：特征方程：1n nQ S RQ+=+，约束条件：1R S+=2.（9-1中） 用JK 触发器（特性方程1n n n Q JQ KQ +=+）可以转换成其他逻辑功能触发器，适当连接给出的JK 触发器的输入端分别将其转换成： 1）.T 触发器（1n n n Q TQ TQ +=+） 2）.T ’触发器（1n n Q Q +=） 3）.D 触发器（1n Q D +=）参考答案：3.（9-1中）写出JK 触发器，T 触发器，T ’触发器，D 触发器的特性方程。
参考答案：JK 触发器特性方程：1n n n Q JQ KQ +=+T 触发器特性方程：1n n n Q TQ TQ +=+ T ’触发器特性方程：1n n Q Q += D 触发器特性方程：1n QD +=4.（9-3中）同步计数器的同步是指什么？ 参考答案：所谓同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
电子技术习题解答第章触发器和时序逻辑电路及其应用习题解答
第8章 触发器和时序逻辑电路及其应用习题解答8.1 已知基本RS 触发器的两输入端D S 和D R 的波形如图8-33所示，试画出当基本RS 触发器初始状态分别为0和1两种情况下，输出端Ｑ的波形图。
图8-33 习题8.1图解：根据基本RS 触发器的真值表可得：初始状态为0和1两种情况下，Ｑ的输出波形分别如下图所示：习题8.1输出端Ｑ的波形图8.2 已知同步RS 触发器的初态为0，当S 、R 和CP 的波形如图8-34所示时，试画出输出端Ｑ的波形图。
图8-34 题8.2图解：根据同步RS 触发器的真值表可得：初始状态为0时，Ｑ的输出波形分别如下图所示：习题8.2输出端Ｑ的波形图8.3 已知主从JK触发器的输入端CP、J和K的波形如图8-35所示，试画出触发器初始状态分别为0时，输出端Ｑ的波形图。
图8-35 习题8.3图解：根据主从JK触发器的真值表可得：初始状态为0情况下，Ｑ的输出波形分别如下图所示：习题8.3输出端Ｑ的波形图8.4 已知各触发器和它的输入脉冲CP的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出Ｑ端和Q端的波形。
图8-36 习题8.4图解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。
即：（a ）J ＝K ＝1；Ｑn ＋1＝n Ｑ，上升沿触发 （ｂ）J ＝K ＝1；Ｑn ＋1＝n Ｑ， 下降沿触发 （ｃ）K ＝0，J ＝1；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝1，上升沿触发 （ｄ）K ＝1，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０·Ｑn ＝n Ｑ，上升沿触发 （ｅ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，上升沿触发 （ｆ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，下降沿触发， 再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端Ｑ的波形分别如图（a ）、（b ）、（c ）、（d ）、（e ）和（f ）所示，其中具有计数功能的是：（a ）、（b ）、（d ）、（e ）和（f ）。
集成电子技术习题及解析-第二篇第4章
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
电工电子技术课后习题答案之五
第9章节后检验题解析第182页检验题解答：1、基本的逻辑运算有“与”运算、“或”运算和“非”运算。
异或门的功能是“相同出0，相异出1”；同或门的功能是“相同出1，相异出0”。
同或门是异或门的反。
2、常用复合门有与非门、或非门、与或非门、同或门、异或门等。
功能略。
3、通常集成电路可分为TTL 和CMOS 两大类，它们使用时注意的事项不同，参看教材。
4、在结构上，OC 门没有图腾结构的TTL 与非门中的T 3和T 4组成的射极跟随器，T 5的集电极是开路的。
图腾结构的TTL 与非门的输出是推挽输出，输出电阻都很小，不允许将两个普遍TTL 门的输出端直接连接在一起。
但是OC 门和输出端可以直接并接在一起，从而可实现“线与”的逻辑功能。
5、普通的TTL 与非门有两个输出状态，即逻辑0或逻辑1，这两个状态都是低阻输出。
三态门除具有这两个状态外，还有高阻输出的第三态，高阻态下三态门的输出端相当于和其它电路断开。
三态门广泛应用在计算机系统中，主要用途是构成数据总线。
6、CMOS 传输门不但可以实现数据的双向传输，经改进后也可以组成单向传输数据的传输门，利用单向传输门还可以构成传送数据的总线，当传输门的控制信号由一个非门的输入和输出来提供时，又可构成一个模拟开关。
7、TTL 门集成与非门多余的输入端可以悬空（但不能带开路长线）、接高电平、并接到一个已被使用的输入端上等。
CMOS 集成门多余不用的输入端不能悬空，应根据需要接地或接高电平。
8、普通TTL 门电路的电源电压应满足5V ±0.5V 的要求；几个输入端引脚可以并联连接。
同一芯片上的CMOS 门，在输入相同时，输出端可以并联使用（目的是增大驱动能力），否则，输出端不允许并联使用。
第193页检验题解答：1、完成下列数制的转换（1）（256）10＝（100000000）2＝（100）16（2）（B7）16＝（10110111）2＝（183）10（3）（10110001）2＝（B1）16＝（261）82、用真值表证明B A B A +=•A BB A • B A + 0 01 1 0 11 1 1 01 1 1 1 0 03、将)(C B C B A B A F ++=写成为最小项表达式。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
第十三章 时序逻辑电路习题及答案
第十三章时序逻辑电路习题及答案一、填空题1、数字逻辑电路常分为组合逻辑电路和两种类型。
2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，而且与有关。
3、时序逻辑电路由两大部分组成。
4、时序逻辑电路按状态转换来分，可分为两大类。
5、时序逻辑电路按输出的依从关系来分，可分为两种类型。
6、同步时序电路有两种分析方法，一种是另一种是。
7、同步时序电路的设计过程，实为同步时序电路分析过程的过程。
8、计数器种类繁多，若按计数脉冲的输入方式不同，可分两大类。
9、按计数器进制不同，可将计数器分为。
10、按计数器增减情况不同，可将计数器分。
11、二进制计数器是逢二进一的，如果把n个触发器按一定的方式链接起来，可枸成。
12、一个十进制加法计数器需要由 J-K触发器组成。
13、三个二进制计数器累计脉冲个数为；四个二进制计数器累计脉冲个数为。
14、寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为。
15、数码输入寄存器的方式有；从寄存器输出数码的方式有。
16、异步时序逻辑电路可分为和。
17、移位寄存器中，数码逐位输入的方式称为。
18、计数器可以从三个方面进行分类：按__ _ _方式，按_________________方式，按______________方式。
19、三位二进制加法计数器最多能累计__个脉冲。
若要记录12个脉冲需要___个触发器。
20、一个四位二进制异步加法计数器，若输入的频率为6400H Z，在3200个计数脉冲到来后，并行输出的频率分别为______H Z，_____ H Z，____ H Z，_____ H Z。
一个四位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，各触发器的输出状态是：Q0为__；Q1为__；Q2为__；Q3为__。
21、时序逻辑电路的特点是：任意时刻的输出不仅取决于______________，而且与电路的______有关。
22、寄存器一般都是借助有________功能的触发器组合起来构成的，一个触发器存储____二进制信号，寄存N位二进制数码，就需要__个触发器。
时序逻辑电路练习题及答案
《时序逻辑电路》练习题及答案CP图P6J6・1Q；Q；Q；■y000Qr Y0 0 0 0 0 1 0 1 0 0 0 0 0 10 0 1 0 1 0 0 1 0 1 0 1 1 10 1 0 0 1 1 0 1 1 0 0 1 0 10 1 1 1 0 0 0 1 1 1 0 0 1 1电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。
[6.2]试分析图P6-2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图。
A为输入逻辑变量。
[6J]分析图P6・l时序电路的逻辑功能•写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图，说明电路能否自启动。
Q11J >C1IK尸Y>C1L 1K>C1Q3驱动方程:人=匕=@丿2 = K? =Qi, 丿3=Q I Q，K3 = 03 ,Y=2状态方程:e笄=00"+迓㊉0：Q T= .输出方程：由状态方程可得状态转换表，如表6・1所示:所示。
电路可以自启动。
由状态转换表可得状态转换图，如图A&1A Y图P6-2CP图P6・3【解]___人=223, K] =1 ；丿2 =01,心=0仪3； Q 置=瓯・a ： er* =aa+aaQ ； y= Q2Q3电路的状态转换图如图A6・3所示，电路能够自启动。
Q3Q2Q1 /¥/0/O 图 A6-3[64] 分析图P6・4给出的时序电路，画出电路的状态转换图.检査电路能否自启动, 说明电路实现的功能。
A 为输入变量。
【解1 驱动方程：A =.状态方程：QT = A© , 输出方程：丫 =辺2餌=A^©=A(@+0)由状态方程可得状态转换表，如表6-2所示：由状态转换表 可得状态转换图，如图A&2所示0电路的逻辑功能是:判断A 是否连续输入四个和四个以上“T' 信号，是则YH,否则Y=0,Q2Q1 A/YA00 Q70 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 00 1 0 1 0 10 0[6.3] 试分析图P6・3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检査电路能否自启动0r°>ci一 IKr°t>ci丿3 = 2121* K3 = Q](2r' = aaa+aa1/1表6・YrHhCl L IK101/oZo□0Dll/O□IZo/I LIO100D007 r4>cirvci °2f >C1 -IKf=>Cl L-I IKCP图P64【解]__丿广K| = 1,代入到特性方程刖=W+K Q :.得：er' =:A=K2=A + a,代入到特性方程2賈=厶02" +斤20；,得： y== A ae,+AQQ由状态办程可得H 状态转换表，如髮6・4所示，状态转换图如图A6・4所示。
时序逻辑电路习题与答案
时序逻辑电路习题与答案一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。
2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。
3．用来累计和寄存输入脉冲个数的电路称为。
4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。
、5．、寄存器的作用是用于、、数码指令等信息。
6．按计数过程中数值的增减来分，可将计数器分为为、和三种。
二、选择题A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。
2．下列电路不属于时序逻辑电路的是。
A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。
3．下列逻辑电路不具有记忆功能的是。
A、译码器；B、RS触发器；C、寄存器；D、计数器。
4．时序逻辑电路特点中，下列叙述正确的是。
A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。
5．具有记忆功能的逻辑电路是。
A、加法器；B、显示器；C、译码器；D、计数器。
6．数码寄存器采用的输入输出方式为。
A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。
1．如题图12.1所示电路为某寄存器的一位，该寄存器为。
三、判断下面说法是否正确，用“√\或“×\表示在括号1．寄存器具有存储数码和信号的功能。
( ) 2．构成计数电路的器件必须有记忆能力。
( ) 3．移位寄存器只能串行输出。
( ) 4．移位寄存器就是数码寄存器，它们没有区别。
( ) 5．同步时序电路的工作速度高于异步时序电路。
( ) 6．移位寄存器有接收、暂存、清除和数码移位等作用。
（）思考与练习题12.1.1 时序逻辑电路的特点是什么? 12.1.2 时序逻辑电路与组合电路有何区别?12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?12.3.2 题图12.2所示移位寄存器的初始状态为111，画出连续3个CP脉冲作用下Q2Q1Q0各端的波形和状态表。
时序逻辑电路题库(79道)
时序逻辑电路1、对双JK集成触发器74LS112引脚功能叙述错误的是——[单选题]A 16脚是VccB 8脚是GNDC 1脚是CP1D 16脚是GND正确答案：D2、图示74LS112中表示——[单选题]A 低电平时置1B 低电平时置0C 高电平时置1D 高电平时置0正确答案：A3、如图示74LS112的中CP引脚是——[单选题]A 8号引脚B 14号引脚C 1号引脚和13号引脚D 8号引脚和12号引脚正确答案：C4、D触发器用作计数型触发器时，输入端D的正确接法是——[单选题]A D=0B D=1C D=D D=Q正确答案：C5、以下图示中属于下降沿触发的是——[单选题]A 图AB 图BC 图CD 图D正确答案：C6、如图所示为某触发器工作时前6个CP的波形，期间没有出现的功能是——[单选题]A 保持B 翻转C 置1D 置0正确答案：A7、双D集成触发器CD4013的7号引脚是——[单选题]A VSSB VDDC 1QD 2SD正确答案：A8、下列哪项表示基本RS触发器的符号——[单选题]ABCD正确答案：A9、图示74LS112的说法正确的是——[单选题]A 内部有1个JK触发器B 内部有2个JK触发器C 内部有3个JK触发器D 内部有4个JK触发器正确答案：B10、如图所示波形， CP时钟脉冲第5个下降沿时，触发器实现的功能为——[单选题]A 保持B 翻转C 置1D 置0正确答案：B11、双D集成触发器CD4013的时钟脉冲CP的引脚是——[单选题]A 14脚B 7脚C 3脚与11脚D 5脚与11脚正确答案：C12、如图所示逻辑符号所表示的触发器是——[单选题]A RSB JKC DD T正确答案：C13、JK触发器有( )触发信号输入端。
——[单选题]A 一个B 二个C 三个D 四个正确答案：B14、十进制数13的8421BCD码为( )。
——[单选题]A 00001101B 00010011C 00100011D 00001011正确答案：B15、D触发器当D=Q时，实现的逻辑功能是——[单选题]A 置0B 置1C 保持D 翻转正确答案：C16、主从JK触发器的初态为0，JK=11时，经过2020个触发脉冲后，其状态变化及输出状态为——[单选题]A 一直为0B 由0变为1，然后一直为1C 在01间翻转，最后为1D 在01间翻转，最后为0正确答案：D17、在RS触发器的逻辑符号中表示——[单选题]A 低电平时置1B 高电平时置1C 低电平时置0D 高电平时置0正确答案：C18、关于JK触发器的错误表述是——[单选题]A 对于输入信号没有制约条件B 不允许JK同时为1C 允许JK同时为1D 允许JK同时为0正确答案：B19、主从RS触发器是在时钟脉冲CP的( )，根据输入信号改变状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第七章 几种常用的时序逻辑电路一、填空题1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。
2.（9-1易）触发器是数字电路中______（a.有记忆b.非记忆）的基本逻辑单元。
3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。
4.（9-1中）JK 触发器是________（a.CP 为1有效b.CP 边沿有效）。
5.（9-1易）1n n n Q JQ KQ +=+是_______触发器的特性方程。
6.（9-1中）1n n Q S RQ +=+是________触发器的特性方程，其约束条件为___________。
7.（9-1易）1n n n Q TQ TQ +=+是_____触发器的特征方程。
8. （9-1中）在T 触发器中，若使T=____，则每输入一个CP ，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T 触发器，它的特征方程是________________。
9.（9-1难）我们可以用JK 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器；令________________，即转换成D 触发器。
10.（9-1难）我们可以用D 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器。
11.（9-2易）寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
12.（9-2易）寄存器分为_________寄存器和__________寄存器。
13.（9-2中）双拍工作方式的数码寄存器工作时需_____________。
14.（9-3易）按计数器中各触发器翻转时间可分为_________，________。
15.（9-3中）74LS161是_____（a.同步b.异步）二进制计数器。
它具有_______，________，___________和计数等四种功能。
16.（9-3中）74LS290是_____（a.同步b.异步）非二进制计数器。
17.（9-3中）在计数过程中，利用反馈提供置数信号，使计数器将指定数置入，并由此状态继续计数，可构成N进制计数器，该方法有________置数和________置数两种。
18.（9-3中）将模为M和N的两片计数器________（a.串接b.并接），可扩展成_________进制的计数器。
19.（9-1易）触发器有______个稳定状态，所以也称____________。
20.（9-2中）74LS194是____________寄存器。
二、选择题Q ，称为触发器的（）。
1.（9-1易）Q=1，0A.1态B.0态C.稳态D.暂稳态2．（9-1中）在下列触发器中，有约束条件的是（）。
A.J K触发器B.D触发器C.同步R S触发器D.T触发器3．（9-1易）一个触发器可记录一位二进制代码，它有（）个稳态。
A.0B.1C.2D.34．（9-1易）存储8位二进制信息要（）个触发器。
A.2B.4C.8D.165．（9-1中）对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=（）。
A.0B.1C.QD.以上都不对6．（9-1中）对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=（）。
A.0B.1C.QD.以上都不对7．（9-1中）对于D 触发器，欲使Q n +1=Q n ，应使输入D =（ ）。
A.0 B.1 C.Q D.Q8．（9-1中）对于J K 触发器（特性方程1n n n Q JQ KQ +=+），若J =K ，则可完成（ ）触发器的逻辑功能。
A.R SB.DC.TD.T ˊ9．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=Q n 工作，不可使J K 触发器的输入端（ ）。
A.J =K =1B.J =Q ,K =QC. J =0,K =QD.J =Q ,K =0 10．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=Q n 工作，可使J K 触发器的输入端（ ）。
A.J =K =0B. J =1,K =QC.J =K =Q ,D.J =Q ,K =011．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=0工作，可使J K 触发器的输入端（ ）。
A.J =K =0B.J =Q ,K =0C.J =Q ,K =1D.J =K =112．（9-1中）欲使J K 触发器（特性方程1n n n Q JQ KQ +=+）按Q n +1=1工作，可使J K 触发器的输入端（ ）。
A.J =K =1B.J =K =0C.J =K =QD. J =Q ,K =0 13．（9-1中）欲使D 触发器按Q n +1=Q n 工作，应使输入D =（ ）。
A.0 B.1 C.Q D.Q14．（9-1中）下列触发器中，不能在C P 上升/下降沿翻转从而克服了空翻现象的是（ ）。
A.边沿D 触发器B.基本R S 触发器C.J K 触发器D.T 触发器15．（9-1中）下列触发器中，没有约束条件的是（ ）。
A.基本R S 触发器 B.主从R S 触发器 C.同步R S 触发器 D.边沿D 触发器16．（9-1易）描述触发器的逻辑功能的方法没有（ ）。
A.状态转换真值表 B.特性方程 C.状态转换图 D.触发脉冲信号17．（9-1难）为实现将J K 触发器转换为D 触发器，应使（ ）。
A.J =D ,K =D B. K =D ,J =D C.J =K =D D.J =K =D 18.（9-1中）D 触发器是一种（ ）稳态电路。
A.无B.单C.双D.多19.（9-2中）实验中用的功能较强的74L S194是（）。
A.右移寄存器B.左移寄存器C.双向移位寄存器D.数码寄存器20.（9-3难）集成同步二进制计数器74LS161不具有______功能。
A．置数B．保持C．清零D．锁存三、判断题1.（9-1易）时序逻辑电路的特点是任何时刻的输出信号仅与电路原来状态有关。
（）2.（9-1易）触发器是数字电路中具有记忆功能的基本逻辑单元。
（）3.（9-1易）触发器输出端有两个稳定状态，即0态和1态。
（）4.（9-1易）触发器也称单稳态触发器。
（）5.（9-1易）触发器的外加输入信号终止后，稳态仍能保持下去。
（）6.（9-3中）74LS163是4位二进制异步计数器。
（）7.（9-1中）边沿触发器的状态变化发生在CP上升沿或下降沿到来时刻，其他时间触发器状态均不变。
（）8.（9-1易）JK触发器属于边沿触发器，CP上升沿或下降沿时有效。
（）9.（9-1中）令J=K=T=1，可将JK触发器转换成T触发器。
（）10.（9-2中）寄存器存放数据的方式只有并行一种。
（）11.（9-2易）寄存器取出数据的方式有并行和串行输出两种。
（）12.（9-3易）计数器可用于累计输入脉冲个数，分频，定时，执行数字运算等，应用广泛。
（）13.（9-3中）74LS161是集成同步二进制计数器。
（）RS 。
（）14.（9-1中）基本RS触发器的约束条件是115.（9-3中）反馈清零法是在计数过程中利用某个中间状态反馈到清零端，迫使计数器返回到0，再重新开始计数。
（）四、简答题1.（9-1易）图示是用与非门组成的基本RS 触发器 试根据其特性表，并写出特性方程和约束条件。
2.（9-1中） 用JK 触发器（特性方程1n n n Q JQ KQ +=+）可以转换成其他逻辑功能触发器，适当连接给出的JK 触发器的输入端分别将其转换成：1）.T 触发器（1n n n Q TQ TQ +=+） 2）.T ’触发器（1n n Q Q +=） 3）.D 触发器（1n Q D +=）3.（9-1中）写出JK 触发器，T 触发器，T ’触发器，D 触发器的特性方程。
4.（9-3中）同步计数器的同步是指什么？5.（9-3易）将两个二输入与非门的输出接回到对方的输入之一，则可组成什么触发器？试列出其特性表6．（9-1中）基本RS触发器如图所示，试画出Q对应R和S的波形（设Q的初态为0）。
7.（9-1难）同步RS触发器（CP=1时R和S信号有效且等同与基本RS触发器）如图所示，试画出Q对应R和S的波形（设Q的初态为0）。
8.（9-1中）用2个或非门也可以组成基本RS触发器。
1).试画出逻辑电路。
2).试列出其特性表。
9.（9-1中）已知CP、D的波形如图题5-6，试画出高电平有效和上升沿有效D触发器Q的波形（设Q的初态为0）。
10.（9-1难*）设图中的触发器的初态均为0，试画出Q端的波形。
11.（9-1难）设图中的触发器的初态均为0，试画出对应A 、B 的X 、Y 的波形。
12.（9-1中）基本RS 触发器的特性方程是：1n n QS RQ +=+，D 触发器的特性方程是1n Q D +=，比较这两个方程，试将基本RS 触发器转换为D 触发器。
13.（9-1中）由或非门组成的基本RS 触发器输入波形如图所试，试画出输出Q 和Q 端的波形。
设触发器的初始状态为Q=0。
14.（9-1难）同步D 触发器（1n QD +=，CP 上升沿有效，CP=1时有效）的输入波形如图所示，试画出输出Q 和Q 的波形。
设触发器的初始状态为Q=0。
15.（9-1难） TTL边沿JK触发器如图(a)所示，输入CP、J、K端的波形如图(b)所示，试对应画出输出Q和Q端的波形。
设触发器的初始状态为Q=0。
16.（9-1难）电路如图(a)所示，输入CP、A、B的波形如图（b）所示，试画出Q和Q端的输出波形。
设触发器的初始状态为Q=0。
17.（9-1难*）如图所示各边沿D 触发的初始状态都为0，试对应输入CP 波形画出Q 端的输出波形。
18.（9-1难*）如图所示各边沿JK 触发器的初始状态都为1，试对应CP 波形画出Q 端的输出波形（1n n n Q JQ KQ +=+）。
19.（9-1难）下降沿触发的边沿JK 触发器的输入CP 、J 、K 和R D 端的波形如图所示（1n n n Q JQ KQ +=+），D R 为异步置0端，低电平有效。