(精选)常用时序逻辑电路及其应用完美
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
12
13
图10-9 工作波形图 10-10 三位异步二进制减法计数器
14
10.2.1.3 集成二进制计数器
图10-11 a) 161的逻辑电路图
15
图10-11 74161的引脚图和符号 b) 引脚图 c)符号
16
10.2.2 同步十进制计数器
10.2.2.1 同步十进制加法计数器
图10-12 8421BCD同步十进制加法计数器
特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保
存 下来，即具有记忆功能。
26
9.1.1 RS触发器
9.1.1.1 基本RS触发器
图9-1 基本RS触发器 a) 逻辑图 b） 逻辑符号
27
从上述可知：基本RS触发器有两个稳定状态—置位状态和 复位状态，并具有接收输入信号以及存储或记忆的功能，其 状态表见表9-1。
1
010
0
011
0
100
1
101
1
110
1
111
0
JK触发器的特性方程为
Qn+1 = J Q n + K Q n CP下降沿到来后有效
32
9.1.2.2 D触发器
表9-4 D触发器的状态表
D
Qn+1
0
0
1
1
图9-4 D触发器的逻辑符号 D触发器的特性方程为
Qn 1 = D
CP上升沿到来后有效
33
9.1.3 触发器功能间的相互转换
Qn+1 Qn 0 1 不允许
30
9.1.2 JK触发器和D触发器
9.1.2.1 JK触发器
图9-3 主从型JK触发 a） 逻辑图 b） 逻辑符号
31
反映JK触发器的 Q n 和 Q n 、J、K之间的逻辑关系的 状态表，如表9-3所示。
表9-3 JK触发器的状态表
J K Qn
Qn+1
000
0
001
是N 进制计数器 ,一片即可.
N >M 的情况： 采用多片M进制计数器构成。
22
图10-15所示是把两片74161级联起来构成的256 进制同步加法计数器。
图10-15 集成计数器的级连
23
10.2.3.2用反馈清零法获得任意进制计数器
图10-16所示的九进制计数器,就是借助74161的异步清 零功能实现的。
9.1.3.2 D触发器转换为JK触发器
D触发器的特性方程
Qn 1
待求的JK触发器的特性方程 Qn 1
D JQn
KQn
比较两特性方程得wk.baidu.com换的逻辑图如图9-7所示。
图9-7 D触发器转换为JK触发器的逻辑图
36
9.1.3.3 JK触发器转换为T触发器
图9-8 JK触发器转换为T触发器的逻辑图
37
9.2 时序逻辑电路的分析方法
17
18
19
图10-13十进制加法计数器的有效状态图和工作波形
20
10.2.2.2 集成十进制计数器
图10-14 集成同步十进制计数器74LS160
21
10.2.3 利用集成计数器构成N进制计数器
在实际应用中，如果要设计各种进制的计数器， 可以直接选用集成计数器，外加适当的电路连 接而成。 10.2.3.1 集成计数器容量的扩展 N < M 的情况 ： 已有的集成计数器是M 进制，需组成的
表9-1 基本RS触发器的状态表
SD RD Q 100 011 1 1不
变 0 0不
允 许
28
9.1.1.2 可控RS触发器
图9-2 可控RS触发器 a） 逻辑图 b） 图形符号
29
触发器的输出状态与R、S端输入状态的关系列在表9-2中。 表9-2 可控RS触发器的状态表
SR 00 01 10 11
按数值增 减趋势
加计数器 Up Counter 减计数器 Down Counter 可逆计数器 Up/Down Counter
二进制计数器 Binary
按状态变量使 用的编码
二-十进制计数器 BCD
N进制计数器 Another
8
10.2.1 二进制计数器
10.2.1.1 同步二进制计数器 1．电路组成
图10-5 三个JK触发器组成的同步二进制加法计数器
9
2．工作原理
各位JK触发器的J、K端的逻辑表达式为
10
图10-6 时序图 图 10-7 3位二进制加法计数器的状态转换图
11
10.2.1.2 异步二进制计数器
10-8 三位异步二进制加法计数器
各位JK触发器的J、K端的输入为： J0=K0=1 J1=K1=1 J2=K2=1
图10-17所示电路是该九进制计数器的主循环状态图。
24
教学基本要求:
1．触发器的结构类型和功能分类及 触发器功能间的相互转换； 2 ．时序逻辑电路的特点及功能表示 方法； 3．时序逻辑电路的分析方法和设计 方法.
25
9.1 触发器
触发器是一种具有记忆功能的逻辑单元电路，它能 储存一位二进制码,是构成时序电路的基本逻辑单元。
双向移位寄存器 10.1.2.1单向移位寄存器
图10-2 由D触发器组成的四位右移寄存器
4
图10-3 四位左移寄存器
5
10.1.2.2集成双向移位寄存器74LS194
图10-4 集成双向移位寄存器74LS194
6
7
10.2 计数器
•计数器的分类
按FF状态 同步 --所有FF的状态同时更新，共用一个CP 更新时刻 异步 --所有FF的状态不同时更新，不共用一个CP
第10章 常用时序逻辑电路及其应用
10.1 寄存器 10.2 计数器
1
教学基本要求:
1 ．计数器、寄存器的功能及类型； 2 ．集成计数器和移位寄存器的应用。
2
10.1 寄存器
寄存器
数码寄存器 移位寄存器
10.1.1 数码寄存器
图10-1 四位数码寄存器
3
10.1.2 移位寄存器
单向移位寄存器 移位寄存器
9.2.1 时序逻辑电路的特点及其分类
时序逻辑电路的特点
(1)从功能上看，它的输出不仅与当时的输入有关，还与 (2)当时电路的状态（也就是过去的输入）有关；
(2)从组成结构上看，一定存有记忆元件，也就是含有触发器。
时序逻辑电路的分类
同步：存储电路里所有触发器有一个统一的时钟源
图9-5 转换示意图 转换的方法有多种，常用的一种方法为公式法
34
9.1.3.1 将JK触发器转换为D触发器
JK触发器的特性方程为
Q n 1 = JQ n + K Q n
待求的D触发器的特性方程为
Q n 1 = D DQ Q DQ DQ
与JK触发器的特性方程联立求解，得
JD KD
图9-6 JK触发器转换成D触发器的逻辑3图5
13
图10-9 工作波形图 10-10 三位异步二进制减法计数器
14
10.2.1.3 集成二进制计数器
图10-11 a) 161的逻辑电路图
15
图10-11 74161的引脚图和符号 b) 引脚图 c)符号
16
10.2.2 同步十进制计数器
10.2.2.1 同步十进制加法计数器
图10-12 8421BCD同步十进制加法计数器
特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保
存 下来，即具有记忆功能。
26
9.1.1 RS触发器
9.1.1.1 基本RS触发器
图9-1 基本RS触发器 a) 逻辑图 b） 逻辑符号
27
从上述可知：基本RS触发器有两个稳定状态—置位状态和 复位状态，并具有接收输入信号以及存储或记忆的功能，其 状态表见表9-1。
1
010
0
011
0
100
1
101
1
110
1
111
0
JK触发器的特性方程为
Qn+1 = J Q n + K Q n CP下降沿到来后有效
32
9.1.2.2 D触发器
表9-4 D触发器的状态表
D
Qn+1
0
0
1
1
图9-4 D触发器的逻辑符号 D触发器的特性方程为
Qn 1 = D
CP上升沿到来后有效
33
9.1.3 触发器功能间的相互转换
Qn+1 Qn 0 1 不允许
30
9.1.2 JK触发器和D触发器
9.1.2.1 JK触发器
图9-3 主从型JK触发 a） 逻辑图 b） 逻辑符号
31
反映JK触发器的 Q n 和 Q n 、J、K之间的逻辑关系的 状态表，如表9-3所示。
表9-3 JK触发器的状态表
J K Qn
Qn+1
000
0
001
是N 进制计数器 ,一片即可.
N >M 的情况： 采用多片M进制计数器构成。
22
图10-15所示是把两片74161级联起来构成的256 进制同步加法计数器。
图10-15 集成计数器的级连
23
10.2.3.2用反馈清零法获得任意进制计数器
图10-16所示的九进制计数器,就是借助74161的异步清 零功能实现的。
9.1.3.2 D触发器转换为JK触发器
D触发器的特性方程
Qn 1
待求的JK触发器的特性方程 Qn 1
D JQn
KQn
比较两特性方程得wk.baidu.com换的逻辑图如图9-7所示。
图9-7 D触发器转换为JK触发器的逻辑图
36
9.1.3.3 JK触发器转换为T触发器
图9-8 JK触发器转换为T触发器的逻辑图
37
9.2 时序逻辑电路的分析方法
17
18
19
图10-13十进制加法计数器的有效状态图和工作波形
20
10.2.2.2 集成十进制计数器
图10-14 集成同步十进制计数器74LS160
21
10.2.3 利用集成计数器构成N进制计数器
在实际应用中，如果要设计各种进制的计数器， 可以直接选用集成计数器，外加适当的电路连 接而成。 10.2.3.1 集成计数器容量的扩展 N < M 的情况 ： 已有的集成计数器是M 进制，需组成的
表9-1 基本RS触发器的状态表
SD RD Q 100 011 1 1不
变 0 0不
允 许
28
9.1.1.2 可控RS触发器
图9-2 可控RS触发器 a） 逻辑图 b） 图形符号
29
触发器的输出状态与R、S端输入状态的关系列在表9-2中。 表9-2 可控RS触发器的状态表
SR 00 01 10 11
按数值增 减趋势
加计数器 Up Counter 减计数器 Down Counter 可逆计数器 Up/Down Counter
二进制计数器 Binary
按状态变量使 用的编码
二-十进制计数器 BCD
N进制计数器 Another
8
10.2.1 二进制计数器
10.2.1.1 同步二进制计数器 1．电路组成
图10-5 三个JK触发器组成的同步二进制加法计数器
9
2．工作原理
各位JK触发器的J、K端的逻辑表达式为
10
图10-6 时序图 图 10-7 3位二进制加法计数器的状态转换图
11
10.2.1.2 异步二进制计数器
10-8 三位异步二进制加法计数器
各位JK触发器的J、K端的输入为： J0=K0=1 J1=K1=1 J2=K2=1
图10-17所示电路是该九进制计数器的主循环状态图。
24
教学基本要求:
1．触发器的结构类型和功能分类及 触发器功能间的相互转换； 2 ．时序逻辑电路的特点及功能表示 方法； 3．时序逻辑电路的分析方法和设计 方法.
25
9.1 触发器
触发器是一种具有记忆功能的逻辑单元电路，它能 储存一位二进制码,是构成时序电路的基本逻辑单元。
双向移位寄存器 10.1.2.1单向移位寄存器
图10-2 由D触发器组成的四位右移寄存器
4
图10-3 四位左移寄存器
5
10.1.2.2集成双向移位寄存器74LS194
图10-4 集成双向移位寄存器74LS194
6
7
10.2 计数器
•计数器的分类
按FF状态 同步 --所有FF的状态同时更新，共用一个CP 更新时刻 异步 --所有FF的状态不同时更新，不共用一个CP
第10章 常用时序逻辑电路及其应用
10.1 寄存器 10.2 计数器
1
教学基本要求:
1 ．计数器、寄存器的功能及类型； 2 ．集成计数器和移位寄存器的应用。
2
10.1 寄存器
寄存器
数码寄存器 移位寄存器
10.1.1 数码寄存器
图10-1 四位数码寄存器
3
10.1.2 移位寄存器
单向移位寄存器 移位寄存器
9.2.1 时序逻辑电路的特点及其分类
时序逻辑电路的特点
(1)从功能上看，它的输出不仅与当时的输入有关，还与 (2)当时电路的状态（也就是过去的输入）有关；
(2)从组成结构上看，一定存有记忆元件，也就是含有触发器。
时序逻辑电路的分类
同步：存储电路里所有触发器有一个统一的时钟源
图9-5 转换示意图 转换的方法有多种，常用的一种方法为公式法
34
9.1.3.1 将JK触发器转换为D触发器
JK触发器的特性方程为
Q n 1 = JQ n + K Q n
待求的D触发器的特性方程为
Q n 1 = D DQ Q DQ DQ
与JK触发器的特性方程联立求解，得
JD KD
图9-6 JK触发器转换成D触发器的逻辑3图5