时序逻辑电路练习题90281
时序逻辑电路练习答案
时序逻辑电路练习参考答案一、填空题1、时钟脉冲控制 同 异 异 时钟脉冲控制 同一时刻2、逻辑电路 输入 输出 功能 分析3、二进制 二进制 二进制 同步 异步 加减 加 减 可逆4、十进制 四 84215、莫尔 米莱6、驱动 输出 次态 异 时钟脉冲7、无效 有效循环体 无效 自启动 8、分频 控制 测量 三 6 2 9、数码 移位 双向 4 8 10、寄存 触发 触发 寄存 触发 11、TTL 左移和右移 保持数据 清除数据 12、回差 整形 变换 单 单 暂稳 稳 单稳 稳 暂稳 稳 13、预置 清零二、判断题对 对 错 错 错 对 错 对 错 对三、选择题BCACB DBACC四、简述题1、答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态发生变化的时间通常也不相同。
2、答：移位寄存器除寄存数据外，还能将数据在寄存器内移位，因此钟控的RS 触发器不能用做这类寄存器，因为它具有“空翻”问题，若用于移位寄存器中，很可能造成一个CP 脉冲下多次移位现象。
用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。
3、答：所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。
4、答：施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲线不是单值的，具有回差特性；二是电路状态转换时，输出电压具有陡峭的跳变沿。
利用施密特触发器的上述两个特点，可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。
五、分析题1、2、解：分析：（1）电路为同步的米莱型时序逻辑电路；（2）各触发器的驱动方程：J 1=D K 1 J 2=Q 1n K 2 J 3=Q 1n K 3各触发器的次态方程：n n D Q =+11 n n Q Q 112=+ n n Q Q 213=+3、解：状态转换关系为：101→010→011→000→100→001→110。
(完整版)时序逻辑电路习题与答案
第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。
2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。
3．用来累计和寄存输入脉冲个数的电路称为。
4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。
、5．、寄存器的作用是用于、、数码指令等信息。
6．按计数过程中数值的增减来分，可将计数器分为为、和三种。
二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。
A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。
2．下列电路不属于时序逻辑电路的是。
A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。
3．下列逻辑电路不具有记忆功能的是。
A、译码器；B、RS触发器；C、寄存器；D、计数器。
4．时序逻辑电路特点中，下列叙述正确的是。
A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。
5．具有记忆功能的逻辑电路是。
A、加法器；B、显示器；C、译码器；D、计数器。
6．数码寄存器采用的输入输出方式为。
A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。
三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。
( )2．构成计数电路的器件必须有记忆能力。
( )3．移位寄存器只能串行输出。
( )4．移位寄存器就是数码寄存器，它们没有区别。
( )5．同步时序电路的工作速度高于异步时序电路。
( )6．移位寄存器有接收、暂存、清除和数码移位等作用。
（）思考与练习题12.1.1 时序逻辑电路的特点是什么?12.1.2 时序逻辑电路与组合电路有何区别?12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?12.3.2 题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。
时序逻辑电路考核试题
J Q n KQ n ） ，若 J=K，则
D.Tˊ
n 1
9． （ 9-1 中 ） 欲 使 JK触 发 器 （ 特 性 方 程 Q 作 ， 不 可 使 JK触 发 器 的 输 入 端 （ A.J=K=1 B.J=Q,K= Q ） 。
J Q n KQ n ） 按 Q n + 1 = Q n 工
8. （ 9-1 易 ） JK 触 发 器 属 于 边 沿 触 发 器 ， CP 上 升 沿 或 下 降 沿 时 有 效 。 （ 9. （ 9-1 中 ） 令 J=K= T=1 ， 可 将 JK 触 发 器 转 换 成 T 触 发 器 。 （ 10.（ 9-2 中 ） 寄 存 器 存 放 数 据 的 方 式 只 有 并 行 一 种 。 （ ） ） ） ）
5.（ 9-1 易 ） 触 发 器 的 外 加 输 入 信 号 终 止 后 ， 稳 态 仍 能 保 持 下 去 。 （ 6. （ 9-3 中 ） 7 4LS16 3 是 4 位 二 进 制 异 步 计 数 器 。 （
7.（9-1 中）边沿触发器的状态变化发生在 CP 上升沿或下降沿到来时刻，其他时间触 发器状态均不变。 （ ）
1
11.（ 9-2 易 ） 寄 存 器 存 放 数 据 的 方 式 有 __________ __和 _____ ______ ； 取 出 数 据 的 方 式 有 ______ ______和 _ _________ _。 12.（ 9-2 易 ） 寄 存 器 分 为 ______ ___寄 存 器 和 ______ ____寄 存 器 。 13.（ 9-2 中 ） 双 拍 工 作 方 式 的 数 码 寄 存 器 工 作 时 需 ________ _____。 14.（ 9-3 易 ）按 计 数 器 中 各 触 发 器 翻 转 时 间 可 分 为 _________ ，_____ ___。 15.（ 9 -3 中 ） 74 LS161 是 ____ _（ a.同 步 b.异 步 ） 二 进 制 计 数 器 。 它 具 有 ___ ____， ___ _____， _ _________ _和 计 数 等 四 种 功 能 。 16. （ 9-3 中 ） 74LS290 是 ____ _（ a .同 步 b.异 步 ） 非 二 进 制 计 数 器 。 17 .（ 9-3 中 ） 在 计 数 过 程 中 ， 利 用 反 馈 提 供 置 数 信 号 ， 使 计 数 器 将 指 定 数 置 入 ，并 由 此 状 态 继 续 计 数 ，可 构 成 N 进 制 计 数 器 ，该 方 法 有 _______ _ 置数和 _ ______ _ 置数两 种 。 18.（ 9-3 中 ）将 模 为 M 和 N 的 两 片 计 数 器 ________（ a. 串 接 b.并 接 ） ，可 扩 展 成 ______ ___进 制 的 计 数 器 。 19.（ 9-1 易 ） 触 发 器 有 ______个 稳 定 状 态 ， 所 以 也 称 ________ ____。 20. （ 9-2 中 ） 74LS194 是 ____ ____ ____寄 存 器 。 二、选择题 1.（ 9-1 易 ） Q=1， Q 0， 称 为 触 发 器 的 （ A.1 态 B.0 态 C.稳 态 ） 。 D.T 触 发 器 ）个 稳 态 。 ） 。 D.暂 稳 态
时序逻辑电路课后习题答案
第9章习题解答9.1 题9.1图所示电路由D 触发器构成的计数器，试说明其功能，并画出与CP 脉冲对应的各输出端波形。
Q CP题9.1图解：(1)写方程时钟方程：0CP CP =；10CPQ =；21CP Q = 驱动方程：00n D Q =；11n D Q =；22n D Q =状态方程：0100n n Q D Q CP +==↑；11110n n Q D Q Q +==↑；21221n nQ D Q Q +==↑(2)列状态转换表 （3）画状态转换图111210210n n n n n n CP Q Q Q Q Q Q +++0 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0(4)画波形图CP 2Q 1Q 0Q(5)分析功能该电路为异步三位二进制减法计数器。
9.6 已知题9.6图电路中时钟脉冲CP 的频率为1MHz 。
假设触发器初状态均为0，试分析电路的逻辑功能，画出Q 1、Q 2、Q 3的波形图，输出端Z 波形的频率是多少？CP题9.6图解：(1)写方程时钟方程：123CP CP CP CP ===驱动方程：113n n D Q Q =；212n n D Q Q =⊕；312n n D Q Q =状态方程：11113n n n Q D Q Q CP +==↑;12212n n n Q D Q Q CP +==⊕↑;13312n n n Q D Q Q CP +==↑ 输出方程：3n Z Q =(2)列状态转换表 （3）画状态转换图111321321n n n n n n CP Q Q Q QQ Q Z+++0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1(4)画波形图(5)分析功能该电路为能够自启动的同步5进制加法计数器。
时序逻辑电路练习题讲解学习
时序逻辑电路练习题一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为 ___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ___计数器和____ __计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．将某时钟频率为32MHz的CP变为4MHz的CP，需要个二进制计数器。
16. 在各种寄存器中，存放N位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
21．集成单稳态触发器的暂稳维持时间取决于。
22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。
时序逻辑电路练习试题
4．有一T 触发器，在T =1时，加上时钟脉冲，则触发器 。
A ．保持原态 B ．置0 C ．置1 D ．翻转 5．假设JK 触发器的现态Q n =0，要求Q n +1=0，则应使 。
A ．J=×，K =0 B ．J=0，K=× C ．J=1，K=× D ．J=K=16．电路如图T4.6所示。
实现A Q Q n n +=+1的电路是 。
A ．B ．C ．D ．图T4.67．电路如图T4.7所示。
实现n n Q Q =+1的电路是 。
A ．B ．C ．D ．图T4.79．将D 触发器改造成T 触发器，如图T4.9所示电路中的虚线框内应是 。
图T4.9A ．或非门B ．与非门C ．异或门D ．同或门 13．用n 只触发器组成计数器，其最大计数模为 。
A ．n B ．2n C ．n 2 D ．2 n14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为 ：A AA ACPCPCPTQA ．01011B ．01100C ．01010D ．0011115．图T4.15所示为某计数器的时序图，由此可判定该计数器为 。
A ．十进制计数器 B ．九进制计数器 C ．四进制计数器 D ．八进制计数器图T4.1516．电路如图T4.16所示，假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100，请问在时钟作用下，触发器下一状态Q 2 Q 1 Q 0为 。
图T4.16A ．101B ． 100C ． 011D ． 00017．电路图T4.17所示。
设电路中各触发器当前状态Q 2 Q 1 Q 0为110，请问时钟CP 作用下，触发器下一状态为 。
图T4.17A ． 101B ．010C ．110D ．11118．电路如图T4.18所示， 74LS191具有异步置数的逻辑功能的加减计数器，其功CPQ 0Q 1Q 2Q 32能表如表T4.18所示。
时序逻辑电路练习
时序逻辑电路练习1、试分析图所示时序逻辑电路的逻辑功能。
写出它的驱动方程、状态方程，列出状态转换真值表，画出状态转换图和时序图。
2、试分析图所示时序逻辑电路的逻辑功能。
写出它的驱动方程、状态方程，列出状态转换真值表，画出时序图。
3、分析如题图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程，画出状态转换图。
4、如题图所示电路，写出电路的激励方程、状态方程，并画出状态转换图，并说明能否自启动。
1Q 1Q 21J 1K1J 1K1J 1KQ 3& ZC1 C1 C15、分析题图所示电路，试写出电路的驱动方程、状态方程，画出电路的状态转换图，指出电路的功能，检查能否自启动。
6、分析题图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程，画出状态转换图。
＞ ＞CLK & Z Q 0 Q 1 Q 0 Q 1 FF 11D C1 FF 0 1DC1 CP CP7、分析题38图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出状态转换图。
8、试分析如图所示时序逻辑电路，画出时序图和状态转换图，指出电路的逻辑功能。
9、分析如图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换表、状态转换图和时序图。
10、如图所示为利用74LS161的同步置数功能构成的计数器（本题5分）分析（1）当D3D2D1D0=0000时为几进制计数器？（3分）（2）当D3D2D1D0=0001时为几进制计数器？（2分）用74161实现12进制计数器八、用集成计数器构成N进制计数器1、用74163由反馈归零法构成六进制计数器，画出逻辑图，列出状态表。
74163的逻辑符号如图所示 74163的功能表2、用74LS90按8421码组成六十五进制计数器。
74LS90的逻辑符号74LS90的功能表。
时序逻辑电路练习
时序逻辑电路练习一、填空题：（每空1分，共66分）1、时序逻辑电路按各位触发器接受信号的不同，可分为步时序逻辑电路和步时序逻辑电路两大类。
在步时序逻辑电路中，各位触发器无统一的信号，输出状态的变化通常不是发生的。
2、根据已知的，找出电路的和其现态及之间的关系，最后总结出电路逻辑的一系列步骤，称为时序逻辑电路的。
3、当时序逻辑电路的触发器位数为n，电路状态按数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为计数器。
计数器除了按、分类外，按计数的规律还可分为计数器、计数器和计数器。
4、在计数器中，要表示一位十进制数时，至少要用位触发器才能实现。
十进制计数电路中最常采用的是BCD代码来表示一位十进制数。
5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输入时，构成的电路类型称为型时序逻辑电路。
6、分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的方程、方程和方程，若所分析电路属于步时序逻辑电路，则还要写出各位触发器的方程。
7、时序逻辑电路中某计数器中的码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入，使码不再出现的能力称为能力。
8、在、、等电路中，计数器应用得非常广泛。
构成一个六进制计数器最少要采用位触发器，这时构成的电路有个有效状态，个无效状态。
9、寄存器可分为寄存器和寄存器，集成74LS194属于移位寄存器。
用四位移位寄存器构成环行计数器时，有效状态共有个；若构成扭环计数器时，其有效状态是个。
10、器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位器组合起来构成。
一位器可以存储1个二进制代码，存放n个二进制代码的器，需用n位器来构成。
11、74LS194是典型的四位型集成双向移位寄存器芯片，具有、并行输入、和等功能。
12、555定时器可以构成施密特触发器，施密特触发器具有特性，主要用于脉冲波形的和；555定时器还可以用作多谐振荡器和稳态触发器。
时序逻辑电路练习及答案(2)
时序逻辑电路练习及答案一、填空题（每空2分，共22分）1、时序逻辑电路中一定包含__________。
2、时序逻辑电路在任一时刻的输出不仅取决于_________,而且还取决于__________。
3、根据存储电路中触发器的动作特点不同，时序逻辑电路可以分为________时序逻辑电路和________时序逻辑电路。
4、若要构成七进制计数器，电路需要个状态，最少用个触发器，它有个无效状态。
5、若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为___________。
6、触发器在脉冲作用下同时翻转的计数器叫做计数器， n位二进制计数器的容量等于。
二、判断题（每题2分，共10分）1、时序电路包含组合电路和存储电路两部分，存储电路是必不可少的。
2、同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。
3、即使电源关闭，移位寄存器中的内容也可以保持下去。
4、采用 74LS161 芯片可构成地址计数器，但最多不能超过 8 位地址。
5、74LS190 芯片和74HC190芯片功能完全相同三、选择题（每题3分，共18分）1、下列电路中，能够存储数字信息的是（）；A 译码器；B 全加器；C 寄存器；D 编码器；2、时序逻辑电路的输出状态的改变( )。
A. 仅与该时刻输入信号的状态有关；B. 仅与时序电路的原状态有关；C. 与A.、B.皆有关D.输出信号的次态3、( )触发器可以用来构成移位寄存器。
A. 基本R-SB. 同步R-SC. 同步D D. 边沿D4、用n个触发器构成计数器，可得到最大计数长度是（）。
2 nA、nB、n2C、n2D、15、用触发器设计一个24进制的计数器，至少需要( )个触发器。
A、 3B、4C、 5D、66、一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( )A、1100B、1000C、1001D、1010四、时序逻辑电路的分析（30分）电路如图所示，按要求进行分析。
时序逻辑电路
图P6-12
图P6-8 2. 分析图P6-9的计数器电路，画出电路的状态转换图，说明这是 多少进制的计数器。十六进制计数器74LS161的功能表如表6-3-4所 示。
图9
3. 试用4位同步二进制计数器74LS161接成十三进制计数器，标出 输入、输出端。可以附加必要的门电路。74LS161的功能表见表P610。 表P6-10 输 74LS161、74 LS160功能表 入 输 出
12．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ 的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要 个 触发器。 A.10 B. 6 0 C.525 D. 3 1 5 0 0 13．某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄 存器中的数左移8位，完成该操作需要 时间。 A.10μS B. 8 0 μ S C.100μ S D. 8 0 0 m s 14.若用JK触发器来实现特性方程为，则JK端的方程为 。 A.J=AB，K= B. J = A B ， K = C. J = ， K = A B D. J = ， K = A B 15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实 现，需要 片。 A.3 .4 B C .5 D. 1 0 16．若要设计一个脉冲序列为1101001110的序列脉冲发生器， 应选用 个触发器。 A.2 .3 B C. 4 D. 1 0 2、 判断题（正确打√，错误的打×） 1．同步时序电路由组合电路和存储器两部分组成。（ ） 2．组合电路不含有记忆功能的器件。（ ） 3．时序电路不含有记忆功能的器件。（ ） 4．同步时序电路具有统一的时钟CP控制。（ ） 5．异步时序电路的各级触发器类型不同。（ ） 6．环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态 更新。（ ） 7．环形计数器如果不作自启动修改，则总有孤立状态存在。（ ） 8．计数器的模是指构成计数器的触发器的个数。（ ） 9．计数器的模是指对输入的计数脉冲的个数。（ ） 10．D触发器的特征方程Q n + 1 = D ， 而 与 Q n 无 关 ， 所 以 ， D 触 发 器 不 是时序电路。（ ） 11．在同步时序电路的设计中，若最简状态表中的状态数为 2N，而又是用N级触发器来实现其电路，则不需检查电路的 自启动性。（ ） 12．把 一 个 5 进 制 计 数 器 与 一 个 1 0 进 制 计 数 器 串 联 可 得 到 1 5 进 制
最新时序逻辑电路练习题(1)
时序逻辑电路习题班级 姓名 学号一、 单选题1．时序逻辑电路在结构上（ ）A ．必须有组合逻辑电路B ．必须有存储电路C ．必有存储电路和组合逻辑电路D ．以上均正确2．同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（ ）A ．没有触发器B ．没有统一的时钟脉冲控制C ．没有稳定状态D ．输出只与内部状态有关3．图示各逻辑电路中，为一位二进制计数器的是（ ）4．从0开始计数的N 进制增量计数器，最后一个计数状态为 （ ）A ．NB ．N+1C ．N-1D ．2N5．由 n 个触发器构成的计数器，最多计数个数为（ ）A ．n 个B ．2n 个C ．n 2个D ．2n 个6．若构成一个十二进制计数器，所用触发器至少（ ） 。
A ．12个B ．3个C ．4个D ．6个7．4个触发器构成的8421BCD 码计数器，其无关状态的个数为（ ）A ．6个B ．8个 Q_A B CDC ．10个D ．不定8．异步计数器如图示，若触发器当前状态Q 3 Q 2 Q 1为110，则在时钟作用下，计数器的下一状态为（ ）A ．101B ．111C ．010D ．0009．下列器件中，具有串行—并行数据转换功能的是（ ）A ．译码器B ．数据比较器C ．移位寄存器D ．计数器10．异步计数器如图示，若触发器当前状态Q 3 Q 2 Q 1为011，则在时钟作用下，计数器的下一状态为（ ）A ．100B ．110C ．010D ． 000 11．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数时的最小状态是（ ）A ．0000B ．1111C ．0001D ．011012．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数器的有效状态数为（ ）A ．16B ．8C ．10D ．12二、填空题1．时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且还与有关。
2．时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的 电路，其二是内部存在 通路。
时序逻辑电路练习题及答案
第五章时序逻辑电路练习题及答案［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图［解］驱动方程：丿广心=2, 状态方程：Q；J00" +型0 =型㊉G：厶=©=©, er = +Q-Q"=0 ㊉er ；、=Q、QJ 电Q；Q：l人=G0，K输出方程：Y = Q^由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。
电路可以自启动。
表Q3Q2Q1/YRpi(00 _»_(110)Vo/I J图电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图。
A 为输入逻辑变量。
>C1il 1D |y >ci p-1CP1Q2图[解]_驱动方程：D] = AQ 2, D 2 = AQ.Q 2 状态方程：ft"1=,0广=4議=4（0；'+0"）由状态方程可得状态转换表，如表所示；由状态转换表町得 状态转换图，如图所示。
电路的逻辑功能是:判断A 是否连续输入四个和四个以上“1” 信号，是则Y=l,否则Y=0。
Q2Q1 A/Y佗0Y0 0 0 0 10 0 0 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 00 1 0 1 0 10 0[] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画 出电路的状态转换图，检查电路能否自启动。
r-0Q1TF1^=O->C1 1KCP［解］J严殛3, K 严1；J 2=Q lt K 严玆;=巫・g ； er 1= ae 2+me 2;丿3 = Q1Q29 位=Q 2Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示，电路能够自启动。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
第一轮复习14--时序逻辑电路测试题
第一轮复习14--时序逻辑电路测试题姓名一、单项选择题（每题2分；共30分）1、时序电路状态的改变-----------------------------------------------( )。
A、仅与该时刻的输入信号状态有关B、仅与时序电路的原状态有关C、与该时刻的输入信号状态和时序电路原状态均有关D、以上都不对2、构成计数器的基本单元是------------------------------------------ ( )。
A、与非门B、或非门C、触发器D、放大器3、8421BCD十进制计数器的状态为1000，若再输入6个计数脉冲后，计数器的新状态是--------------------------------------------------------------------( )。
A、1001B、0100C、0011D、11102、同步计数器和异步计数器比较，同步计数器的显著优点是---------------( )。
A、工作速度快B、触发器的利用率高C、不受时钟CP控制D、计数量大3、6个触发器构成的寄存器能存放数据信号的位数-----------------------( )。
A、6B、12C、18D、244、利用移位寄存器产生00001111序列，至少需要触发器个数是-----------( )。
A、2B、4C、8D、165、下列电路中不属于时序电路的是------------------------------------( )。
A、同步计数器B、数码寄存器C、组合逻辑电路D、异步计数器6、如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用---( )。
A、串行输入输出B、并行输入输出C、串行输入、并行输出D、并行输入、串行输出7、寄存器主要用于--------------------------------------------------( )。
第十三章 时序逻辑电路习题及答案
第十三章时序逻辑电路习题及答案一、填空题1、数字逻辑电路常分为组合逻辑电路和两种类型。
2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，而且与有关。
3、时序逻辑电路由两大部分组成。
4、时序逻辑电路按状态转换来分，可分为两大类。
5、时序逻辑电路按输出的依从关系来分，可分为两种类型。
6、同步时序电路有两种分析方法，一种是另一种是。
7、同步时序电路的设计过程，实为同步时序电路分析过程的过程。
8、计数器种类繁多，若按计数脉冲的输入方式不同，可分两大类。
9、按计数器进制不同，可将计数器分为。
10、按计数器增减情况不同，可将计数器分。
11、二进制计数器是逢二进一的，如果把n个触发器按一定的方式链接起来，可枸成。
12、一个十进制加法计数器需要由 J-K触发器组成。
13、三个二进制计数器累计脉冲个数为；四个二进制计数器累计脉冲个数为。
14、寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为。
15、数码输入寄存器的方式有；从寄存器输出数码的方式有。
16、异步时序逻辑电路可分为和。
17、移位寄存器中，数码逐位输入的方式称为。
18、计数器可以从三个方面进行分类：按__ _ _方式，按_________________方式，按______________方式。
19、三位二进制加法计数器最多能累计__个脉冲。
若要记录12个脉冲需要___个触发器。
20、一个四位二进制异步加法计数器，若输入的频率为6400H Z，在3200个计数脉冲到来后，并行输出的频率分别为______H Z，_____ H Z，____ H Z，_____ H Z。
一个四位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，各触发器的输出状态是：Q0为__；Q1为__；Q2为__；Q3为__。
21、时序逻辑电路的特点是：任意时刻的输出不仅取决于______________，而且与电路的______有关。
22、寄存器一般都是借助有________功能的触发器组合起来构成的，一个触发器存储____二进制信号，寄存N位二进制数码，就需要__个触发器。
《时序逻辑电路》单元基础练习题
《时序逻辑电路》单元基础练习题一、填空题1、触发器具有种稳定状态。
在输入信号消失后，能保持输出状态不变，也就是说它具有功能。
在适当触发信号作用下，从一个稳态变为另一个稳态，因此，触发器可作为信息的存贮单元。
2、主从型触发器可以避免现象的产生。
3、触发器按照逻辑功能来分，类型主要有、、和，以及只具有功能的计数型触发器。
4、与非门构成的基本RS触发器的约束条件是R+S不能为。
5、触发器电路中，S D端、R D端可以根据需要预先将触发器或，而不受的同步控制。
6、JK触发器具有、、和逻辑功能。
7、为提高触发器工作的可靠性，增强抗干扰能力，常用触发器。
其输出状态仅取决于CP 或时触发器的状态。
8、在数字电路中，按照逻辑功能和电路特点，各种数字集成电路可分为逻辑电路和逻辑电路两大类。
9、时序电路一般由具有作用的电路和具有作用的电路两部分组成。
10、常用于接收、暂存、传递数码的时序电路是。
存放n位二进制数码需要个触发器。
11、能实现操作的电路称为计数器。
计数器按CP控制方式不同可分为计数器和计数器。
进制计数器是各种计数器的基础。
12、一个完整的数字译码显示电路通常由，，和四部分组成。
13、数码寄存器采用的方式存储数码，移位寄存器具备的特点。
14、计数电路还常用作器。
15、在频率测试电路中，若在0.0002s内，显示器显示为1000，则待测频率为KH Z。
二、选择题1、基本RS 触发器电路中，触发脉冲消失后，其输出状态（ ）A ：恢复原状态B ：保持现状态C ：出现新状态D ：不能确定 2、触发器与组合逻辑电路比较（ ）A ：两者都有记忆能力B ：只有组合逻辑电路有记忆能力C ：只有触发器有记忆能力D ：两者都没有记忆能力 3、在图中，由JK 触发器构成了（ ）A ：D 触发器B ：基本RS 触发器C ：T 触发器D ：同步RS 触发器 4、D 型触发器逻辑功能为（ ）A ：置0、置1B ：置0、置1、保持C 、保持、计数D ：置0、置1、保持、计数 5、下列真值表为JK 触发器的真值表的是（A 、B 为输入）（ ）6、某四位右移寄存器初始并行输出状态为1111，若串行输入数据为1001，则第三个CP 脉冲作用下，并行输出的状态为（ ）A ：1111B ：0111C ：0011D ：1001 7、下列电路中不属于时序电路是（ ）A ：同步计数器B ：数码寄存器C ：译码器D ：异步计数器 8、为了提高电路抗干扰能力，触发脉冲宽度是（ ）A ：越宽越好B ：越窄越好C ：无关的J KC A B C D9、不能完成计数功能的逻辑图为（ ）A B C D 10、如图对该触发器波形图说法正确的是（ ）A ：第1时钟脉冲Q 状态错 CP 1 2 3 4B ：第2时钟脉冲Q 状态错C ：第3时钟脉冲Q 状态错 CPD ：第4时钟脉冲Q 状态对 Q 11、下列说法错误的是A ：JK 触发器的特性方程是Q n+1=J Q n +K Q nB ：n 进制计数器，所计最大十进数为n-1。
时序逻辑电路练习题
时序逻辑电路习题班级 姓名 学号一、 单选题1．时序逻辑电路在结构上（ ）A ．必须有组合逻辑电路B ．必须有存储电路C ．必有存储电路和组合逻辑电路D ．以上均正确2．同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（ ）A ．没有触发器B ．没有统一的时钟脉冲控制C ．没有稳定状态D ．输出只与内部状态有关3．图示各逻辑电路中，为一位二进制计数器的是（ ）4．从0开始计数的N 进制增量计数器，最后一个计数状态为 （ ）A ．NB ．N+1C ．N-1D ．2N5．由 n 个触发器构成的计数器，最多计数个数为（ ）A ．n 个B ．2n 个C ．n 2个D ．2n 个6．若构成一个十二进制计数器，所用触发器至少（ ） 。
A ．12个B ．3个C ．4个D ．6个7．4个触发器构成的8421BCD 码计数器，其无关状态的个数为（ ）A ．6个B ．8个C ．10个D ．不定 Q_A B CD8．异步计数器如图示，若触发器当前状态Q 3 Q 2 Q 1为110，则在时钟作用下，计数器的下一状态为（ ）A ．101B ．111C ．010D ．0009．下列器件中，具有串行—并行数据转换功能的是（ ）A ．译码器B ．数据比较器C ．移位寄存器D ．计数器10．异步计数器如图示，若触发器当前状态Q 3 Q 2 Q 1为011，则在时钟作用下，计数器的下一状态为（ ）A ．100B ．110C ．010D ． 000 11．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数时的最小状态是（ ）A ．0000B ．1111C ．0001D ．011012．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数器的有效状态数为（ ）A ．16B ．8C ．10D ．12二、填空题1．时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且还与 有关。
2．时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的 电路，其二是内部存在 通路。
时序逻辑电路练习题
时序逻辑电路练习题-CAL-FENGHAI.-(YICAI)-Company One1一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为 ___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。
16. 在各种寄存器中，存放 N 位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ___计数器和____ __计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．将某时钟频率为32MHz的CP变为4MHz的CP，需要个二进制计数器。
16. 在各种寄存器中，存放N 位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
21．集成单稳态触发器的暂稳维持时间取决于。
22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为____ ___。
23．施密特触发器有____个阈值电压，分别称作___ _____ 和___ _____ 。
24．触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。
25．施密特触发器常用于波形的与。
二、选择题1. R-S型触发器不具有( )功能。
A. 保持B. 翻转C. 置1D. 置02. 触发器的空翻现象是指（）A.一个时钟脉冲期间，触发器没有翻转B.一个时钟脉冲期间，触发器只翻转一次C.一个时钟脉冲期间，触发器发生多次翻转D.每来2个时钟脉冲，触发器才翻转一次3. 欲得到D触发器的功能，以下诸图中唯有图（A）是正确的。
4. 对于JK 触发器，若希望其状态由0转变为1，则所加激励信号是( )=0X =X0=X1 =1X5. 电路如图所示，D 触发器初态为0，则输出波形为( B )。
6. 下列触发器中不能用于移位寄存器的是( )。
触发器触发器 C.基本RS 触发器D.负边沿触发D 触发器7.下面4种触发器中，抗干扰能力最强的是( )A.同步D 触发器B.主从JK 触发器C.边沿D 触发器D.同步RS 触发器8. 为使触发器可靠地翻转，输入信号必须先于时钟信号有效，这段时间间隔称为( )。
A.延迟时间B.保持时间C.建立时间D.转换时间9．按各触发器的CP 所决定的状态转换区分，计数器可分为（ ）计数器。
A ．加法、减法和可逆 B ．同步和异步 C ．二、十和M 进制 10. 触发器是一种 （ ）。
A 、单稳态电路B 、双稳态电路C 、无稳态电路11.至少( )片74197（集成4位二进制计数器）可以构成M=1212的计数。
A. 12B. 11C. 3D. 212．555定时器组成的多谐振荡器属于（ ）电路。
A ．单稳B ．双稳C ．无稳 13．能起到定时作用的电路是（ ）A ．施密特触发器B ．双稳态触发器C ．多谐振荡器D ．单稳态触发器 14．模为64的二进制计数器，它有（ ）位触发器构成。
15．555定时器电源电压为V CC ，构成施密特触发器其回差电压为( )A. V CC2132D.31V CC 16.下列时序电路的状态图中，具有自启动功能的是( B )17.多谐振荡器与单稳态触发器的区别之一是( )A.前者有2个稳态，后者只有1个稳态B.前者没有稳态，后者有2个稳态C.前者没有稳态，后者只有1个稳态D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持构成的单稳态触发器的触发脉冲宽度t i与暂稳态维持时间t w之间应满足()。
A. t i<<t wB. t i=t wC. t i>>t wD. 没有关系19．在以下各种电路中，属于时序电路的有（）。
A．ROM B．编码器C．寄存器D．数据选择器三、判断题1.一个5位的二进制加法计数器，由00000状态开始，经过169个输入脉冲后，此计数器的状态为01001。
2.即使电源关闭，移位寄存器中的内容也可以保持下去。
3.所有的触发器都能用来构成计数器和移位寄存器。
4.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
5.二进制计数器既可实现计数也可用于分频。
6.同步计数器的计数速度比异步计数器快。
7.同步计数器与异步计数器的主要区别在于它们内部的触发器是否同时发生翻转。
8.由N个触发器构成的计数器，其最大的计数范围是N2。
9.在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。
10.计数器的异步清零端或置数端在计数器正常计数时应置为无效状态。
11.时序电路通常包含组合电路和存储电路两个组成部分，其中组合电路必不可少。
12.任何一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。
13.自启动功能是任何一个时序电路都具有的。
14.一组4位二进制数要串行输入移位寄存器，时钟脉冲频率为1kHZ，则经过4ms可转换为4位并行数据输出。
15.若4位二进制减量计数器的初始状态为1000，则经过100个CP脉冲作用之后的状态为0100。
16.当用异步清零端来构成M进制计数器时，一定要借助一个过渡状态M来实现反馈清零。
17.当用同步清零端来构成M进制计数器时，不需要借助过渡状态就可以实现反馈清零。
18.若用置数法来构成任意N进制计数器，则在状态循环过程中一定包含一个过渡状态，该状态同样不属于稳定循环状态的范围。
19.无论是用置零法还是用置数法来构成任意N进制计数器时，只要是置零或置数控制端是异步的，则在状态循环过程中一定包含一个过渡状态；只要是同步的，则不需要过渡状态。
四、分析设计题1、分析下图所示时序电路的逻辑功能。
要求：（1）写出电路的驱动方程、状态方程和输出方程；（2）画出电路的状态转换图，并说明电路能否自启动。
2、JK 触发器及CP 、J 、K 、D R 的波形分别如图37（a ）、（b ）所示，试画出Q 端的波形。
（设Q 的初态为“0”）S R1J 1KCP “1”DR QQJK DR CP3、D 触发器及输入信号D 、D R 的波形分别如图38（a ）、（b ）所示，试画出Q 端的波形。
（设Q 的初态为“0”）R1DCPDR QQD DCPD R4、设下图中各触发器的初始状态皆为Q=0，试求出在CP 信号连续作用下各触发器的次态方程。
5、分析下图中的计数器电路，说明这是多少进制的计数器。
十进制计数器74160的功能表如表43所示。
6、分析下图中的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。
十六进制计数器74161的功能表如表44所示。
7、下图是由两片同步十进制可逆计数器74LS192构成的电路，74LS192的真值表如附表1.2.1所示。
求：1、指出该电路是几进制计数器；2、列出电路状态转换表的最后一组有效状态。
8、试分析下图中所示电路，说明它是几进制计数器。
1、解：（1）驱动方程：31Q D =，12Q D =，123Q Q D =状态方程：311Q Qn =+，112Q Q n =+，1213Q Q Q n =+输出方程：31Q Q Y=（2）状态转换图如附图1.6.10所示。
电路能够自启动。
2、解：Q 端的波形如下图所示：3、解：Q 端的波形如图38－1：QDCP D R4、解：nn Q Q 111=+n n Q Q 212=+nn Q Q 313=+n n Q Q 414=+n n Q Q 515=+ 012=+n Qn n Q Q 717=+ n n Q Q 818=+ 111=+n Q n n Q Q 10110=+ nn Q Q 11111=+1112=+n Q5、解：七进制计数器。
6、解：这是一个十进制计数器。
JK DR CP Q7、解：1、22进制计数器；2、最后一组有效状态是：00100001。
8、解：这是使用整体反馈置零法构成的计数器。
当计数器计到1010111011112222 A B C D A B C D Q Q Q Q Q Q Q Q 时，检测门输出0，74161异步置零。
因此该计数器的有效状态是从00000000～，中间无空缺状态。
因此该计数器是一个模174计数器。