基于74ls90的除法计数器的设计和探讨
74LS90引脚功能及真值表
74LS90引脚功能及真值表74LS90 是一种常用的中规模集成计数器，在数字电路设计中有着广泛的应用。
下面我们就来详细了解一下 74LS90 的引脚功能和真值表。
74LS90 是一个二五十进制异步计数器，它由四个主从 JK 触发器和一些附加门电路组成。
这款芯片一共有 14 个引脚，每个引脚都有着特定的功能。
引脚 1 是 CP0 输入端，用于接收时钟脉冲信号。
当 CP0 有脉冲输入时，计数器在二进制计数模式下工作。
引脚 2 是 Q0 输出端，它输出二进制计数的最低位。
引脚 3 是 Q1 输出端，输出二进制计数的次低位。
引脚 4 是 Q2 输出端，为二进制计数的第三位。
引脚 5 是 CP1 输入端，用于在五进制计数模式下接收时钟脉冲。
引脚 6 是 Q3 输出端，是二进制计数的最高位。
引脚 7 是地（GND）引脚，连接到电路的零电位参考点。
引脚8 是清零端（R0(1)、R0(2)），当这两个引脚同时为高电平时，计数器被清零，所有输出端都变为低电平。
引脚9 是置9 端（S9(1)、S9(2)），当这两个引脚同时为高电平时，计数器被置为 9 状态，即 Q3Q2Q1Q0 ＝ 1001。
引脚 10 是 Q0' 输出端，是 Q0 的反相输出。
引脚 11 是 Q1' 输出端，是 Q1 的反相输出。
引脚 12 是 Q2' 输出端，是 Q2 的反相输出。
引脚 13 是 Q3' 输出端，是 Q3 的反相输出。
引脚 14 是电源（VCC）引脚，通常连接到＋5V 电源。
接下来，我们看一下 74LS90 的真值表。
在二进制计数模式下（CP0 输入时钟脉冲，CP1 悬空），计数顺序为 0 1 2 3 4 5 6 7 0，依次循环。
当计数器达到 7 时，再输入一个时钟脉冲，就会回到 0 重新开始计数。
对应的输出状态如下：｜ CP0 脉冲数｜ Q3 ｜ Q2 ｜ Q1 ｜ Q0 ｜｜：：｜：：｜：：｜：：｜：：｜｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 0 ｜ 0 ｜ 1 ｜｜ 2 ｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜｜ 3 ｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜｜ 4 ｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 5 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜｜ 6 ｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜｜ 7 ｜ 0 ｜ 1 ｜ 1 ｜ 1 ｜在五进制计数模式下（CP1 输入时钟脉冲，CP0 悬空），计数顺序为 0 1 2 3 4 0，依次循环。
74ls90电子秒表说明书
第１章绪论１.１选题的目的随着电子技术的发展，电子技术在各个领域的运用也越来越广泛。
人们对它的认识也逐渐加深。
作为一个学习电子专业的大学生，我们不但要有扎实的基础知识、课本知识，还应该有较强的动手能力。
现实也要求我们既精通电子技术理论，更要掌握电子电路设计、实验研究和调试技术。
１.2 设计的要求1.2.1设计题目和设计指标设计题目：电子秒表。
设计指标：1. 计数范围000~999。
2. 具有启动、暂停、停止功能。
1.2.2 设计功能电子秒表是重要的记时工具,广泛运用于各行各业中。
它可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。
作为一种测量工具，电子秒表相对其它一般的记时工具具有便捷、准确、可比性高等优点，不仅可以提高精确度，而且可以大大减轻操作人员的负担，降低错误率。
第２章方案设计2.1电路的方框图电路的方框图主要由脉冲产生电路、控制及分频电路、计数电路、译码驱动电路及显示电路等单元电路的综合电路组成。
如图2—1所示。
图2-1 电子秒表电路方框图2.2 方案介绍脉冲产生电路由NE555构成的多谐振荡器，是一种能产生矩形波的自激振荡器，也称矩形波发生器。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时电路在这两个稳态之间自动的交替变换，由此产生矩形脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
并且555定时器的比较器灵敏度高，输出驱动电流大，功能灵活且电路结构简单计算简单。
因此在本电路中采用NE555定时器构成的多谐振荡器作为振荡源。
控制及分频电路（1）启动，停止的功能利用基本RS触发器控制秒表的启动与停止。
（2）暂停的功能用一个开关控制振荡器的输出端与分频电路的输入端的开合。
合则继续，开则暂停。
计数电路74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法. 将12脚与1脚相连组成十进制计数器。
实验七 计数器的应用
实验七计数器的应用一、实验内容1．测试74LS90的逻辑功能，构建模10、模2、模5计数器并写出功能表。
2．74LS90构建的模10计数器中，用模拟示波器测时钟信号和QB的波形。
3．用2片74LS90级联模100计数器。
4．用2片74LS90级联模24计数器。
二、实验条件实验箱，74LS90芯片，导线，模拟示波器三、实验电路及分析1.构建一个模10计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输出端ＱＡ接在输入端ＣＫＢ，输入端ＣＫＡ接脉冲信号，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
测试结果（功能表）如下：结果分析及结论：1.置零端R01、R02必须同时有效才会有清零效果，同样置九端也必须同时有效，才会置为9；2.由上面可知，当置零端和置九端无效、时钟信号沿下降沿时，开始计数，由0~9依次循环，到9时此时QA为1，将QA接到输入B端便会有强制清零功能，故只会计到9，并重新开始计数，从而实现了模10计数器功能。
2.构建一个模5计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输入端CKB接脉冲信号，输入端CKA接输出端QD，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
结果分析及结论：1.置零端和置九端同模10的功能一样，参考上面，功能表上不再显示；2.当置零端和置九端无效、时钟信号沿下降沿时，开始计数，显示0-2-4-6-8-0-2-4-6-8-………循环，从而实现了模5计数功能。
3.构建一个模2计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输入端CKA接脉冲信号，输入端CKB悬空，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
中规集成计数器74LS90构成电子钟电路仿真
中规集成计数器74LS90构成电子钟电路仿真例1 用74LS90构成七进制计数器。
74LS90的清零端是高电平有效，因此采用与逻辑反馈，将与门的输出接到直接复位端R01、R02。
由于在0000→0001→0010→0011→0100→0101→0110→（0111）所有状态中Q2Q1Q0同时为1的状态只有0111这个状态，也只在0111这个状态出现时才为1，因此可以用代替Cr来控制清零端。
接线图如a所示。
图a例1的仿真电路如图b所示。
输出波形如图c所示。
仿真时，数码显示管依次显示0、1、2、3、4、5、6，共7个数，因此实现了七进制。
分析示波器波形，可直观看到0111这个状态持续时间极短，马上输出状态为0000。
图b图c例2 用74LS90构成24进制计数器。
解：先将两片74LS90接成100进制计数器，在此基础上，再利用74LS90的异步清零功能，跳过多余状态。
循环状态为0~23，因为74LS90是异步清零，所以多出一个状态，即当输出状态是24时，R0R1=1。
24=（0010 0100）8421BCD，因此，当输出状态=0010 0100时，R0R1=1。
电路的连线图如图d所示。
仿真电路如图e所示。
仿真开始先清零。
图d图e例3 用74LS90构成电子钟，显示时、分、秒。
分别用两片74LS90构成60进制，实现秒、分计时，用两片74LS90构成24进制，实现小时计时。
秒的计数脉冲由仿真软件提供，分的计数脉冲由秒提供，小时的计数脉冲由分提供，具体仿真电路如图f所示。
电路中增加了整体清零按键。
图fU274LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023U5DCD_HEXU674LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023V21kHz 5 VU7DCD_HEXJ1Key = SpaceVCC5VJ2Key = SpaceU374LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023U4DCD_HEXU874LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023U9DCD_HEXJ3Key = SpaceVCC5VJ4Key = SpaceU1174LS90N&&CTRDIV2DIV5QA 12QB9QD11QC 8INB1R916R927R012INA14R023U12DCD_HEXU1374LS90N&&CTRDIV2DIV5QA 12QB9QD11QC8INB1R916R927R012INA14R023U14DCD_HEX J5Key = SpaceVCC5VJ6Key = SpaceU16A74LS08N&U16B74LS08N&U16C74LS08N&电子表仿真演示电路秒分小时。
74ls90中文资料
数 B据 向总 线
(2)
04
CP
LE DE / 电子发烧 友
使能
3．移位寄存器的功能测试 ．
4位双向移位寄存器 位双向移位寄存器74LS194芯片 位双向移位寄存器 芯片 MBMA=00 保持 MBMA=01 右移操作 MBMA=10 左移操作 MBMA=11 并行送数
4．移位寄存器的应用 ．
74LS194芯片构成的 位移位寄存器 芯片构成的8位移位寄存器 芯片构成的
/ 电子发烧 友
实验九 集成计数器
74LS90是二，五，十进制异步计数器。异步计数器如果设定 是二， 是二 十进制异步计数器。 初态，在每个脉冲的作用下是按顺序变化的（态序）。 ）。二进制计数 初态，在每个脉冲的作用下是按顺序变化的（态序）。二进制计数 器的每一状态相当一最小项，当最后一个脉冲到来后， 器的每一状态相当一最小项，当最后一个脉冲到来后，电路返回原 状态。 状态。 F0 F3 F2 F1
/ 电子发烧 友
接地
14 13 12 11 10 9 8
A
Q0 Q3
Q1 Q2
74LS90
B R0(1) R0(2)
1 2 3 R9(1) R9(2) 4 5 6 7
+5V A(CP)B(CP) D3 D2 D1 D0
2 、十进制计数（两种接法） 十进制计数（两种接法）
六进制计数器 / 电子发烧 八进制计数器
友
45进制计数 器（选作） 进制计数 选作）
/ 电子发烧 友
实验十 555定时器组成的脉冲电路 定时器组成的脉冲电路
1-接地 2-低触发 接地 低触发 3-输出 4-置零 输出 置零 5-控制电压 控制电压 6-高触发 高触发 7-放电 8-电源 放电 电源
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路中，74LS90 是一种常用的计数器芯片。
了解它的引脚功能和真值表对于正确设计和使用数字电路至关重要。
74LS90 是一款二五十进制异步计数器，它由四个主从 JK 触发器和一些附加门电路组成。
这款芯片具有较为灵活的计数功能，可以实现二进制、五进制和十进制的计数。
先来说说 74LS90 的引脚功能。
它一共有 14 个引脚，分别为：引脚 1 是 CP0，也就是时钟输入 0。
当 CP0 输入脉冲时，芯片内部的二进制计数器会进行计数操作。
引脚 2 是 Q0，是二进制计数器的输出端。
引脚 3 是 Q1，同样是二进制计数器的输出端。
引脚 4 是地（GND），用于芯片的接地连接。
引脚 5 是 CP1，即时钟输入 1。
引脚 6 是 Q2，为五进制计数器的输出端。
引脚 7 是 Q3，也是五进制计数器的输出端。
引脚 8 是电源（VCC），通常连接＋5V 电源。
引脚 9 是 R0(1)，是复位输入端 1。
引脚 10 是 R0(2)，为复位输入端 2。
引脚 11 是 S9(1)，是置 9 输入端 1。
引脚 12 是 S9(2)，是置 9 输入端 2。
引脚 13 是 Q0'，是二进制计数器反相输出端。
引脚 14 是 Q3'，是五进制计数器反相输出端。
了解了引脚功能，接下来看看 74LS90 的真值表。
当复位输入端R0(1)和R0(2)同时为“1”时，计数器被复位，Q0、Q1、Q2、Q3 输出均为“0”。
当置 9 输入端 S9(1)和 S9(2)同时为“1”时，计数器被置为“9”，即 Q3、Q2、Q1、Q0 的输出为 1001。
在二进制计数模式下，如果 CP0 输入脉冲，Q0 会按照二进制的规律进行计数，从 0 到 1 变化，Q1 则在 Q0 从 1 变为 0 时发生变化。
在五进制计数模式下，当 CP1 输入脉冲时，Q2 和 Q3 会按照五进制的规律进行计数。
在十进制计数模式下，通过将二进制计数器和五进制计数器级联，可以实现十进制计数。
二-五-十进制异步加法计数器74LS90
2. 二-五-十进制异步加法计数器74LS90 ★ 从计数器命名可知：74LS90可以实现二进制、五进制加法计数功能，如果按照“低位片循环一周，向高位片进一位”的级联扩展方式，将二进制加法计数单元和五进制加法计数单元联系起来，就可以实现十进制加法计数器，此时，整个计数器组成了异步时序逻辑电路的结构，因此，74LS90被称为二-五-十进制异步加法计数器。
与74LS197的使用类似，74LS90通过级联组成十进制异步加法计数器时，也存在两种方式，下文中将详细介绍。
74LS90的芯片封装图和功能示意图如图8.3.16所示。
图8.3.17 二-五-十进制异步加法计数器74LS90 （a ）芯片封装图 （b ）功能示意图★ 分析图8.3.17，将得到的74LS90的管脚信息总结如下：74LS90的逻辑功能端包括2个下降沿有效的输入时钟信号端 和 、4个高有效的输入控制端 ，以及4个输出状态端 。
表8.3.10为74LS90的功能表，完整地表达了74LS90的逻辑功能。
表8.3.10 二-五-十进制异步加法计数器74LS90的功能表★ 分析表8.3.10，将得到的74LS90的逻辑功能完整总结如下：◆ 异步置9、高有效，为置数控制端。
0123 Q Q Q Q 、、、10 CLK CLK B 0A 0B 99A R R S S 、、、B 9A 9 S S 、74LS90没有提供输入数据端，当时， ，即输出状态被直接置为9。
◆ 异步清零、高有效， 为清零控制端。
◆ 计数器在不置数、不清零的前提下，时钟脉冲的下降沿工作，完成计数功能，有以下四种情况。
▲ 时钟信号从输入，则完成二进制加法计数，对应输出状态为； ▲ 时钟信号从输入，完成五进制加法计数，对应输出状态排列为 ，工作循环为000到100的递增循环， 为最高位； ▲ 时钟信号从 输入，且将二进制计数器的输出状态 作为五进制计数器的时钟信号，接入，则组成了“二进制单元先运行，五进制单元后运行”的级联结构，由此实现十进制加法计数功能，其输出状态排列为； ▲ 时钟信号从 输入，且将五进制计数器的输出最高位状态作为二进制计数器的时钟信号，接入，则组成了“五进制单元先运行，二进制单元后运行”的级联结构，由此实现的十进制加法计数器的输出状态排列为。
74系列的计数器设计
目录一、课程设计题目：60进制计数器设计 (1)二、题目分析及设计思路。
(1)三、电路图及电路原理分析 (2)四、自己学号的进制计数器 (3)五、电路的功能或性能验证 (5)六、设计成果 (8)七、总结与体会 (9)八、参考文献 (9)一、课程设计题目：60进制计数器设计课程设计内容：要求：1、掌握74系列芯片和LED的原理和使用方法，能够运用所学知识设计一定规模的电路。
设计任务：1、完成一个60进制的计数器。
2、LED显示从00开始，个位计数0-9，逢十进位，十位计数0-5。
59显示后，从00重新计数。
二、题目分析及设计思路。
题目要求设计一个60进制的计数器，要从00开始，个位计数0-9，逢十进位，十位计数0-5。
59显示后，从00重新计数。
所以要用十进制的74系列来实现对个位及十位的控制，个位就直接用十进制的计数器，在个位的十进制计数器记满一个周期的时候在对下一位的计数器产生一个有效的CP脉冲使得下一个计数器开始计数，而且在脉冲过后使之保持，待到下一个CP到来在进行计数。
这样重复进位五次，再归零，及可以实现60进制的计数功能。
在74系列的计数器中有很多都可以实现十进制，比如74290、74163、74160等。
都可以做成十进制的计数器。
这次我选的是74163来实现60进制的计数器。
下面是74163芯片的功能介绍：清零功能：当CR=0时计数器实现清零功能。
同步置数：当CR=1，LD=0时，在CP作用下，对计数器进行置数。
保持功能：当CR=LD=1时，CTP=CTT=0时保持与原来的状态。
计数功能：当CR=LD=1时，CTP=CTT=1时在CP作用下进行二进制的计数。
同时也可以选用十进制的74290和74160来做。
74290的功能介绍：清零功能：当S9=S A9*S B9=0时，若R0=R A0*R B0=1，则计数器清零。
置9功能：当S9=S A9*S B9=1时计数器实现置9.计数功能：1、Q0=CP1，CP0=CP，则为十进制计数器，在CP作用下按8421码进行加法计数。
用74ls90实现电路的分频
U3 74LS90D
5
0
14 INA 1 INB 2 R01 3 R02 6 R91 7 R92
U1 74LS90D
10 0
RESET ~Q CLK
D
U12 2
SET
Q
D_FF
6
3
BIPOLAR_VOLTAGE 9 3
10KHz分 频
U9A 7400N
QA 12 QB 9 QC 8 QD 11
U1
V1
74ls90 计数器实现分频仿真图
4
V2 1
0
14 INA 1 INB 2 R01 3 R02 6 R91 7 R92
QA 12 QB 9 QC 8 QD 11
8
7
11 U2A
12 U4A
7400N U6A 7400N U7ABiblioteka 7400N7400N
XSC1
G
T
9
A BC D
QA 12 QB 9 QC 8 QD 11
26
XSC3
G T A BC D
输入信号为 300KHz 的方波信号或正弦波信号，仿真软件为 Multis im10.0. 运用计数器实现分频的关键在于明白计数后产生的上升沿触发信号，触发下一个芯片。 R01,R02 为复位端，由计数端控制。R91,R92 始终接地。在送复位信号时要注意信号同时到 达两个复位端，复位信号传输中与、非等门电路都会延迟信号到达，所以在这个过程中门电 路最好一样。当计数很大时，可以用多个 74ls90 分别计各个位的数。
275400NU11A
19 7400UN14A
QA 12 QB 9 QC 8 QD 11
U10
74LS90D V3
基于十进制计数芯片74LS90的设计课程设计
基于十进制计数芯片74LS90的设计课程设计.目录1 设计框图与方案选择................................................11.1 设计思路 (1)1.2 方案的选择与论证 (1)2 单元电路的分析与设计 (3)2.1 脉冲电路设计 (3)2.2显示电路设计 (4)2.2.1 计数器的设计 (4)2.2.2 显示单元电路 (5)2.2.3 控制电路.............................................. 6 3 总体电路设计...................................................... 7 4 系统调试与仿真.................................................... 8 5 实物制作与调试................................................... 10 结束语............................................................. 11 参考文献.. (12)..1 设计框图与方案选择1.1 设计思路首先，本次电子秒表的设计任务要求计数精度可达百分之一秒，因此基准脉冲应该获得频率为100HZ的脉冲信号。
要求可显示时间99.99秒，因此每一位都为十进制位。
控制部分可用三个控制键分别进行启动、暂停、清零功能。
分别实现以上模块功能，即可设计出符合要求的电子秒表。
显示部分译码器计数电路启动暂停多谐振荡清零电路电路原理方框图图11.2 方案的选择与论证方案一基于十进制计数芯片74LS90的设计..题目要求达到可计数99.99秒，则需要四个数码管;要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。
可采用集成电路555定时器与电阻和电容组成的多谐振荡器。
集成计数器74LS90测试及分频
集成计数器74LS90的测试与分频一、实验目的1、掌握二—十进制（BCD码）异步计数器的工作原理和设计方法2、掌握中规模集成二—五—十进制（BCD码）异步计数器74LS90的功能及应用3、熟悉任意进制计数器的设计与实现二、实验器材双踪示波器、函数信号发生器、三路直流稳压电源、万用表、74LS90三、实验原理异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：异步计数器7490功能描述：1、以CP0(CPA)为计数脉冲，Q0(QA)为输出，得到一位二进制计数器。
2、以CP1(CPB)为计数脉冲，Q3Q2Q1(QDQCQB)为输出，得到5进制计数器，计数状态为（Q3Q2Q1）：000、001、010、011、100，Q3为CP1的5分频输出。
3、R0(1)R0(2)为11时QDQCQBQA输出为0000；R9(1)R9(2)为11时QDQCQBQA输出为1001。
4、8421BCD码十进制计数器接法，输出高位到低位的顺序为QDQCQBQA，QD为最高位。
5、5421BCD码十进制计数器接法，输出高位到低位的顺序为QAQDQCQB，QA为最高位。
异步计数器7490内部逻辑图：集成电路74LS00为四组2输入端与非门（正逻辑）其引脚排列图和功能表如下所示：四、实验内容1、使用74LS90实现8421BCD码十进制计数器(十分频器)，使用示波器测量波形2、在8421BCD码十进制计数器设计六进制计数器（六分频器），有置零法和置九法两种方案3、十进制以上以上计数器：用两片74LS90构成一个BCD码的37进制计数器和100进制计数器五、实验步骤1、8421BCD码十进制计数器电路图观察多路信号时，以周期最长的一路信号作为最小周期，该实验中以QD为基准，为了便于观察绘制波形，示波器屏幕小格与CP调整成2:1的关系。
基于74LS90的数字电子钟设计
基于74LS90的数字电子钟设计
莫嘉熙
【期刊名称】《电子技术与软件工程》
【年(卷),期】2022()7
【摘要】本文基于74LS90计数器,利用Multisim14.0进行仿真并焊接调试电路,设计由秒脉冲电路、计数电路、译码显示电路、校时电路和整点报时电路组成的数字电子钟,实现计时显示、校时、整点报时的功能。
文章旨在分析数字电子钟的结构原理,展示数字电子技术的现实应用,并通过硬件电路的焊接调试过程,为数字电子钟的手工制作提供经验参考。
【总页数】5页(P93-97)
【作者】莫嘉熙
【作者单位】华南农业大学电子工程学院
【正文语种】中文
【中图分类】TH7
【相关文献】
1.基于液晶显示器的数字电子钟设计研究
2.基于51单片机的多功能数字电子钟的设计
3.基于74系列芯片的数字电子钟设计
4.基于Multisim 14仿真设计的多功能数字电子钟
5.基于74LS90数字电子钟逻辑电路的设计
因版权原因，仅展示原文概要，查看原文内容请购买。
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路中，74LS90 是一种十分常用的计数器芯片。
了解它的引脚功能和真值表对于正确设计和使用数字电路至关重要。
74LS90 是一款二五十进制异步计数器，它由四个主从触发器和一些组合逻辑门构成。
这款芯片共有 14 个引脚，下面我们来详细介绍一下每个引脚的功能。
引脚 1 是 CP0 输入端，引脚 2 是 CP1 输入端。
CP0 和 CP1 是计数脉冲的输入端口，通过这两个引脚输入的脉冲信号来控制计数器的计数操作。
引脚 3 是 Q0 输出端，引脚 4 是 Q1 输出端，引脚 5 是 Q2 输出端，引脚 6 是 Q3 输出端。
这四个引脚分别输出计数器的四位计数状态。
引脚 7 是 GND，也就是接地端。
引脚 14 是 Vcc，是电源正极端，通常连接＋5V 电源。
引脚 8 是 R0(1) 端，引脚 9 是 R0(2) 端，这两个引脚用于异步清零操作。
当 R0(1) 和 R0(2) 同时为高电平时，计数器被清零，输出状态为0000。
引脚 10 是 R9(1) 端，引脚 11 是 R9(2) 端，这两个引脚用于异步置9 操作。
当 R9(1) 和 R9(2) 同时为高电平时，计数器被置为 9，即输出状态为 1001。
接下来，我们看一下 74LS90 的真值表。
真值表清晰地展示了在不同输入条件下，计数器的输出状态。
当 R0(1) 和 R0(2) 均为高电平，且 R9(1) 和 R9(2) 均为低电平时，计数器被清零，输出 Q3Q2Q1Q0 为 0000。
当 R0(1) 和 R0(2) 中有一个为低电平，R9(1) 和 R9(2) 均为低电平，且 CP0 和 CP1 没有输入脉冲时，计数器保持原状态不变。
当CP0 输入脉冲，且R0(1)、R0(2)、R9(1) 和R9(2) 均为低电平时，计数器在二进制模式下工作。
在这种模式下，Q0 输出端的状态会随着CP0 输入脉冲的上升沿而翻转。
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路的世界里，74LS90 是一款颇为常用的集成计数器芯片。
它具有特定的引脚功能和真值表，这些特性使得它在各种数字电路设计中发挥着重要的作用。
74LS90 是一种中规模的集成计数器，采用双列直插 14 引脚封装。
其引脚的功能分配清晰明确。
引脚 1 和引脚 2 通常被标记为 CP0 和 CP1，分别是时钟输入端。
CP0 用于下降沿触发计数，CP1 用于上升沿触发计数。
通过不同的连接方式，可以实现不同的计数模式。
引脚 3 被称为 R0(1)，引脚 4 被称为 R0(2)，这两个引脚是异步清零端。
当 R0(1) 和 R0(2) 同时为高电平时，计数器会被异步清零，即无论当前处于何种计数状态，都会立即回到 0 状态。
引脚 5 是 Q1 输出端，引脚 6 是 Q2 输出端，引脚 7 是 Q3 输出端。
这三个引脚输出计数器的当前计数值。
引脚 8 接地，为芯片提供参考电位。
引脚 9 被称为 R9(1)，引脚 10 被称为 R9(2)，这两个引脚是异步置9 端。
当 R9(1) 和 R9(2) 同时为高电平时，计数器会被异步置为 9 状态。
引脚 11 是 Q0 输出端。
引脚12 是CP1 时钟输入端，前面已经提到，它是上升沿触发计数。
引脚 13 是 CP0 时钟输入端，同样，前面也说过，它是下降沿触发计数。
引脚 14 接电源，通常为＋5V 电压。
接下来，让我们来看看 74LS90 的真值表。
真值表清晰地展示了输入和输出之间的逻辑关系。
当 R0(1) 和 R0(2) 均为“1”时，无论时钟信号如何，计数器都会被清零，Q0 Q3 的输出均为“0”。
当 R9(1) 和 R9(2) 均为“1”时，计数器会被置为“9”，即 Q3Q2Q1Q0的输出为“1001”。
在正常计数状态下，如果CP0 输入下降沿，且CP1 没有输入信号，计数器会按照二进制进行加法计数。
例如，从“0000”依次递增到“1111”。
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路中，74LS90 是一种常用的计数器芯片。
它具有特定的引脚功能和真值表，理解这些对于正确使用和设计数字电路至关重要。
74LS90 是一个中规模集成计数器，它由四个主从触发器和一些附加门电路组成。
这款芯片具有异步清零和异步置 9 的功能，这使得它在数字计数和分频等应用中表现出色。
先来看 74LS90 的引脚分布。
它一共有 14 个引脚，下面我们逐个介绍其功能。
引脚 1 是 CP0，这是时钟输入 0 端。
当 CP0 输入脉冲时，芯片会进行相应的计数操作。
引脚 2 是 Q0，它是输出端 0，用于输出计数器的最低位状态。
引脚 3 是 Q1，为输出端 1。
引脚 4 是 Q2，即输出端 2。
引脚 5 是 Q3，是计数器的最高位输出端。
引脚 6 是 CP1，也就是时钟输入 1 端。
引脚 7 是 GND，代表接地引脚，用于连接电路的地线。
引脚 8 是 R0(1) 和 R0(2)，这两个引脚是异步清零端。
当这两个引脚同时为高电平时，计数器会被清零，所有输出端都变为低电平。
引脚 9 是 S9(1) 和 S9(2)，它们是异步置 9 端。
当这两个引脚同时为高电平时，计数器会被置为 9，即 Q3Q2Q1Q0 ＝ 1001。
引脚 10 是 Q3'，是 Q3 的反相输出端。
引脚 11 是 Q2'，为 Q2 的反相输出端。
引脚 12 是 Q1'，是 Q1 的反相输出端。
引脚 13 是 Q0'，是 Q0 的反相输出端。
引脚 14 是 VCC，代表电源引脚，通常连接＋5V 电源。
了解了引脚功能，接下来我们看看 74LS90 的真值表。
真值表清晰地展示了在不同输入条件下，芯片输出端的状态。
当异步清零端 R0(1) 和 R0(2) 同时为高电平时，无论时钟输入和其他引脚状态如何，计数器都会被清零，输出 Q3Q2Q1Q0 为 0000。
当异步置 9 端 S9(1) 和 S9(2) 同时为高电平时，计数器会被置为 9，即输出 Q3Q2Q1Q0 为 1001。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1 除2、除5和除10计数器 因为74ls90包含有两个独立的（复位功能除外）计数器，一个
除2（触发器）和一个除5计数器。这两个计数器可以单独使用，也 可级联成一个除10计数器。
对用作除2计数器的情况，输入计数信号加到输入端INA（14 脚），输出取自输出端QA(12脚)，如图2所示。
利用74ls90设计除2、除3…直至除10的计数器电路设计方案， 供行业同仁借鉴和探讨。
2 基于74ls90的多种除法计数器的设计与研究
74LS90是二-五-十进制异步加法计数器，具有双时钟输入，并 具有清零和置数等功能，其引脚排列如图1所示。其管脚R 、 0（1） R0（2）是计数器置零端，同时为高电平时有效；R9（1）、R9（2）为置 9端，同时为高电平有效；QA、QB、QC、QD为数据输出端；INA、 INB为脉冲输入端。下面分别为除2~除10计数器的设计介绍。
这样输出端QC、QB分别接到复位零输入端R0(1)、R （ 0(2) 脚2、 3），在脚8QC端是非对称的除6输出。如图5所示。
图7 除8计数器原理图 2.7 除9计数器
因为9的BCD代码是1001，因此输出端QA、QD必须分别接到复 位零输入端R0(1)、R0(2)（脚2和3上），在输出端QD上得到非对称的 除9输出，如图7所示。
• 24 •
本文利用74ls90设计了除2、除3…、直至除10计数器的设计方 案，通过了解这9个除法计算器的工作原理，读者可以举一反三， 利用两个或两个以上的74ls90设计出除11包括除11以上的除法计数 器方案，也就不是太困难。
图6 除7计数器原理图 2.6 除8计数器
这只需要把输出端QD（脚11）接到复位0输入端R0(1)、R 即 0(2) 可，从输出端QC上得到非对称的除8输出，如图7所示。
图4 除4计数器原理图 2.4 除6计数器
与除3和除4的情况一样，可利用7490的QD、QC、QB、QA输出 使得在每第6次计数时复位到0000。在第6次计数时的二进制输出为 QD、QC、QB、QA=0110。也就是说，QC、QB在第6次时均为1（刘 占文,王姣姣,沈超,林涛.任意进制计数器实现的灵活性与多样性探讨 [J].电子设计工程,2016,24(08):148-151+154）。
• 23 •
ELECTRON计数，由输出端QC或QD就可以得到非对称的除7输出（林 涛,巨永锋.任意进制计数器设计方法[J].现代电子技术,2008(15):166167），如图6所示。
图3 除3计数器原理图 2.3 除4计数器
对于除4的情况，要求计数器在输出达到4（BCD0100）时复 位为0，复位零输入端R0(1)、R0(2)（脚2、3）都要接到QC输出端（脚 8）。在第5个计数脉冲到时，输出端QC瞬间变为1，但是计数器立 即复位到0。脚8即QB输出端是非对称除4输出端，如图4所示。
图8 除9计数器原理图
3 结语
图5 除6计数器原理图 2.5 除7计数器
因为7的BCD代码为0111，所以只用另个复位0输入R0(1)、R0(2) 来实现每7个输入脉冲的一次复位是不可能的，原因是只用代码的 2位会引起与除3、除5、除6相混淆。不过，尽管不用BCD输出序 列，但实现除7的功能是可能的，利用复位9输入R9（1）、R9（2）并使 复位0输入R0(1)、R0(2)接地，QC、QB输出端分别接到R9（1）、R9（2）端 （脚6、7）上，这时计数器就能对9、0、1、2、3、4、5、9、0…
对除5计数器的情况，输入脉冲信号加到INB端（脚1），而在 脚8、9、11上得到一个二进制输出序列，如图2所示。
图2 除2除5和除10计数器原理图 将74ls90连接成除10计数器有两种方法，一种是将除2计数器接 在除5计数器的前面（连接脚12和脚1，把输入端接在脚14上）。在 这种情况下，按照真值表在脚8、9、11、12上得到一个BCD（二十进制编码）计数序列。 如果频率合成器或其他应用需要一个对称的方波输出，则 可以把除2计数器接在除5计数器的后面，这时，输入端INB（脚 1）接受输入计数，输出端QD（脚11）连接到输入端INA（脚 14），并从QA输出端（脚12）得到对称的方波输出（高明伦,许 海辉,张多利.一种多位计数器的设计方法[J].电子测量与仪器学 报,2007,21(03):79-82）。 为了使计数器具有复位0和复位9的功能，输入端（脚2、3、 6、7）必须接地。 2.2 除3计数器 对于除3的情况，当BCD输出为3（即0011）时，计数器必须复 位到0。因此，计数器按照BCD（非对称）除10方式连接，但是复 位零输入R0(1)、R0(2)（脚2、3）接到输出端QA、QB（脚12和9）上。 复位9输入端R9(1)、R9(2)仍然保持接地，脚9QB是非对称除3输 出，如图3所示。
ELECTRONICS WORLD・探索与观察
基于74ls90的除法计数器的 设计和探讨
山西工程技术学院 崔建国 宁永香
计数器在数字系统中有非常重要的作用，从除2～除10计数器的 设计方案，在现有资料中没有系统的介绍，利用74ls90集成电路，可 以设计出除2、除3…直至除10的计数器电路设计，通过了解这9个除 法计算器的工作原理，行业人员可以利用两个或两个以上的74ls90设 计出除11包括除11以上的除法计数器电路，这是很容易实现的。
1 引言
计数是一种最简单基本的运算，计数器就是实现这种运算的逻 辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实 现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本 的计数单元和一些控制门所组成，计数单元则由一系列具有存储信 息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D 触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计 算机的控制器中对指令地址进行计数，以便顺序取出下一条指令， 在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字 仪器中对脉冲的计数等等（刘艳,李源,江冰,张秀芳.数字电子技术课 程教具的研究与设计[J].实验技术与管理,2016,33(06):210-212）。