基于CPCI总线的雷达信号处理系统

基于 ＣＰＣＩ总线 的雷达信号处理 系统
鲁 千红 ，杨 军
（空军雷达学院信 息与指挥 自动化系，武汉 ４３００１９）
ห้องสมุดไป่ตู้
摘 要 ：针对雷达数据 流的高速 、实时传输 问题和非实时操作 系统中信 息传输 的瓶颈 问题 ，基于ＣＰＣＩ国
际标 准总线 、高速 ＴＭＳ３２０Ｃ６４１６ ＤＳＰ芯片以ｇｔ＿ＦＰＧＡ器件等硬件设备 ，设 计 了一个通用 的雷达信号处理 系统． 实验 结果表明 ，该 系统具有通用性、可编程性 、兼容性 、实时性等特点：该 系统的设 计成功为雷达等 电子设备的 信号处理分机设计提供 了一条新 的思路
目前 ，雷 达信 号处理 系 统 主要 采 用 ＤＳＰ芯 片 和 ＦＰＧＡ等器件 实现 ，从而使 系统具 有很 强 的可 编 程性 和通用性 ．但其 中的总线标 准各式 各样 ，没 有 形成 一个 占主 导地位 或统 一 的总线 标准 ，这在 一 定程 度上 限制 了其通 用性 ．
为解决 雷达数 据 流的高速 、实时传 输 问题 ，本 文提 出采 用 ＣＰＣＩ国际标 准 总线 、ＴＩ公 司高 速 ＤＳＰ 芯 片 ＴＭＳ３２０Ｃ６４１６ 以及 Ａｌｔｅｒａ公司 的 ＦＰＧＡ器 件设计 一个通用 的雷达信 号处理 系统 ４］．在该 系统 中 ，ＣＰＣＩ标准 总线 技术 可保证 该 系统具 有通用性 ； 同时 ，利用 ＴＭＳ３２０Ｃ６４１６的 ＥＤＭＡ 功能来 实 现雷 达数 据 流 的高速 、实时传 输 ，此外 利用 ＣＰＣＩ总线 技 术可 实现 ＤＳＰ软件 、ＦＰＧＡ配 置和测 试 数据 的动 态 、直接加 载 ．总体上 ，该 系统 具有 如 下主要 特 点 ：① 通用性 ，可编 程性 ，兼容性 ．该 系统 可 与多种 雷达 接 口兼 容 ；② 实 时性 ．可 实现 雷达 信号 的实 时处 理 ；③ 独立 性 ．该 系统可 以作 为一 个独 立 的 雷 达信号 处理 实验 平 台 ，用 于 雷达 信号 处理新 算 法 的研 究与 验证 ．
Ｉ／Ｏ 接 口模 块还 可 以模 拟雷 达 的触 发 脉冲 和时 钟等 时序 ，并 可 通过加 载 数据 文件 模拟 雷达 Ｉ、Ｑ数字 视频 ．数据 文件 的加 载是 通过 ＣＰＣＩ总线 和显 示软件 的交互 界面 完成 的 ，其 中的 数据 既可 以是采集 的实际雷达数据 ，也可 以是仿真数据．因 此 本 系统可 以作 为相对 独立 的雷达 信号 处理 实验 平 台．
关键 词 ：ＣＰＣＩ总线 ；雷 达信 号处 理 ：通 用 性 中图分类号 ：ＴＮ９５７ 文献标识码：Ａ
随着 雷达 技术 的迅 速发 展 ，对 雷达 信号处 理 系统 的要求 越来越 高 ，其更 新 换代 的速 度也 越来 越 快 ．将雷 达信 号处理 系统与 ＣｏｍｐａｃｔＰＣＩ【ｌ （简称 ＣＰＣＩ）总线 技术 相结 合 ，加 快产 品开发周 期 ，尽快 将 最新 的雷 达信 号处 理算 法予 以工 程实 现 ，具有 重 要 的现实 意义 ．
维普资讯
第２１卷 第２期 ２００７年 ６月
空 军 雷 达 学 院 学 报
Ｊｏｕｒｎ ａｌ ｏｆ Ａｉｒ Ｆｏｒｃｅ Ｒａｄａｒ Ａｃａｄｅｍｙ
ＶＯ１．２１ Ｎｏ．２ Ｊｕｎ．２００７
文 章 编 号 ：１６７３—８６９１（２００７）０２—０１１８－０３
ｒ 。
ｃＰｃＩ总线
嘲
自定 义并行高速数据 总线 用 ＣＴ总线）
ａ】ＣＩ机箱
图 １ 基 于 ＣＰＣＩ总线的雷 达信号处理系 统组成框 图
信号 转接 板将雷 达 的有关 信号（如 Ｉ，Ｑ数字 视 频 ，触 发 脉 冲 和时钟 等 ）经 驱动 电路 驱动 后 ，通 过 双 绞线传 送 至 Ｉ／Ｏ接 口模 块．Ｉ／Ｏ接 口模块 主要 采 用 Ａｌｔｅｒａ公 司的 ＦＰＧＡ进 行设 计 Ｊ，它 在时钟 的 同步下 完成 Ｉ、Ｑ数字 视频 数据 转换 功能 ，使数 据 按 照约 定格式 ，经 由 自定 义高 速数 据传输 通道 ，送 至 ＤＳＰ模块 ．
收 稿 日期 ：２００７．０１．０９： 修 订 日期 ：２００７．０１．２６ 作 者简 介：鲁 千．￣（１９７１一），男 ，讲师 ，主要 从事 雷达信 号处 理研究
维普资讯
第２期
鲁千红，等：基于ＣＰＣＩ总线的雷达信号处理 系统
１１９
ＤＳＰ模 块 主要 采用 ＴＩ公 司 的 ＴＭＳ３２０Ｃ６４１６芯 片进 行设 计 ，它 可 以实现 各种 雷 达信 号处 理算 法 （如 ＭＴＩ处 理 、滑 窗检测 等 ）．当一 个 ＤＳＰ模 块不 能 满足用 户的处 理需求 时 ，可扩展成 ２个 或多个 ＤＳＰ 模块 ，多 ＤＳＰ模 块之 间 的任务 分配 、协 调 和同步 可 在 ＣＰＵ模 块 的控制 下完 成 ．每个 ＤＳＰ模块 保 留部 分 Ｉ／０连 线 ，用 于 ＤＳＰ板 间 的硬 件 同步 ．ＤＳＰ模 块 的处 理结 果分 ２路送 出 ：一路 通 过 ＣＰＣＩ总 线送 到 Ｉ／Ｏ接 口模 块 ，按 雷达 Ｐ显 的数 据格 式进 行 转换 ， 供雷 达显 示器 使用 ；另一 路经 ＣＰＣＩ总线 传送 至 ＣＰＵ模 块 的内存 ．
１ 系统设计
１．１ 系统组成
雷达 信号处理 系统组 成如 图 ｌ所示 ．该 系统 主 要 由信号转 接 板 、Ｉ／Ｏ接 口模 块 、ＣＰＵ模块 、ＤＳＰ模 块 和 显示 器等 组成 ．其 中 Ｉ／Ｏ接 口模 块 、ｃｐｕ模 块 和 ＤＳＰ模块 安 装在 标准 ＣＰＣＩ机 箱 中 ，通 过 ＣＰＣＩ 总线 传输 数据 ．
ＣＰＵ模块 为通 用计 算 机 ，采 用 Ｗｉｎｄｏｗｓ ２０００ 操作 系统 ，负 责提 供 总线 时钟 、总 线仲 裁 、系统 中 断处 理 、复位 、系统 资 源检 测及 自动配 置 ．它在 应 用 软 件——显 示软 件 的配合 下完 成数 据显 示 和参 数设 置等 功能 ．