第2章 89C51单片机硬件结构和原理
合集下载
第二章89C51单片机的结构和原理
第2章 89C51单片机的结构和原理
（3）I/O接口 89C51有四个8位并行接口，即P0-P3。它们
都是双向端口，每个端口有8条I/O线，均可输 入/输出。P0-P3口四个锁存器同RAM统一编址， 可以把I/O口当作一般特殊功能寄存器来寻址。
第2章 89C51单片机的结构和原理
2-2 89C51单片机引脚及其功能
第2章 89C51单片机的结构和原理Vss Vcc XTAL1
RST/VPD
XTAL2
EA/Vpp PSEN
ALE/PROG
RXD
TXD INT0 INT1
端 口
TT10
3
WR
RD
8030 89C51 8751
端口0 端口1 端口2
第2章 89C51单片机的结构和原理
各引脚功能简要说明如下：
1.电源引脚Vcc和Vss Vcc（40脚）：电源端，为+5V。 Vss（20脚）：接地端。 2.时钟电路引脚XTAL1和XTAL2 XTAL1（19）：接外部晶体和微调电容的一端；
89C51是Intel公司生产的一个单片机系列的名称。该公司 继 1976 推 出 MCS-48 系 列 8 位 单 片 机 后 ， 又 于 1980 年 推 出 了 89C51系列高档8位单片机。属于这一系列的单片机芯片有很 多种，如8051，8031，8751，80C51BH等等，它们的基本组 成、基本性能和指令系统都是相同的。为了叙述方便，今后 如不作说明，则常用89C51代表MCS51系列单片机。
第2章 89C51单片机的结构和原理
在这128B的RAM中，有32个字节单元可指定为工作 寄存器，这同一般微处理器不同。89C51的片内RAM和 工作寄存器排在一个队列里统一编址。
第2章 89C51单片机硬件结构和原理
2．累加器A 使用最频繁的寄存器，可写为Acc。“A”与“Acc” 书写上 的差别，将在第3章介绍。
作用如下：
（1）ALU单元的输入数据源之一，又是ALU运算结果存放单元。 （2）数据传送大多都通过累加器A，相当于数据的中转站。为 解决“瓶颈堵塞”问题，AT89S51增加了一部分可以不经过 累加器的传送指令。
18
PSW中各个位的功能： （1）Cy（PSW.7）进位标志位
可写为C。在算术和逻辑运算时，若有进位/借位，Cy＝1；
否则，Cy＝0。在位处理器中，它是位累加器。 （2）Ac（PSW.6）辅助进位标志位 在BCD码运算时，用作十进位调整。即当D3位向D4位产生进 位或借位时，Ac＝1；否则，Ac＝0。 （3）F0（PSW.5）用户设定标志位 由用户使用的一个状态标志位，可用指令来使它置1或清0， 控制程序的流向。用户应充分利用。
端（12-21V）。
4、I/O端口P0、P1、P2和P3 准双向的含义：
当I/O口作为输入时，应先向此口锁存器写入全1， 此 时该口引脚浮空，可作高阻抗输入。
1）P0口：用作通用的I/O口；当外扩存储器及I/O接口芯片时，P0口作为低8位地址 总线及数据总线的分时复用端口。 2）P1口：用作通用的I/O口 3）P2口：用作通用的I/O口；当外扩存储器及I/O接口芯片时，P2口作为高8位地址 总线 4）P3口：用作通用的I/O口；每个引脚有第二功能
图2－6 高128字节RAM(SFR区)
1、堆栈指针SP
堆栈指针SP（8位），可指向片内RAM00H～7FH的任何单元。系统 复位后，SP指向07H的RAM单元，所以入栈的第一个数据位于08H单元。
堆栈：在片内RAM区专门开辟的一个区域，数据的存取是按“后进先
AT89C51单片机的基本结构和工作原理
A T89C51单片机的主要工作特性：·内含4KB的FLASH存储器，擦写次数1000次；·内含28字节的RAM；·具有32根可编程I/O线；·具有2个16位可编程定时器；·具有6个中断源、5个中断矢量、2级优先权的中断结构；·具有1个全双工的可编程串行通信接口；·具有一个数据指针DPTR;·两种低功耗工作模式，即空闲模式和掉电模式；·具有可编程的3级程序锁定定位；AT89C51的工作电源电压为5（1±0.2）V且典型值为5V,最高工作频率为24MHz.AT89C51各部分的组成及功能：1.单片机的中央处理器（CPU）是单片机的核心，完成运算和操作控制，主要包括运算器和（1）运算器运算器主要用来实现算术、逻辑运算和位操作。
其中包括算术和逻辑运算单元ALU、累加器ACC、B寄存器、程序状态字PSW和两个暂存器等。
ALU是运算电路的核心，实质上是一个全加器，完成基本的算术和逻辑运算。
算术运算包括加、减、乘、除、增量、减量、BCD码运算；逻辑运算包括“与”、“或”、“异或”、左移位、右移位和半字节交换，以及位操作中的位置位、位复位等。
暂存器1和暂存器2是ALU的两个输入，用于暂存参与运算的数据。
ALU的输出也是两个：一个是累加器，数据经运算后，其结果又通过内部总线返回到累加器；另一个是程序状态字PSW，用于存储运算和操作结果的状态。
累加器是CPU使用最频繁的一个寄存器。
ACC既是ALU处理数据的来源，又是ALU运算结果的存放单元。
单片机与片外RAM或I/O扩展口进行数据交换必须通过ACC来进行。
B寄存器在乘法和除法指令中作为ALU的输入之一，另一个输入来自ACC。
运算结果存于AB寄存器中。
（2）控制器控制器是识别指令并根据指令性质协调计算机内各组成单元进行工作的部件，主要包括程序计数器PC、PC增量器、指令寄存器、指令译码器、定时及控制逻辑电路等，其功能是控制指令的读入、译码和执行，并对指令执行过程进行定时和逻辑控制。
第2章89C51单片机硬件结构与原理
串行通信
一、组成
一个8位 的微处理器CPU。
返回
片内数据存储器(RAM128B/256B）:
用以存放可以读/写的数据，如运算的中间结 果、最终结果以及欲显示的数据等。
返回
片内程序存储器Flash ROM （4KB/8KB）:
用以存放程序、一些原始数据和表格。但有 一些单片机内部不带ROM/EPROM，如8031、 8032、80C31等。
返回
（3）振荡器和定时电路
• 89C51单片机片内有振荡电路，只需 外接石英晶体和频率微调电容（2个 30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为 89C51工作的基本节拍即时间的最小 单位。
返回
（二）、存储器
1、程序存储器（ROM） 2、数据存储器（RAM）
返回
1、程序存储器（ROM）
地址从0000H开始。 用于存放程序和表格常数。
返回
2、数据存储器（RAM）
地址为00H～7FH。 用于存放运算的中间结果、数据暂存以
及数据缓冲等。 片内还有21个特殊功能寄存器（SFR），
它们同128字节RAM统一编址，地址为 80H～FFH。
返回
（三）、I/O接口
89C51有四个8位并行I/O接口P0～ P3。
区.
2 sdcw@
教学内容
§2.1 §2.2 §2.3 §2.4 §2.5
§2.6 §2.7
89C51单片机的结构 89C51单片机引脚及其功能 89C51存储器配置 CPU时序 复位及复位电路
89C51单片机的低功耗工作方式 输出/输入端口结构
返回
§2.1 89C51单片机的结构 §2.1.1 89C51组成结构与性能
89C51单片机硬件结构与基本原理
89C51单片机硬件结构和 基本的原理
1. 89C51单片机结构框图
Flash ROM
bus
89C51
89C5189C51单片机硬件结构和 基本的原理
8位CPU
256字节RAM
4KB Flash ROM
4个8位I/O口
2个定时/计数器
5个中断源
1个全双工串行口
片内振荡器和时钟 产生电路（最高允 许振荡频率为 24MHz）
EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
1、电源线：VCC(+5V)、VSS(地) 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 5、EA：访问程序存储控制信号 6、PSEN：外部ROM读选通信号 7、ALE：地址锁存控制信号
振荡器及时钟电路：提供片内时钟
89C51单片机硬件结构和 基本的原理
2.2 89C51单片机的引脚及功能
89C51单片机硬件结构和 基本的原理
MCS-51单片机信号引脚简介
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST RXD/ P3.0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4
片内RAM：
① 低128B片内RAM ② 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
89C51单片机硬件结构和 基本的原理
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
1. 89C51单片机结构框图
Flash ROM
bus
89C51
89C5189C51单片机硬件结构和 基本的原理
8位CPU
256字节RAM
4KB Flash ROM
4个8位I/O口
2个定时/计数器
5个中断源
1个全双工串行口
片内振荡器和时钟 产生电路（最高允 许振荡频率为 24MHz）
EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
1、电源线：VCC(+5V)、VSS(地) 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 5、EA：访问程序存储控制信号 6、PSEN：外部ROM读选通信号 7、ALE：地址锁存控制信号
振荡器及时钟电路：提供片内时钟
89C51单片机硬件结构和 基本的原理
2.2 89C51单片机的引脚及功能
89C51单片机硬件结构和 基本的原理
MCS-51单片机信号引脚简介
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST RXD/ P3.0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4
片内RAM：
① 低128B片内RAM ② 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
89C51单片机硬件结构和 基本的原理
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
STC89C51单片机硬件结构资料
0023H —— 串口中断入口
( 002BH —— T2溢出中断入口 )
三、内部数据存储器
物理上分为两大区域：00H ~ 7FH即128B内RAM区
7FH
80H ~ FFH即SFR区。
用户RAM区
数据缓冲区、堆栈区、工作 单元
2FH / 30H
位寻址区 （位地址00H ~ 7FH ）
1FH / 20H
PC增1 PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
1、中央处理单元（89C51 CPU） CPU是单片机的核心，是计算机的控制和指挥中心，由运算 器和控制器等部件组成。如图2-2。 运算器 ALU—8位算术和逻辑运算 对4位(半字节)、8位(字节)、16位(双字节)操作 算术运算 -- 加、减、乘、除、加1、减1、BCD数十进制 调整、比较 逻辑运算 -- 与、或、非、异或、求补、移位 TMP1，TMP2 – 8位暂存器 ACC – 8位累加器 累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中 作为89C51内部数据传送的中间寄存器 大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
一、89C51单片机的基本组成 图2-1所示位89C51带闪存(Flash ROM)单片机的基本结构 框图。
外部时钟 外部事件计数
振荡器和 时序OSC
程序存储器 4KB FlashROM
数据存储器 256B RAM/SFR
2×16位 定 时器/计数器
80C51 CPU
64KB总线 扩展控制器 可编程I/O 可编程全 双工串行口
MCS-51单片机内共有22个特殊功能寄存器，包括PC及SFR。 PC为程序计数器。它是一个双字节寄存器,寻址范围为: 0000H ～ FFFFH，即0 ～ 64KB。
2.1 89C51单片机的内部结构
4. 数据存储器 (1) 功能： 用于存放运算的中间结果、数据暂存和缓冲、 标志位等。
(2) 编址：
FFH 52子系列才有 FFH
SFR分布在 80H-FFH
其中11个可 位寻址
的RAM区
80H 7FH 80H
普通RAM区
89C51 128字节
30H 2FH 20H 1FH 00H
位寻址区 工作寄存器区
片内RAM前32个单元是工作寄存器区(00H—1FH)
FFH 52子系列才有 的RAM区 1FH 18H 17H 10H 0FH 08H 07H 06H 05H 04H 03H 02H 01H 00H
工作寄存器区3
工作寄存器区2
工作寄存器区1
R7 R6 R5 R4 R3 R2 R1 R0
80H 7FH
2
15
1
5
2/3
32
1
5/6
3. 程序存储器 (1) 功能： 用于存放编好的程序和表格常数。 (2) 编址：
0FFFFH
外部 ROM
1000H 0FFFH 内部 ROM 0000H (EA=1) 外部 ROM (EA=0) 0000H 0FFFH
片内ROM和片外ROM取指的速度相同
0000H 0003H 000BH 0013H 001BH 0023H 002BH
51系列单片机的存储器分为数据存储器和程序存储 器，其地址空间，存取指令和控制信号各有一套。
1. 物理结构
片内程序存储器
程序存储器ROM
89C51存储器
片外程序存储器 片内数据存储器 片外数据存储器
数据存储器ROM
2. 逻辑结构
FFH 特 殊 功 能 寄 存 器 80H 7FH 通用 RAM区 位寻址区 30H 2FH 20H 1FH 0FFFH 工作寄 存器区 0000H 0000H 1000H F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H 特 殊 FFFFH 功 能 寄 存 器 中 位 寻 址 F移位功能；位操作。
第2章 89C51单片机的结构及原理PPT课件
11
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
《单片机原理及应用》第二章 89C51单片机的结构和原理2012
• 片内容量为4KB，地址范围为0000H～0FFFH。 • 片外最多可扩至64KB ROM/EPROM，地址范围为 1000H～FFFFH。 • 片内外统一编址。 • ROM的寻址方式： • 1）当 EA=“1”时：
– 在0000～0FFFH范围内执行片内ROM中的程序，当指令地址超 过0FFFH 后就自动转向片外ROM中取指令。
• 四个8位并行I/O（输入/输出）接口P0~P3 • 两个定时/计数器
– 每个定时/计数器都可以设置成计数或定时方式
• 一个全双工UART的串行I/O口
– 可实现单片机与单片机或其它微机之间串行通信
• 五个中断源的中断控制系统
MCS-51系列单片机的性能
表中型号带“C”表示所用的是CMOS工艺，具有功耗低的优点。
什么是入口地址？
0023H
2 数据存储器 • 一般将随机存储器（RAM）用做数据存储器。可寻址空 间为64KB。MCS-51数据存储器可分为片内和片外两部 分。片内、片外独立编址。 片外RAM： 最大范围：0000H～FFFFH， 64KB；用指令MOVX访问。 片内RAM： 最大范围：00H～FFH，256B； 用指令MOV访问。 又分为两部分：低128B（00～ 7FH）为真正的RAM区，高128B （80～FFH）为特殊功能寄存器 （SFR）区。如右图所示。
第二章 89C51单片机的结构和原理
• • • • • 2.1 89C51单片机的结构 2.2 89C51的引脚及其功能 2.3 CPU时序 2.4 复位操作 2.5 89C51单片机的低功耗工作方式
2.1 89C51单片机的结构
89C51单片机内部结构示意图如下所示： 外部时钟源 外部事件计数输入
振荡器和时序 OSC
89C51单片机的硬件结构和原理
存放运算的中间结果、 数据暂存，堆栈
3.I/O接口
4个8位的并行口P0 P1P2 P3
§2-2 89C51单片机引脚及其功能
1.电源引脚 Vcc +5V
Vss 接地
2.时钟电路引脚 XTAL1（19PIN）和XTAL2（18PIN）
片内振荡器接法：XTAL1
XTAL2
1.2MHz-12MHz
外接时钟源接法：XTAL2浮空，XTAL1输入外部时钟脉冲
（2）外接时钟源 （较少采用）
2.指令周期、机器周期与状态周期 指令周期：执行一条指令所需的时间 机器周期：执行一个基本操作所需的时间 状态周期：一个状态周期由2个振荡周期组成 振荡周期：晶振的振荡周期，最小的时序单位
关系：一个指令周期由若干个机器周期组成, (1～4个） 一个机器周期由6个状态周期（ 12个振荡周期）组成
假如外接晶振12MHZ:则振荡周期=1/fosc=1/12=0.083us 机器周期=12/fosc=12/12=1us 指令周期=(1~4)机器周期
3.各种周期的相互关系
§2-5 复位操作
1. 复位操作： 系统处于正常工作状态时，振荡器稳定后，RST引脚上有一 个高电平并维持2个机器周期（24个振荡周期），CPU复位
D5 D4 D3
D2
D1 D0
位符号
SMOD
—
— — GF1 GF0 PD IDL
7）并行I/O端口P0～P3 8）串行数据缓冲器SBUF
9）定时器/计数器的专用寄存器T0和T1
§2-4 时钟电路及89C51CPU时序
系统时钟的作用： 微处理器、微控制器内部电路的工作基础。 晶振频率越高，系统时钟频率越高，单片机运
MCS51单片机和8051、8031、89C51等的关系
第2章_AT89C51单片机的结构a.
21H
0FH 0EH 0DH 0CH 0BH 0AH 09H 08H
20H
07H 06H 05H 04H 03H 02H 01H 00H
2019/7/16
33
用户RAM区
15
T1（定时/计数器1的外部计数输入）
P3.6
16
WR（外部数据存储器写脉冲输出）
P3.7
17
RD（外部数据存储器读脉冲输出）
2019/7/16
19
2.2 AT89C51单片机的存储器配置
一般微机通常是程序和数据共用一个存储空间，属 于“冯．诺依曼”（Von Neumann）结构。而单 片机的存储器组织结构则把程序存储空间和数据存 储空间严格区分开来，属于“哈佛”（Harvard） 结构。
易产生混淆。字节地址单元的数据（内容）是8位二进制数，
而位地址的数据（内容）是1位二进制数。例如，字节地址
2AH单元的数为0，表示位地址50H~57H中8个单元的数均
为0，又例如位地址28H的数为0表示字节地址25H的D0位
（最低位）为0。也可以用“字节地址.位”表示位地址，例
如25H.1（字节地址25H的第1位D1）等于位地址29H。
2019/7/16
17
⒋ I/O线 80C51共有4个8位并行I/O端口：P0、P1、P2、P3口，共32个 引脚。P3口还具有第二功能，用于特殊信号输入输出和控制 信号（属控制总线）。
P3.0 —— RXD：串行口输入端； P3.1 —— TXD：串行口输出端； P3.2 —— INT0：外部中断0请求输入端； P3.3 —— INT1：外部中断1请求输入端； P3.4 —— T0：定时/计数器0外部信号输入端； P3.5 —— T1：定时/计数器1外部信号输入端； P3.6 —— WR：外RAM写选通信号输出端； P3.7 —— RD：外RAM读选通信号输出端。
89C51单片机硬件结构和原理
• 经过12分频，成为机器周期信号（ MC = 12 /fosc）
需要指出的是，CPU的运算操作 在P1期间，数据传送在P2期间。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
振荡周期 晶振的振荡周期，单片机的最小时间单位。
若时钟的晶体的振荡频率为fosc，则时钟周期 Tosc=1/fosc。如fosc=6MHz，Tosc=166.7ns。
ACC
PSW
可完成的操作：加减法及8位数的乘除法运算；与、或、异或、循环移位等逻辑操作。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
累加器ACC
CPU 中 使 用 最频 繁 的 寄 存 器 ， 简 称 ACC或A寄存器。
其作用为： ALU的数据输入源之一，同时在ALU 运算结束后，其结果经内部总线又 送回ACC存放。 数据传送中转站，在某些情况下， 数据必须经过寄存器A进行中转。如 变址寻址指令： movc a,@a+dptr movc a,@a+pc
程序计数器PC变化的轨迹决定了程序的流程。
程序计数器PC是一个16位的计数器，故可以对64KB程序存储器进行寻址。 程序计数器PC的基本工作方式： PC自动加1，这是最基本的工作方式，也是被称为计数器的原因。 执行条件或无条件转移指令时，PC将被置入新值，程序流向发生变化。 在执行调用指令或响应中断时： PC的当前值，即下一条将要执行的指令的地址，被送入堆栈。 将子程序的入口地址或者中断矢量地址送入PC，程序流向发生变化， 执行子程序或中断服务程序。待子程序或中断服务程序结束后，将栈 顶的内容送到PC中，程序流程又返回到原来的地方，继续执行。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
需要指出的是，CPU的运算操作 在P1期间，数据传送在P2期间。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
振荡周期 晶振的振荡周期，单片机的最小时间单位。
若时钟的晶体的振荡频率为fosc，则时钟周期 Tosc=1/fosc。如fosc=6MHz，Tosc=166.7ns。
ACC
PSW
可完成的操作：加减法及8位数的乘除法运算；与、或、异或、循环移位等逻辑操作。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
累加器ACC
CPU 中 使 用 最频 繁 的 寄 存 器 ， 简 称 ACC或A寄存器。
其作用为： ALU的数据输入源之一，同时在ALU 运算结束后，其结果经内部总线又 送回ACC存放。 数据传送中转站，在某些情况下， 数据必须经过寄存器A进行中转。如 变址寻址指令： movc a,@a+dptr movc a,@a+pc
程序计数器PC变化的轨迹决定了程序的流程。
程序计数器PC是一个16位的计数器，故可以对64KB程序存储器进行寻址。 程序计数器PC的基本工作方式： PC自动加1，这是最基本的工作方式，也是被称为计数器的原因。 执行条件或无条件转移指令时，PC将被置入新值，程序流向发生变化。 在执行调用指令或响应中断时： PC的当前值，即下一条将要执行的指令的地址，被送入堆栈。 将子程序的入口地址或者中断矢量地址送入PC，程序流向发生变化， 执行子程序或中断服务程序。待子程序或中断服务程序结束后，将栈 顶的内容送到PC中，程序流程又返回到原来的地方，继续执行。
河南大学物理与电子学院
2.1.2 89C51单片机芯片内部结构
89C51单片机的硬件结构
（7）P(PSW.0)奇偶标志位
P=1，A中“1”的个数为奇数
P=0，A中“1”的个数为偶数
2.3.2 控制器 1．程序计数器PC（Program Counter）
存放下一条要执行的指令在程序存储器中的地址。 基本工作方式有以下几种：
（1）程序计数器自动加1 （2）执行有条件转移或无条件转移指令时， PC将被 置入新的数值，从而使程序的流向发生变化。 （3）执行子程序调用或中断调用，完成下列操作：
8031:无此部件； 8051:4K字节ROM； 8751:4K字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 4. 4个并行可编程的8位I/O口 P1口、P2口、P3口、P0口 5. 串行口 1个全双工的异步串行口，具有四种工作方式。
6. 定时器/计数器 7. 中断系统 8. 特殊功能寄存器（SFR）
I/O
I/O
断 源
Intel MCS-51 子系列
8031 8051
8751
128
80C31 80C51 87C51 字节
(4K字节) (4K字节)
2x16
4x8位
1
5
Intel MCS-52 子系列
8032 8052
8752
256
80C32 80C52 87C52 字节
(8K字节) (8K字节)
3x16
89C51内RAM又可分成三个物理空间：工作寄 存器区、位寻址区和数据缓冲区。
地址区域
00H～07H
00H
08H～0FH
～
10H～17H
1FH
18H～1FH
20H～2FH
30H～7FH
功能名称 工作寄存器0区 工作寄存器1区 工作寄存器2区 工作寄存器3区
第二章AT89S51单片机的硬件结构
自激振荡器如上图
电源及时钟引脚 时钟
时钟有两种方式， 一种是片内时钟振荡方式，需在这两 个脚外接石英晶体和振荡电容。 另一种是外接一个输入时钟信号，有 源晶振至XTAL1，令XTAL2悬空。 若使用石英晶体：则C=30pF±10pF； 若使用陶瓷谐振器：则C=40pF±10pF。
控制引脚 RST
2.3 CPU 运算器 PSW
⑦ 奇偶校验标志位P（Parity）： PSW.0奇偶校验标志位，用于指示运算结果中“1” 的个数的奇偶性。当累加器A中的数据“1”个数 为偶数时，P=0，若为奇数时，P=1。 在串行通信中，常用奇偶校验的方法来检测数据 串行传输的可靠性。
AT89S51方框图
2.1 AT89S51单片机的硬件组成
各功能部件简单说明： ROM 8031:无此部件；8051:4K字节ROM；8751:4K 字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 特殊功能寄存器（SFR）用于对片内各功能模块进行 管理、控制、监视。实际上是一些控制寄存器和状 态寄存器。共有26个，是一个具有特殊功能的RAM区。
④工作寄存器组选择位RS1和RS0
RS1 、RS0 工作寄存器组 R0~R7的物理地址
00
0
00H~07H
01
1
08H~0FH
10
2
10H~17H
11
3
18H~1FH
2.3 CPU 运算器 PSW
⑤ 溢出标志位OV（OVerflow）：溢出标志位 PSW.2用于指示带符号数运算的过程中是否发生溢 出。 如果结果产生溢出，则OV=1;否则OV=0 ⑥ PSW.1：保留位，无定义。给芯片制造商预留 的。
并行I/O口引脚P2口
电源及时钟引脚 时钟
时钟有两种方式， 一种是片内时钟振荡方式，需在这两 个脚外接石英晶体和振荡电容。 另一种是外接一个输入时钟信号，有 源晶振至XTAL1，令XTAL2悬空。 若使用石英晶体：则C=30pF±10pF； 若使用陶瓷谐振器：则C=40pF±10pF。
控制引脚 RST
2.3 CPU 运算器 PSW
⑦ 奇偶校验标志位P（Parity）： PSW.0奇偶校验标志位，用于指示运算结果中“1” 的个数的奇偶性。当累加器A中的数据“1”个数 为偶数时，P=0，若为奇数时，P=1。 在串行通信中，常用奇偶校验的方法来检测数据 串行传输的可靠性。
AT89S51方框图
2.1 AT89S51单片机的硬件组成
各功能部件简单说明： ROM 8031:无此部件；8051:4K字节ROM；8751:4K 字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 特殊功能寄存器（SFR）用于对片内各功能模块进行 管理、控制、监视。实际上是一些控制寄存器和状 态寄存器。共有26个，是一个具有特殊功能的RAM区。
④工作寄存器组选择位RS1和RS0
RS1 、RS0 工作寄存器组 R0~R7的物理地址
00
0
00H~07H
01
1
08H~0FH
10
2
10H~17H
11
3
18H~1FH
2.3 CPU 运算器 PSW
⑤ 溢出标志位OV（OVerflow）：溢出标志位 PSW.2用于指示带符号数运算的过程中是否发生溢 出。 如果结果产生溢出，则OV=1;否则OV=0 ⑥ PSW.1：保留位，无定义。给芯片制造商预留 的。
并行I/O口引脚P2口
at89c51的工作原理
at89c51的工作原理AT89C51是一款基于MCS-51体系结构的8位单片机，其工作原理如下：1. 存储器结构：AT89C51具有4KB的内部FLASH存储器，可用于存储程序和数据。
它还拥有128字节的RAM，用于存储变量和临时数据。
2. 中央处理单元（CPU）：AT89C51的CPU是一个8位的高性能单元，由一个ALU（算术逻辑单元）、寄存器组和控制单元组成。
它能够执行各种指令，包括算术和逻辑运算，以及控制和数据传输操作。
3. 输入/输出（I/O）口：AT89C51具有4个通用输入/输出端口，每个端口有8个引脚，可用于连接外部设备和传感器。
通过配置这些引脚，可以实现与外部环境的数据交换和控制。
4. 定时/计数器：AT89C51具有2个16位定时/计数器，可以用作计时和事件计数器。
这些定时器可以配置为不同的工作模式，例如计时延时、PWM生成和捕获模式等。
5. 串行通信接口：AT89C51集成了一个可配置的串行通信接口（UART），用于与其他设备进行串行数据传输。
它支持标准的异步串行通信协议，例如RS232。
6. 中断系统：AT89C51具有多种中断源和优先级控制，可以响应外部事件和内部发生的事件。
通过使用中断，可以实现实时响应和处理紧急事件。
7. 时钟和复位电路：AT89C51需要外部提供时钟信号来驱动其内部运行。
一个复位电路用于初始化和复位芯片的状态。
总之，AT89C51是一款多功能的单片机，通过集成的CPU、存储器、I/O口、定时/计数器、串行通信接口和中断系统等组件，实现了各种数据处理、控制和通信功能。
它被广泛应用于各种领域，如自动控制、仪器仪表、家电等。
(信息与通信)第2章89C51单片机硬件结构和原理
(信息与通信)第2章89C51 单片机硬件结构和原理
了解嵌入式系统的基本概念和89C51单片机的介绍，以及本章将要覆盖的硬件 结构和原理。
嵌入式系统概述
嵌入式系统是为特定应用开发的计算机系统，它可以控制、监测和完成特定任务。通过学习嵌入式系统的基本 概念，我们能够理解单片机的重要性和应用场景。
89C51单片机介绍
SPI接口的通信原理
SPI接口的通信原理是实现可靠数据传输的核心。学习SPI接口的通信原理可以帮助我们编写稳定、高效的单片 机程序。
I2C总线
I2C总线是一种常用的串行通信协议。了解I2C总线的工作原理和特点，可以实 现单片机与多个设备的简单连接和数据交换。
I2C总线通信原理
I2C总线通信原理是实现可靠数据交换的关键。通过学习I2C总线通信原理，我 们可以更好地使用该通信协议并避免潜在问题。
89C51单片机是一种基于Harvard结构的8位微处理器。它具有许多功能和性能优势，适用于各种嵌入式应用。 让我们深入了解它的特点和优势。
89C51单片机硬件结构
了解89C51单片机的硬件结构是理解其内部组件和功能的关键。通过学习芯片内部的存储器、外设和IO口，我 们可以更好地使用和设计单片机应用。
定时器/计数器是单片机中非常重要的功能模块。通过学习定时器的工作原理 和编程方法，我们可以实现各种时间控制和计数任务。
89C51单片机的中断控制器
中断是单片机中常用的断向量表的结构，可以实现及 时响应和处理各种事件。
中断系统的原理
中断系统是单片机中的重要组成部分。通过学习中断系统的原理和中断处理 过程，我们可以实现多任务处理和优化系统性能。
与外部设备的通信方式
单片机需要与外部设备进行通信才能完成各种任务。学习串行口、SPI接口、 I2C总线等通信方式可以实现与其他设备的数据交换与控制。
了解嵌入式系统的基本概念和89C51单片机的介绍，以及本章将要覆盖的硬件 结构和原理。
嵌入式系统概述
嵌入式系统是为特定应用开发的计算机系统，它可以控制、监测和完成特定任务。通过学习嵌入式系统的基本 概念，我们能够理解单片机的重要性和应用场景。
89C51单片机介绍
SPI接口的通信原理
SPI接口的通信原理是实现可靠数据传输的核心。学习SPI接口的通信原理可以帮助我们编写稳定、高效的单片 机程序。
I2C总线
I2C总线是一种常用的串行通信协议。了解I2C总线的工作原理和特点，可以实 现单片机与多个设备的简单连接和数据交换。
I2C总线通信原理
I2C总线通信原理是实现可靠数据交换的关键。通过学习I2C总线通信原理，我 们可以更好地使用该通信协议并避免潜在问题。
89C51单片机是一种基于Harvard结构的8位微处理器。它具有许多功能和性能优势，适用于各种嵌入式应用。 让我们深入了解它的特点和优势。
89C51单片机硬件结构
了解89C51单片机的硬件结构是理解其内部组件和功能的关键。通过学习芯片内部的存储器、外设和IO口，我 们可以更好地使用和设计单片机应用。
定时器/计数器是单片机中非常重要的功能模块。通过学习定时器的工作原理 和编程方法，我们可以实现各种时间控制和计数任务。
89C51单片机的中断控制器
中断是单片机中常用的断向量表的结构，可以实现及 时响应和处理各种事件。
中断系统的原理
中断系统是单片机中的重要组成部分。通过学习中断系统的原理和中断处理 过程，我们可以实现多任务处理和优化系统性能。
与外部设备的通信方式
单片机需要与外部设备进行通信才能完成各种任务。学习串行口、SPI接口、 I2C总线等通信方式可以实现与其他设备的数据交换与控制。
第2单元P89C51结构和原理
现程序的顺序执行。 PC没有地址，是不可寻址的，因此用户无法对它进行
读写，但可以通过转移、调用、返回等指令改变其内容，
以实现程序的转移。因地址不在SFR（专用寄存器）之 内，一般不计作专用寄存器 。
指针类寄存器_2
堆栈指针SP，8位。总是指向栈顶。遵循“后 进先出”的原则
入栈时，SP先加1，数据再压入SP指向的单元。出
2. P89C5x引脚及功能_1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 P1.0/T2 P1.1/T2EX P1.2/ECI P1.3/CEX0 P1.4/CEX1 P1.5/CEX2 P1.6/CEX3 P1.7/CEX4 RST/VPD P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD XTAL1 XTAL2 GND Vcc P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 EA/VPP ALE/PROG PSEN P2.7/A15 P2.6/A14 P2.5/A13 P2.4/A12 P2.3/A11 P2.2/A10 P2.1/A9 P2.0/A8 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
P89C5x
P89C5x单片机P1端口的第二功能
引脚
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
第二功能
T2 T2EX ECI CEX0 CEX1 CEX2 CEX3 CEX4
读写，但可以通过转移、调用、返回等指令改变其内容，
以实现程序的转移。因地址不在SFR（专用寄存器）之 内，一般不计作专用寄存器 。
指针类寄存器_2
堆栈指针SP，8位。总是指向栈顶。遵循“后 进先出”的原则
入栈时，SP先加1，数据再压入SP指向的单元。出
2. P89C5x引脚及功能_1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 P1.0/T2 P1.1/T2EX P1.2/ECI P1.3/CEX0 P1.4/CEX1 P1.5/CEX2 P1.6/CEX3 P1.7/CEX4 RST/VPD P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD XTAL1 XTAL2 GND Vcc P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 EA/VPP ALE/PROG PSEN P2.7/A15 P2.6/A14 P2.5/A13 P2.4/A12 P2.3/A11 P2.2/A10 P2.1/A9 P2.0/A8 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
P89C5x
P89C5x单片机P1端口的第二功能
引脚
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
第二功能
T2 T2EX ECI CEX0 CEX1 CEX2 CEX3 CEX4
2 AT89C51单片机硬件结构
AT89C1051
AT89C2051
AT89C51 AT89S51 AT89C52 AT89S52
2
4 4 8 8
128
128 128 256 256
15
32 32 32 32
2
2 2 3 3
5
5 5 6 6
20
40 40 40 40 ISP ISP
AT89LV51
AT89LV52
4
8
128
256
32
LJMP S_INT0
0030H
0003H
…
0030H 0031H
…
22
程序计数器PC
1. PC是一个16位的地址寄存器，用于存放下一条将要执行 的指令在程序存储器中的地址。 2. PC不属于特殊功能寄存器，不可访问，在物理结构上是独 立的。 3.PC的基本工作方式有： ⑴ 自动加1。CPU从程序存储器中每读一个字节，自动执行 PC+1→PC；
Atmel公司的89系列单片机主要有AT89S51、 AT89S52 AT89C51、AT89C2051和AT89C1051等 型号。 6
ATMEL的51系列单片机
型号 片内Flash ROM (KB) 1 片内 RAM (B) 128 I/O口线 （位） 15 定时器/ 计数器 （个） 1 引脚 中断 源 （条） （个） 3 20 备注
XTAL2(18脚)：接外部晶振和微调电容的另一端。
（*外部时钟）
VCC
XTAL1 C1 C2 晶振 8051 XTAL2
外部时钟 信号 TTL
XTAL2 8051 XTAL1 VSS
12
控制引脚（4根）
RST/VPD（9脚）：复位信号/备用电源输入引脚。
第2章 89C51单片机硬件结构和原理
及指令译码器ID （2）指令寄存器 及指令译码器 ）指令寄存器IR及指令译码器 （3）振荡器和定时电路 ）
（1）程序计数器 （16位） ）程序计数器PC（ 位 由两个8位计数器PCH、PCL组成。 由两个8位计数器PCH、PCL组成。 PCH 组成 PC用来存放下一条将要执行的指令地址。 PC用来存放下一条将要执行的指令地址。 用来存放下一条将要执行的指令地址 改变PC内容，改变执行的流向。 改变PC内容，改变执行的流向。 PC内容 PC可对64KB的ROM直接寻址 也可对89C51 可对64KB 直接寻址， PC可对64KB的ROM直接寻址，也可对89C51 片内RAM寻址。 RAM寻址 片内RAM寻址。
PC增1 增 PC DPTR
P1锁存器 锁存器
P3锁存器 锁存器 P3驱动器 驱动器 P3.0-P3.7
P1驱动器 驱动器 P1.0-P1.7
二、结构组成
（一）、中央处理单元（CPU） ）、中央处理单元（ 中央处理单元 ） （二）、存储器 ）、存储器 （三）、I/O接口 ）、 接口
（一）、中央处理单元（CPU） ）、中央处理单元（ 中央处理单元 ） 1．运算器 ．
PSEN（29脚）： （ 脚
程序存储器允许信号输出端。 程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲作为 在访问片外ROM时 ROM 读片外ROM的选通信号，接片外ROM ROM的选通信号 读片外ROM的选通信号，接片外ROM 的OE 端。 它的负载能力为8 LS型TTL负载。 它的负载能力为8个LS型TTL负载。 负载
31脚 EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。 EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内 访问片内EPROM/ROM 当该引脚接高电平时，CPU访问片内EPROM/ROM 并执行片内程序存储器中的指令，但当PC PC值超过 并执行片内程序存储器中的指令，但当PC值超过 0FFFH（片内ROM 4KB） ROM为 0FFFH（片内ROM为4KB）时，将自动转向执行片 ROM中的程序 中的程序。 外ROM中的程序。 当该引脚接低电平时，CPU只访问片外 当该引脚接低电平时，CPU只访问片外 EPROM/ROM并执行外部程序存储器中的程序 并执行外部程序存储器中的程序。 EPROM/ROM并执行外部程序存储器中的程序。 8751片内EPROM固化编程时 片内EPROM固化编程时， Vpp：对8751片内EPROM固化编程时，编程电压输入 12-21V）。 端（12-21V）。
STC89C51单片机硬件结构和原理
算术运算 -- 加、减、乘、除、加1、减1、BCD数十进制 调整、比较
逻辑运算 -- 与、或、非、异或、求补、移位
TMP1，TMP2 – 8位暂存器
ACC – 8位累加器
累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中
作为89C51内部数据传送的中间寄存器
19
VSS
20
40
VCC
39
P0.0
32
31
89C51 30
29 28
P0.7
EA/Vpp ALE / PROG PSEN P2.7
21
P2.0
1. 电源 VCC：电源端，+5V VSS：接地，GND
2. 外接晶体引脚XTAL1和XTAL2
XTAL1：片内振荡器反向放大器输入端，接外部晶体振荡 器一个脚；由外部输入时钟信号时，该脚接地
大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
B -- 8位寄存器
如图2-2
乘除运算指令中存放一个操作数，操作结束时存放一 部分结果
乘除指令运算之外时可作通用寄存器
PSW -- 程序状态字寄存器
指示指令执行后的状态信息
PSW各位单元可供程序查询和判别
布尔处理器
图2-3
89C51
89C51
89C51
图2-3
ALE / /PROG —— 地址锁存控制端 提供1/6 fosc振荡频率；为其内的Flash ROM输入编程脉冲 /PSEN —— 外部程序存储器的读选通信号端
EA / Vpp —— 内/外ROM选择端
EA = 1 时，访问内部程序存储器,即内ROM EA = 0 时，只访问外部程序存储器,即外ROM
逻辑运算 -- 与、或、非、异或、求补、移位
TMP1，TMP2 – 8位暂存器
ACC – 8位累加器
累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中
作为89C51内部数据传送的中间寄存器
19
VSS
20
40
VCC
39
P0.0
32
31
89C51 30
29 28
P0.7
EA/Vpp ALE / PROG PSEN P2.7
21
P2.0
1. 电源 VCC：电源端，+5V VSS：接地，GND
2. 外接晶体引脚XTAL1和XTAL2
XTAL1：片内振荡器反向放大器输入端，接外部晶体振荡 器一个脚；由外部输入时钟信号时，该脚接地
大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
B -- 8位寄存器
如图2-2
乘除运算指令中存放一个操作数，操作结束时存放一 部分结果
乘除指令运算之外时可作通用寄存器
PSW -- 程序状态字寄存器
指示指令执行后的状态信息
PSW各位单元可供程序查询和判别
布尔处理器
图2-3
89C51
89C51
89C51
图2-3
ALE / /PROG —— 地址锁存控制端 提供1/6 fosc振荡频率；为其内的Flash ROM输入编程脉冲 /PSEN —— 外部程序存储器的读选通信号端
EA / Vpp —— 内/外ROM选择端
EA = 1 时，访问内部程序存储器,即内ROM EA = 0 时，只访问外部程序存储器,即外ROM
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
89C51RAM均为128B，地址为00H～7FH。 用于存放运算的中间结果、数据暂存以及数据缓 冲等。 这128B的RAM中有32个字节单元可指定为工作寄 存器。 片内还有21个特殊功能寄存器（SFR），它们同 128字节RAM统一编址，地址为80H～FFH。后面详 细介绍。
09:36
返回
• •
09:36
返回
单片机原理及接口技术
§2.1.2 89C51单片机芯片内部结构
一、结构图 二、结构组成
09:36
返回
单片机原理及接口技术
一、结构图
• 由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 • 89C51单片机内部结构如 图2-2所示。
09:36
返回
单片机原理及接口技术
§2.2.2 89C51技术
§2.2.1 89C51单片机引脚
• 图2-3是 89C51/LV51的引脚结构图，有双列直插封装 (DIP)方式和方形封装方式。
09:36
返回
单片机原理及接口技术
图2-3
89C51/LV51的引脚结构
09:36
单片机原理及接口技术
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
PSEN ALE EA RESET
控制器
定 时 控 制
指 令 译 码 器
OSC
指 令 寄 存 器
P1锁存器 P1驱动器
P3锁存器
09:36 XTAL1
返回
可编程I/O
可编程全双工 串行口 串行通信
一、组成
1、一个8位 的微处理器CPU。 2、片内数据存储器(RAM128B/256B）: 3、片内4kB程序存储器Flash ROM（4KB）:
用以存放程序、一些原始数据和表格。
用以存放可以读/写的数据，如运算的中间结果、最终结果以及欲显示的数据等。
09:36
返回
单片机原理及接口技术
二、时钟电路引脚：XTAL1和XTAL2
• XTAL2（18脚）：接外部晶体和微调电容
的一端；在89C51 片内它是振荡电路反向 放大器的输出端，振荡电路的频率就是晶 体固有频率。若需采用外部时钟电路时， 该引脚输入外部时钟脉冲。89C51正常工作 时，该引脚应有脉冲信号输出。
89C51单片机 内部结构图
RAM地址 寄存器
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
PSEN ALE EA RESET
第2章 89C51单片机的结构和原理
§2.1 89C51单片机芯片内部结构及特点
§2.2
§2.3 §2.4
89C51单片机引脚及其功能
89C51单片机存储器配置 时钟电路及89C51CPU时序
§2.5 §2.6
§2.7
09:36
复位操作 89C51单片机的低功耗工作方式
输出/输入端口结构
6、一个全双工UART的串行I/O口:
可实现单片机与单片机或其它微机之间串行通信。
7、片内振荡器和时钟产生电路:
但需外接晶振和电容。
8、五个中断源的中断控制系统。 9、具有节电工作方式： 09:36
返回 休闲方式及掉电方式。
单片机原理及接口技术
二、89C51系列单片机的性能
• • • 89C51单片机与8051相比，具有节电工作方式，即休闲方式及掉电方式。 以上各个部分通过片内8位数据总线（DBUS）相连接。 另外89C51是用静态逻辑来设计的，其工作频率可下降到0 Hz，并提供两种可用 软件来选择的省电方式——空闲方式（Idle Mode)和掉电方式（Power Down Mode）。在空闲方式中，CPU停止工作，而RAM、定时器/计数器、串行口和中 断系统都继续工作。此时的电流可降到大约为正常工作方式的15%。在掉电方式 中，片内振荡器停止工作，由于时钟被“冻结”，使一切功能都暂停，故只保存 片内RAM中的内容，直到下一次硬件复位为止。这种方式下的电流可降到15 μA 以下，最小可降到06 μA。 89C51单片机还有一种低电压的型号，即89LV51，除了电压范围有区别之外，其 余特性与89C51完全一致。 89C51/LV51是一种低功耗/低电压、高性能的8位单片机。它采用了CMOS工艺和 高密度非易失性存储器（NURAM）技术，而且其输出引脚和指令系统都与 MCS51兼容；片内的Flash ROM允许在系统内改编程序或用常规的非易失性存储 器编程器来编程。因此89C51/LV51是一种功能强、灵活性高，且价格合理的单片 机，可方便地应用在各种控制领域。
单片机原理及接口技术
3、I/O接口
89C51有四个8位并行I/O接口P0～P3。
它们都是双向端口，每个端口各有8 条I/O线。 P0-P3口四个锁存器同RAM统一编址， 可作为SFR来寻址。
09:36
返回
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
09:36
单片机原理及接口技术
三、控制信号引脚：
• ALE/PROG（30脚）：
RST、ALE、PSEN和EA
ALE：地址锁存允许信号端。正常工作时，
该引脚以振荡频率的1/6固定输出正脉冲。 CPU访问片外存储器时，该引脚输出信号作 为锁存低8位地址的控制信号。它的负载能 力为8个LS型TTL负载。
XTAL2
单片机原理及接口技术 P3.0-P3.7 P1.0-P1.7
P3驱动器
返回
二、结构组成
（一）、中央处理单元（CPU）
（二）、存储器 （三）、I/O接口
09:36
返回
单片机原理及接口技术
1、中央处理单元（89C51CPU）
• 1）运算器
• 2）控制器
09:36
返回
单片机原理及接口技术
1）运算器
（2）8位累加器ACC（A）：
它经常作为一个运算数经暂存器2进入
ALU的输入端，与另一个来自暂存器1
的运算数进行运算，运算结果又送回
ACC。
09:36
返回
单片机原理及接口技术
1）运算器
（3）8位程序状态寄存器PSW：
指示指令执行后的状态信息供程序查询
和判别用。
09:36
返回
单片机原理及接口技术
09:36
单片机原理及接口技术
二、时钟电路引脚：XTAL1和XTAL2
• XTAL1（19脚）：接外部晶体和微调
电容的另一端；在片内它是振荡电
路反向放大器的输入端，在采用外 部时钟时，该引脚接地。
返回
09:36
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
• RST/VPD（9脚）：
09:36
返回
单片机原理及接口技术
2、存储器
1）程序存储器（ROM）
2）数据存储器（RAM）
09:36
返回
单片机原理及接口技术
1）程序存储器（ROM）
89C51片内为4KB Flash ROM。
地址从0000H开始。
用于存放程序和表格常数。
09:36
返回
单片机原理及接口技术
2）数据存储器（RAM）
返回
单片机原理及接口技术
§2.1
89C51单片机芯片内部结构及特点
§2.1.1 89C51单片机的基本组成 §2.1.2 89C51单片机芯片内部结构
09:36
返回
单片机原理及接口技术
§2.1.1 89C51单片机的基本组成
一、组成
二、89C51系列单片机的性能
09:36
返回
单片机原理及接口技术
程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲 作为读片外ROM的选通信号，接片外 ROM 的OE端。 它的负载能力为8个LS型TTL负载。
09:36
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
• EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内ROM并 执行片内程序存储器中的指令，但当PC值超 过0FFFH（片内ROM为4KB）时，将自动转向 执行片外ROM中的程序。 当该引脚接低电平时，CPU只访问片外ROM 并执行外部程序存储器中的程序。
1）运算器
（4）8位寄存器B： 在乘除运算时，用来存放一个操作数也 用来存放运算后的一部分结果；如不 能做乘除运算时，作为通用寄存器。
09:36
返回
单片机原理及接口技术
1）运算器
（5）布尔处理器： 专门用于处理位操作的，以PSW中的C为 其累加器。
09:36
返回
单片机原理及接口技术
1）运算器
（6）2个8位暂存器：
1）运算器
（1）8位的ALU： （2）8位累加器ACC（A）：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
09:36
返回
单片机原理及接口技术
1）运算器
（1）8位的ALU： 可对4位、8位、16位数据进行操作。
09:36
09:36
返回
• •
09:36
返回
单片机原理及接口技术
§2.1.2 89C51单片机芯片内部结构
一、结构图 二、结构组成
09:36
返回
单片机原理及接口技术
一、结构图
• 由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 • 89C51单片机内部结构如 图2-2所示。
09:36
返回
单片机原理及接口技术
§2.2.2 89C51技术
§2.2.1 89C51单片机引脚
• 图2-3是 89C51/LV51的引脚结构图，有双列直插封装 (DIP)方式和方形封装方式。
09:36
返回
单片机原理及接口技术
图2-3
89C51/LV51的引脚结构
09:36
单片机原理及接口技术
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
PSEN ALE EA RESET
控制器
定 时 控 制
指 令 译 码 器
OSC
指 令 寄 存 器
P1锁存器 P1驱动器
P3锁存器
09:36 XTAL1
返回
可编程I/O
可编程全双工 串行口 串行通信
一、组成
1、一个8位 的微处理器CPU。 2、片内数据存储器(RAM128B/256B）: 3、片内4kB程序存储器Flash ROM（4KB）:
用以存放程序、一些原始数据和表格。
用以存放可以读/写的数据，如运算的中间结果、最终结果以及欲显示的数据等。
09:36
返回
单片机原理及接口技术
二、时钟电路引脚：XTAL1和XTAL2
• XTAL2（18脚）：接外部晶体和微调电容
的一端；在89C51 片内它是振荡电路反向 放大器的输出端，振荡电路的频率就是晶 体固有频率。若需采用外部时钟电路时， 该引脚输入外部时钟脉冲。89C51正常工作 时，该引脚应有脉冲信号输出。
89C51单片机 内部结构图
RAM地址 寄存器
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
PSEN ALE EA RESET
第2章 89C51单片机的结构和原理
§2.1 89C51单片机芯片内部结构及特点
§2.2
§2.3 §2.4
89C51单片机引脚及其功能
89C51单片机存储器配置 时钟电路及89C51CPU时序
§2.5 §2.6
§2.7
09:36
复位操作 89C51单片机的低功耗工作方式
输出/输入端口结构
6、一个全双工UART的串行I/O口:
可实现单片机与单片机或其它微机之间串行通信。
7、片内振荡器和时钟产生电路:
但需外接晶振和电容。
8、五个中断源的中断控制系统。 9、具有节电工作方式： 09:36
返回 休闲方式及掉电方式。
单片机原理及接口技术
二、89C51系列单片机的性能
• • • 89C51单片机与8051相比，具有节电工作方式，即休闲方式及掉电方式。 以上各个部分通过片内8位数据总线（DBUS）相连接。 另外89C51是用静态逻辑来设计的，其工作频率可下降到0 Hz，并提供两种可用 软件来选择的省电方式——空闲方式（Idle Mode)和掉电方式（Power Down Mode）。在空闲方式中，CPU停止工作，而RAM、定时器/计数器、串行口和中 断系统都继续工作。此时的电流可降到大约为正常工作方式的15%。在掉电方式 中，片内振荡器停止工作，由于时钟被“冻结”，使一切功能都暂停，故只保存 片内RAM中的内容，直到下一次硬件复位为止。这种方式下的电流可降到15 μA 以下，最小可降到06 μA。 89C51单片机还有一种低电压的型号，即89LV51，除了电压范围有区别之外，其 余特性与89C51完全一致。 89C51/LV51是一种低功耗/低电压、高性能的8位单片机。它采用了CMOS工艺和 高密度非易失性存储器（NURAM）技术，而且其输出引脚和指令系统都与 MCS51兼容；片内的Flash ROM允许在系统内改编程序或用常规的非易失性存储 器编程器来编程。因此89C51/LV51是一种功能强、灵活性高，且价格合理的单片 机，可方便地应用在各种控制领域。
单片机原理及接口技术
3、I/O接口
89C51有四个8位并行I/O接口P0～P3。
它们都是双向端口，每个端口各有8 条I/O线。 P0-P3口四个锁存器同RAM统一编址， 可作为SFR来寻址。
09:36
返回
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
09:36
单片机原理及接口技术
三、控制信号引脚：
• ALE/PROG（30脚）：
RST、ALE、PSEN和EA
ALE：地址锁存允许信号端。正常工作时，
该引脚以振荡频率的1/6固定输出正脉冲。 CPU访问片外存储器时，该引脚输出信号作 为锁存低8位地址的控制信号。它的负载能 力为8个LS型TTL负载。
XTAL2
单片机原理及接口技术 P3.0-P3.7 P1.0-P1.7
P3驱动器
返回
二、结构组成
（一）、中央处理单元（CPU）
（二）、存储器 （三）、I/O接口
09:36
返回
单片机原理及接口技术
1、中央处理单元（89C51CPU）
• 1）运算器
• 2）控制器
09:36
返回
单片机原理及接口技术
1）运算器
（2）8位累加器ACC（A）：
它经常作为一个运算数经暂存器2进入
ALU的输入端，与另一个来自暂存器1
的运算数进行运算，运算结果又送回
ACC。
09:36
返回
单片机原理及接口技术
1）运算器
（3）8位程序状态寄存器PSW：
指示指令执行后的状态信息供程序查询
和判别用。
09:36
返回
单片机原理及接口技术
09:36
单片机原理及接口技术
二、时钟电路引脚：XTAL1和XTAL2
• XTAL1（19脚）：接外部晶体和微调
电容的另一端；在片内它是振荡电
路反向放大器的输入端，在采用外 部时钟时，该引脚接地。
返回
09:36
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
• RST/VPD（9脚）：
09:36
返回
单片机原理及接口技术
2、存储器
1）程序存储器（ROM）
2）数据存储器（RAM）
09:36
返回
单片机原理及接口技术
1）程序存储器（ROM）
89C51片内为4KB Flash ROM。
地址从0000H开始。
用于存放程序和表格常数。
09:36
返回
单片机原理及接口技术
2）数据存储器（RAM）
返回
单片机原理及接口技术
§2.1
89C51单片机芯片内部结构及特点
§2.1.1 89C51单片机的基本组成 §2.1.2 89C51单片机芯片内部结构
09:36
返回
单片机原理及接口技术
§2.1.1 89C51单片机的基本组成
一、组成
二、89C51系列单片机的性能
09:36
返回
单片机原理及接口技术
程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲 作为读片外ROM的选通信号，接片外 ROM 的OE端。 它的负载能力为8个LS型TTL负载。
09:36
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
• EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内ROM并 执行片内程序存储器中的指令，但当PC值超 过0FFFH（片内ROM为4KB）时，将自动转向 执行片外ROM中的程序。 当该引脚接低电平时，CPU只访问片外ROM 并执行外部程序存储器中的程序。
1）运算器
（4）8位寄存器B： 在乘除运算时，用来存放一个操作数也 用来存放运算后的一部分结果；如不 能做乘除运算时，作为通用寄存器。
09:36
返回
单片机原理及接口技术
1）运算器
（5）布尔处理器： 专门用于处理位操作的，以PSW中的C为 其累加器。
09:36
返回
单片机原理及接口技术
1）运算器
（6）2个8位暂存器：
1）运算器
（1）8位的ALU： （2）8位累加器ACC（A）：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
09:36
返回
单片机原理及接口技术
1）运算器
（1）8位的ALU： 可对4位、8位、16位数据进行操作。
09:36