基于多核处理器的任务级与数据级相结合的HEVC并行解码技术与实现

基于多核处理器的任务级与数据级相结合的HEVC并行解码技术
与实现
与以往视频编解码标准相比,最新的HEVC视频编解码标准面临着计算复杂度迅速增加的问题,这直接影响了它的运行和实现,而提高处理速度、增强计算能力的有效方法之一就是在多核平台上进行并行化处理。

本文将采用美国Tilera 公司提供的Tilera-Gx36多核处理器作为硬件实验平台,并基于该多核平台实现多层次任务级与数据级并行的HEVC解码方法。

论文的主要研究内容和创新点如下:(1)提出了一种基于CTU单元像素依赖关系的低时延去方块滤波并行方法。

通过对图像帧中的各滤波边界的依赖性分析,探究其可采用的并行方法,并分析现有的基于CTU行的去方块滤波并行方法,对其加以改进,实现基于CTU单元的并行处理,进一步提升去方块滤波模块的解码效率。

同时依据CTU单元解码依赖关系设计出合理的CTU单元划分结构,来进一步提升解码器的解码效率。

(2)提出了一种多层次任务级与数据级并行的解码方法。

利用HEVC数据中的依赖性,将整个HEVC解码器划分为5个任务模块,分别为码流读取模块、熵解码模块、像素重构模块、去方块滤波模块以及样点自适应补偿模块;针对不同的解码任务模块分别设计并行方法,并对缓冲存储空间进行有效管理,同时在各模块间利用各CTU单元的依赖关系实现不同解码任务间基于CTU单元的流水线并行处理,采用线程池技术为解码任务动态分配线程资源,实
现以功能模块和处理数据单元划分的多层次任务级与的数据级并行的解码,获得了比标准WPP方法更高的解码加速比。

(3)提出了结合多核平台资源的快速解码方法。

为所设计的基于多核平台任务级与数据级相结合的HEVC并行解码方法提供了多种优化方法,包括多任务并行处理时使用线程池技术以减少系统开销,同时在HEVC解码器各任务模块中引入数据冗余减少机制用来减少冗余的数据操作以及使用多核处理器平台提供的各种优化方法以进一步提升HEVC解码器的整体解码性能。

针对本文所设计的基于多核平台的HEVC解码方法,本文设计了多个对比实验,并对实验结果进行分析,从而验证各并行解码方法的效果。

由实验数据结果可知,本文所设计的去方块滤波并行方法,在不同的量化QP 值下,并行加速比均有着显著地提升,且最大加速比达到了8倍。

同时相比于WPP 并行算法,本文所设计的像素解码重构并行算法在不同的量化QP值下,最大加速比达到了10倍。

采用各类优化处理,解码器可以提升接近两倍的加速比。

本文最终设计的HEVC并行解码器可完成未使用任何编码工具的高清视频码流的实时解码。