用内部逻辑分析仪调试FPGA

用内部逻辑分析仪调试FPGA
1 推进调试技术转变的缘由
举行硬件设计的功能调试时，FPGA的再编程能力是关键的优点。

和FPGA 早期用法时，假如发觉设计不能正常工作，工程师就用法“调试钩”的办法。

先将要观看的FPGA内部信号引到引脚，然后用外部的规律分析仪捕捉数据。

然而当设计的复杂程度增强时，这个办法就不再适合了，其中有几个缘由。

第一是因为FPGA的功能增强了，而器件的引脚数目却缓慢地增长。

因此，可用规律对I/O的比率减小了，参见图1。

此外，设计很复杂时，通常完成设计后惟独几个空余的引脚，或者根本就没有空余的引脚能用于调试。

图1 Lattice FPGA的LUT/可用I/O
其次，现在设计的复杂性常常需要观看许多信号，而不是几个信号。

常用的技术是实现较宽的内部，以便在较大的FPGA中达到高的系统吞吐量。

假如疑惑内部的32位总线里有坏的数据，则难以用几个I/O引脚来确定问题所在。

第三，通常需要在系统中测试复杂的功能。

在这种状况下，在系统中调试时拜访一些I/O大概是有限的。

新类型的包还限制拜访FPGA引脚。

系统速度也是个问题，由于探针的衔接可能会引起性能或者噪声信号降低。

最后，推进FPGA调试办法转变的关键因素是有了新的工具，这些工具采纳内部或者规律分析仪。

拥有这些工具可得到最佳的结果，而不是用与从前工具相同的办法。

资源、静态参数和动态参数通常约束了内部规律分析仪和外部规律分析仪。

本文对这两种类型工具的约束举行了比较，考察如何最佳地利用内部规律分析仪。

2 外部规律分析仪受到的限制
外部规律分析仪已经用了几十年了。

外部规律分析仪的最大优点是能
第1页共4页。