第五章 存储器原理与接口1 微机原理与接口技术 彭虎
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2、ALE 发正脉冲，地址信息进74LS373；
3、AD0－AD15转换为数据线, A16/S1 －A19/S4输出状 态
1
3
1
3
2
（二）、数据线驱动
相关信号线及芯片 1、双向数据总线收发器（8286，74LS245）
两个功能： a、双向选择 b、通道控制
A、/OE控制通道 /OE＝0，或门导通； /OE＝1，或门封锁；
/DEN DT/R 0 AD15-0 16 8086
8 AD15-8
74LS245*2
/OE
T-0
/OE
T
8
B7-0
A7-0
D7-0
1、如果CPU输出数据，DT/R＝1，三态门方向为AB, 如果CPU输入数据，DT/R＝0，三态门方向为BA；
2、/DEN有效，74LS245工作； 3、CPU输入/输出数据完成， /DEN无效，74LS245停止工
S4
S3
当前正在使用的段寄存器
0
0
ES
0
1
SS
1
0
CS或未使用任何段寄存器
1
1
DS
3、三态缓冲的8位数据锁存器74LS373 (8282)
A、CP正脉冲，DQ B、CP为零，保持 C、/OE=0，O0输出；否则高阻
4、ALE(Address Latch Enable) 地址锁存使能信号，输出，高电平有效。用
当隧道区的等效电容
极小时，加在控制栅和
漏极间的电压大部分降
在隧道区，有利于擦隧除道和写入均利
区导通。
用隧道效应
10ms
掩模ROM
紫外线擦除
只读存储器 ROM
可编程ROM（PROM）
(Programmable
UVEPROM
(Read- Only ROM)
Memory) 按 功 只能读出不能
可擦除可编程ROM （EPROM）
分 类 能 写入,断电不失 (Erasable PROM)
随机存储器
电可擦除
(Ultra-Violet)
EEPROM (Electrically)
Flash Memory
RAM
(Random
静态存储器SRAM
快闪存储器
Access Memory)
(Static RAM) 动态存储器DRAM 还可以按制造工艺 (Dynamic RAM) 分为双极型和MOS
一般照射20～30分钟后，读出各单元的内 容均为FFH，说明EPROM中内容已被擦除。
可用电擦除、可编程的E2PROM
浮栅隧道氧化层MOS管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（20纳 米以下），称为隧道区。当隧道区电场大于107V/cm时 隧道区双向导通。
b. 可编程的PROM
可编程的PROM
c. 可用紫外线擦除、可编程的EPROM
d. 可用电擦除、可编程的E2PROM等
可用紫外线擦除、可编程的EPROM
行线
绝缘层
浮栅管
浮动栅雪崩注入式 MOS管
Vcc 位 线 输
出
D
S
位线
编程
使栅极带电
擦除
EPROM芯片上方有一个石英玻璃窗口
当一定光强的紫外线透过窗口照射时，所 有存储电路中浮栅上的电荷会形成光电流泄 放掉，使浮栅恢复初态。
B、T控制方向 T＝0，BA T＝1，AB
A、/OE控制通道 /OE＝0，或门导通； /OE＝1，或门封锁；
B、T控制方向 T＝0，BA T＝1，AB
2、/DEN (Data Enable) 数据使能信号，输出，三态，低电平有效。表示
CPU对数据线操作。用于数据总线驱动器的控制信号。
3、DT/R (Data Transmit/Receive)： 数据驱动器数据流向控制信号，输出，三态。在
1、容量存储容量
存储器可以容纳的二进制信息量称为 存储容量（寻址空间，由CPU的地址线决 定）
实际存储容量：在计算机系统中具体 配置了多少内存。
2、存取速度 存取时间是指从启动一次存储器操作
到完成该操作所经历的时间，又称为读 写周期。
SDRAM: 12ns 10ns 8ns
RDRAM: 1ns 0.625ns
1 、静态存储单元
（2）动态存储单元
（3）、结构
地址译码 输入输出控制 存储体
单译码结构
地
译
址
码
线
器
存储体
输 入 输 出 数据线 控 制
控制线
地址译码器：接收来自CPU的n位地址，经译码 后产生2n个地址选择信号，实现对片内存储单 元的选址。
控制逻辑电路：接收片选信号CS及来自CPU的读 /写控制信号，形成芯片内部控制信号，控制 数据的读出和写入(双向)。
A7-0
D15-8
8 AD7-0
/OE
T
8
B7-0
A7-0
D7-0
1、如果CPU输出数据，DT/R＝1，三态门方向为AB, 如果CPU输入数据，DT/R＝0，三态门方向为BA；
2、/DEN有效，74LS245工作； 3、CPU输入/输出数据完成， /DEN无效，74LS245停止工
作，通道断开。
（一）、地址线、数据线产生
相关信号线及芯片 1、AD15～AD0 (Address Data Bus)
地址/数据复用信号，双向，三态。在T1状态 （地址周期）AD15～AD0上为地址信号的低 16位A15～A0；在T2 ～ T4状态（数据周期） AD15～AD0 上是数据信号D15～D0。
2、A19/S6～A16/S3 (Address/Status)：
Cache(高速缓存)
内存（主存）
磁盘 磁道、光盘
辅存
（主存）
Cache—主存层次 ： 解决CPU与主存的速度上的差距 ；
主存—辅存层次 ： 解决存储的大容量要求和低成本之间的 矛盾 。
5.2、 主存储器结构
一、 主存储器的主要技术指标 存储容量 存取速度 可靠性 功耗
作，通道断开。
2
1
2
3
第五章 存储器原理与接口
存储器分类 存储器结构
8086CPU最小模式下总线产生
存储器接口
5.1 存储器分类 一、有关存储器几种分类
存储介质分类
半导体存储器 磁盘和磁带等磁表面存储器 光电存储器
半导体存储器按存取方式分类
随机存储器RAM (Random Access Memory) 只读存储器ROM（Read-Only Memory） 串行访问存储器(Serial Access Storage)
3、可靠性 可靠性是用平均故障间隔时间来衡量
（MTBF, Mean Time Between Failures） 4、功耗
功耗通常是指每个存储元消耗功率的大 小
二、主存储器的基本组成
MOS型器件构成的RAM，分为静态和 动态RAM两种，静态RAM通常有6管构 成的触发器作为基本存储电路静态存储 单元，动态RAM通常用单管组成基本存 储电路。
地址/状态复用信号，输出。在总周期的T1状 态A19/S6～A16/S3上是地址的高4位。在T2～T4 状态，A19/S6～A16/S3上输出状态信息。
机器周期：时钟周期
总线周期：对内存或对I/O接口的一次操作的时 间
指令周期：指令执行的时间
MOV [2000H], AX
地址周期
数据周期
BHE
存储体：是存储芯片的主体，由基本存储元按 照一定的排列规律构成。
矩阵译码电路
地 址 译码器 线
列线
行线
译码器
地址线
5.3、8086CPU总线产生
一、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
按在计算机中的作用分类
主存储器(内存) 辅助存储器(外存) 高速缓冲存储器
二、半导体存储器的分类
1、随机存取存储器RAM 2、只读存储器ROM
二、半导体存储器的分类
1、随机存取存储器RAM a. 静态RAM （ECL，TTL，MOS） b. 动态RAM
2、只读存储器ROM a. 掩膜式ROM
8086系统中，通常采用8286或8287作为数据总线的驱 动器，用DT/R#信号来控制数据驱动器的数据传送方 向。当DT/R#＝1时，进行数据发送；DT/R#＝0时， 进行数据接收。
/DEN 0 DT/R 1 AD15-0 16 8086
8 AD15-8
74LS245*2
/OE
T B7-0 8
二、8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生。
最大模式：系统中可包含一个以上的处理器，比如 包含协处理器8087。在系统规模比较大 的情况下，系统控制信号不是由8086直 接产生，而是通过与8086配套的总线控 制器等形成。
三、最小模式下8086CPU总线产生
来作为地址锁存器的锁存控制信号。
触发类型：上升沿，下降沿，高电平，低电平
ALE 4
A19-16/S6-3
8086
AD15-0
16
/STB O3-0
D3-0
74LS373*3
/STB
8
O7-0
AD15-8 D7-0
A19-16 A15-8
/STB
8 AD7-0
O3-0 D7-0
A7-0
1、AD0－AD15，A16/S1－A19/S4出现地址信息；
主要指标：存储容量、存取速度。 型两种。
存储容量:用字数×位数表示，也可只用位数表示。如，某 动态存储器的容量为109位/片。
三、 多层存储结构概念
1、核心是解决容量、速度、价 格间的矛盾，建立起多层存储结 构。
一个金字塔结构的多层存储 体系 充分体现出容量和速度关系
2、 多层存储结构
寄存器
3、AD0－AD15转换为数据线, A16/S1 －A19/S4输出状 态
1
3
1
3
2
（二）、数据线驱动
相关信号线及芯片 1、双向数据总线收发器（8286，74LS245）
两个功能： a、双向选择 b、通道控制
A、/OE控制通道 /OE＝0，或门导通； /OE＝1，或门封锁；
/DEN DT/R 0 AD15-0 16 8086
8 AD15-8
74LS245*2
/OE
T-0
/OE
T
8
B7-0
A7-0
D7-0
1、如果CPU输出数据，DT/R＝1，三态门方向为AB, 如果CPU输入数据，DT/R＝0，三态门方向为BA；
2、/DEN有效，74LS245工作； 3、CPU输入/输出数据完成， /DEN无效，74LS245停止工
S4
S3
当前正在使用的段寄存器
0
0
ES
0
1
SS
1
0
CS或未使用任何段寄存器
1
1
DS
3、三态缓冲的8位数据锁存器74LS373 (8282)
A、CP正脉冲，DQ B、CP为零，保持 C、/OE=0，O0输出；否则高阻
4、ALE(Address Latch Enable) 地址锁存使能信号，输出，高电平有效。用
当隧道区的等效电容
极小时，加在控制栅和
漏极间的电压大部分降
在隧道区，有利于擦隧除道和写入均利
区导通。
用隧道效应
10ms
掩模ROM
紫外线擦除
只读存储器 ROM
可编程ROM（PROM）
(Programmable
UVEPROM
(Read- Only ROM)
Memory) 按 功 只能读出不能
可擦除可编程ROM （EPROM）
分 类 能 写入,断电不失 (Erasable PROM)
随机存储器
电可擦除
(Ultra-Violet)
EEPROM (Electrically)
Flash Memory
RAM
(Random
静态存储器SRAM
快闪存储器
Access Memory)
(Static RAM) 动态存储器DRAM 还可以按制造工艺 (Dynamic RAM) 分为双极型和MOS
一般照射20～30分钟后，读出各单元的内 容均为FFH，说明EPROM中内容已被擦除。
可用电擦除、可编程的E2PROM
浮栅隧道氧化层MOS管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（20纳 米以下），称为隧道区。当隧道区电场大于107V/cm时 隧道区双向导通。
b. 可编程的PROM
可编程的PROM
c. 可用紫外线擦除、可编程的EPROM
d. 可用电擦除、可编程的E2PROM等
可用紫外线擦除、可编程的EPROM
行线
绝缘层
浮栅管
浮动栅雪崩注入式 MOS管
Vcc 位 线 输
出
D
S
位线
编程
使栅极带电
擦除
EPROM芯片上方有一个石英玻璃窗口
当一定光强的紫外线透过窗口照射时，所 有存储电路中浮栅上的电荷会形成光电流泄 放掉，使浮栅恢复初态。
B、T控制方向 T＝0，BA T＝1，AB
A、/OE控制通道 /OE＝0，或门导通； /OE＝1，或门封锁；
B、T控制方向 T＝0，BA T＝1，AB
2、/DEN (Data Enable) 数据使能信号，输出，三态，低电平有效。表示
CPU对数据线操作。用于数据总线驱动器的控制信号。
3、DT/R (Data Transmit/Receive)： 数据驱动器数据流向控制信号，输出，三态。在
1、容量存储容量
存储器可以容纳的二进制信息量称为 存储容量（寻址空间，由CPU的地址线决 定）
实际存储容量：在计算机系统中具体 配置了多少内存。
2、存取速度 存取时间是指从启动一次存储器操作
到完成该操作所经历的时间，又称为读 写周期。
SDRAM: 12ns 10ns 8ns
RDRAM: 1ns 0.625ns
1 、静态存储单元
（2）动态存储单元
（3）、结构
地址译码 输入输出控制 存储体
单译码结构
地
译
址
码
线
器
存储体
输 入 输 出 数据线 控 制
控制线
地址译码器：接收来自CPU的n位地址，经译码 后产生2n个地址选择信号，实现对片内存储单 元的选址。
控制逻辑电路：接收片选信号CS及来自CPU的读 /写控制信号，形成芯片内部控制信号，控制 数据的读出和写入(双向)。
A7-0
D15-8
8 AD7-0
/OE
T
8
B7-0
A7-0
D7-0
1、如果CPU输出数据，DT/R＝1，三态门方向为AB, 如果CPU输入数据，DT/R＝0，三态门方向为BA；
2、/DEN有效，74LS245工作； 3、CPU输入/输出数据完成， /DEN无效，74LS245停止工
作，通道断开。
（一）、地址线、数据线产生
相关信号线及芯片 1、AD15～AD0 (Address Data Bus)
地址/数据复用信号，双向，三态。在T1状态 （地址周期）AD15～AD0上为地址信号的低 16位A15～A0；在T2 ～ T4状态（数据周期） AD15～AD0 上是数据信号D15～D0。
2、A19/S6～A16/S3 (Address/Status)：
Cache(高速缓存)
内存（主存）
磁盘 磁道、光盘
辅存
（主存）
Cache—主存层次 ： 解决CPU与主存的速度上的差距 ；
主存—辅存层次 ： 解决存储的大容量要求和低成本之间的 矛盾 。
5.2、 主存储器结构
一、 主存储器的主要技术指标 存储容量 存取速度 可靠性 功耗
作，通道断开。
2
1
2
3
第五章 存储器原理与接口
存储器分类 存储器结构
8086CPU最小模式下总线产生
存储器接口
5.1 存储器分类 一、有关存储器几种分类
存储介质分类
半导体存储器 磁盘和磁带等磁表面存储器 光电存储器
半导体存储器按存取方式分类
随机存储器RAM (Random Access Memory) 只读存储器ROM（Read-Only Memory） 串行访问存储器(Serial Access Storage)
3、可靠性 可靠性是用平均故障间隔时间来衡量
（MTBF, Mean Time Between Failures） 4、功耗
功耗通常是指每个存储元消耗功率的大 小
二、主存储器的基本组成
MOS型器件构成的RAM，分为静态和 动态RAM两种，静态RAM通常有6管构 成的触发器作为基本存储电路静态存储 单元，动态RAM通常用单管组成基本存 储电路。
地址/状态复用信号，输出。在总周期的T1状 态A19/S6～A16/S3上是地址的高4位。在T2～T4 状态，A19/S6～A16/S3上输出状态信息。
机器周期：时钟周期
总线周期：对内存或对I/O接口的一次操作的时 间
指令周期：指令执行的时间
MOV [2000H], AX
地址周期
数据周期
BHE
存储体：是存储芯片的主体，由基本存储元按 照一定的排列规律构成。
矩阵译码电路
地 址 译码器 线
列线
行线
译码器
地址线
5.3、8086CPU总线产生
一、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
按在计算机中的作用分类
主存储器(内存) 辅助存储器(外存) 高速缓冲存储器
二、半导体存储器的分类
1、随机存取存储器RAM 2、只读存储器ROM
二、半导体存储器的分类
1、随机存取存储器RAM a. 静态RAM （ECL，TTL，MOS） b. 动态RAM
2、只读存储器ROM a. 掩膜式ROM
8086系统中，通常采用8286或8287作为数据总线的驱 动器，用DT/R#信号来控制数据驱动器的数据传送方 向。当DT/R#＝1时，进行数据发送；DT/R#＝0时， 进行数据接收。
/DEN 0 DT/R 1 AD15-0 16 8086
8 AD15-8
74LS245*2
/OE
T B7-0 8
二、8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生。
最大模式：系统中可包含一个以上的处理器，比如 包含协处理器8087。在系统规模比较大 的情况下，系统控制信号不是由8086直 接产生，而是通过与8086配套的总线控 制器等形成。
三、最小模式下8086CPU总线产生
来作为地址锁存器的锁存控制信号。
触发类型：上升沿，下降沿，高电平，低电平
ALE 4
A19-16/S6-3
8086
AD15-0
16
/STB O3-0
D3-0
74LS373*3
/STB
8
O7-0
AD15-8 D7-0
A19-16 A15-8
/STB
8 AD7-0
O3-0 D7-0
A7-0
1、AD0－AD15，A16/S1－A19/S4出现地址信息；
主要指标：存储容量、存取速度。 型两种。
存储容量:用字数×位数表示，也可只用位数表示。如，某 动态存储器的容量为109位/片。
三、 多层存储结构概念
1、核心是解决容量、速度、价 格间的矛盾，建立起多层存储结 构。
一个金字塔结构的多层存储 体系 充分体现出容量和速度关系
2、 多层存储结构
寄存器