计算机组成原理第四章习题

合集下载

计算机组成原理第四章单元测试(二)(含答案)

计算机组成原理第四章单元测试(二)(含答案)

计算机组成原理第四章单元测试(二)(含答案)第四章存储系统(二)测试1、32位处理器的最大虚拟地址空间为A、2GB、4GC、8GD、16G2、在虚存、内存之间进行地址变换时,功能部件()将地址从虚拟(逻辑)地址空间映射到物理地址空间A、TLBB、MMUC、CacheD、DMA3、在程序执行过程中,Cache与主存的地址映象是由A、用户编写程序完成B、操作系统完成C、编译系统完成D、硬件自动完成4、某计算机的存储系统由cache和主存组成。

某程序执行过程共访存2000次,其中访问cache缺失(未命中)100次,则该程序执行过程中Cache的命中率为A、80%B、85%C、90%D、95%5、在Cache的地址映射中,若主存中的任意一块均可映射到Cache内任意一行的位置上,则这种映射方法称为A、全相联映射B、直接映射C、2-路组相联映射D、混合映射6、采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大主存储器的存储空间,且能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间7、虚拟存储器中,程序执行过程中实现虚拟地址到物理地址映射部件(系统)是A、应用程序完成B、操作系统和MMU配合完成C、编译器完成D、MMU完成8、相联存储器是按( )进行寻址访问的存储器A、地址B、内容C、堆栈D、队列9、以下哪种情况能更好地发挥Cache的作用A、程序中存在较多的函数调用B、程序的大小不超过内存容量C、程序具有较好的时间和空间局部性D、递归子程序10、以下关于虚拟存储管理地址转换的叙述中错误的是()A、地址转换是指把逻辑地址转换为物理地址B、一般来说,逻辑地址比物理地址的位数少C、地址转换过程中可能会发生“缺页”D、MMU在地址转换过程中要访问页表项11、假定主存按字节编址,cache共有64行,采用4路组相联映射方式,主存块大小为32字节,所有编号都从0开始。

问主存第3000号单元所在主存块对应的cache组号是A、1B、5C、13D、2912、下列关于MMU的叙述中,错误的是()A、MMU是存储管理部件B、MMU负责主存地址到Cache地址的映射C、MMU参与虚拟地址到物理地址的转换D、MMU配合使用TLB 地址转换速度更快13、下列关于主存与cache地址映射方式的叙述中正确的是()A、全相联映射方式比较适用于大容量CacheB、直接映射是一对一的映射关系,组相联映射是多对一的映射关系C、在Cache容量相等条件下,直接映射方式的命中率比组相联方式有更高的命中率D、在Cache容量相等条件下,组相联方式的命中率比直接映射方式有更高的命中率14、下列关于CaChe的说法中,错误的是()A、CaChe对程序员透明B、CaChe行大小与主存块大小一致C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置D、读操作也要考虑CaChe与主存的一致性问题15、下列关于CaChe的论述中,正确的是A、采用直接映射时,CaChe无需使用替换算法B、采用最优替换算法,CaChe的命中率可达到100%C、加快CaChe本身速度,比提高CaChe命中率更能提升存储系统的等效访问速度D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度16、某计算机系统中,CaChe容量为512 KB,主存容量为256 MB,则CaChe 一主存层次的等效容量为A、512 KBB、256 MBC、256 MB+512 KBD、256 MB - 512 KB17、下列关于Cache的描述中正确的是( )A、Cache存储器是内存中的一个特定区域B、Cache存储器的存取速度介于内存和磁盘之间C、Cache存储器中存放的内容是内存的副本D、Cache中存放正在处理的部分指令和数据18、关于TLB和Cache,下面哪些说法中正确的是( )A、TLB和Cache中存的数据不同B、TLB 访问缺失(miss)后,可能在Cache中直接找到页表内容C、TLB miss会造成程序执行出错,但是Cache miss不会D、TLB和Cache都采用虚拟地址访问19、在下列因素中,与Cache的命中率有关的是( )A、Cache块大小B、Cache的总容量C、主存的存取时间D、替换算法20、下面有关Cache的说法中正确的是( )A、设置Cache的目的,是解决CPU和主存之间的速度匹配问题B、设置Cache的理论基础,是程序访问的局部性原理C、Cache与主存统一编址,Cache地址空间是主存的一部分D、Cache功能均由硬件实现,对程序员透明21、下列关于存储系统的描述中正确的是( )A、每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间B、多级存储体系由cache、主存和虚拟存储器构成C、Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D、当Cache未命中时,CPU以直接访问主存,而外存与CPU之间则没有直接通路22、下列关于TLB、cache和虚存页(Page)命中组合情况中,一次访存过程中可能发生的是( )A、TLB命中、cache命中、Page命中B、TLB未命中、cache命中、Page命中C、TLB未命中、cache未命中、Page命中D、TLB未命中、cache命中、Page未命中23、下列RAID组中需要的最小硬盘数为3个的是()A、RAID 1B、RAID 3C、RAID 5D、RAID 1024、下列RAID技术中采用奇偶校验方式来提供数据保护的是()A、RAID 1B、RAID 3C、RAID 5D、RAID 1025、在请求分页存储管理方案中,若某用户空间为16个页面,页长1 K B,虚页号0、1、2、3、4对应的物理页号分别为1、5、3、7、2。

计算机组成原理第四章课后题参考答案

计算机组成原理第四章课后题参考答案

第四章课后题参考答案3.指令格式结构如下所示,试分析指令格式及寻址方式特点。

解:指令格式及寻址方式特点如下:①单字长二地址指令;②操作码OP可指定=64条指令;③ RR型指令,两个操作数均在寄存器中,源和目标都是通用寄存器(可分别指定16个寄存器之一);④这种指令格式常用于算术逻辑类指令。

4.指令格式结构如下所示,试分析指令格式及寻址方式特点。

解:指令格式及寻址方式特点如下:①双字长二地址指令;②操作码OP可指定=64条指令;③ RS型指令,两个操作数一个在寄存器中(16个寄存器之一),另一个在存储器中(由变址寄存器和偏移量决定),变址寄存器可有16个。

6.一种单地址指令格式如下所示,其中I为间接特征,X为寻址模式,D为形式地址。

I,X,D组成该指令的操作数有效地址E。

设R为变址寄存器,R1 为基值寄存器,PC为程序计数器,请在下表中第一列位置填入适当的寻址方式名称。

解:①直接寻址②相对寻址③变址寻址④基址寻址⑤间接寻址⑥基址间址寻址12. 根据操作数所在位置,指出其寻址方式(填空):(1)操作数在寄存器中,为(A)寻址方式。

(2)操作数地址在寄存器,为(B)寻址方式。

(3)操作数在指令中,为(C)寻址方式。

(4)操作数地址(主存)在指令中,为(D)寻址方式(5)操作数的地址,为某一寄存器内容与位移量之和可以是(E,F,G)寻址方式。

解:A:寄存器直接(或寄存器);B:寄存器间接;C:立即;D:直接;E:相对;F:基址;G:变址补充一下,间接寻址可以表述为:操作数地址(主存)在内存中或者操作数地址的地址(主存)在指令中。

计算机组成原理课后答案第四章_庞海波

计算机组成原理课后答案第四章_庞海波
答:
设DRAM的刷新最大间隔时间为2ms,
则异步刷新的刷新间隔=2ms/256行=0.0078125ms =7.8125µs
即:每7.8125µs刷新一行。
集中刷新时,死时间为256*0.1us=25.6us。
分散刷新,刷新间隔0.2us,死时间为0.1us,读写周期0.2us
异步刷新,死时间0.1us,刷新间隔7.8125us。
第四章思考题与习题
1.解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory
答:
主存:与CPU直接交换信息,用来存放数据和程序的存储器。
辅存:主存的后援存储器,不与CPU直接交换信息。
CACHE:为了解决CPU和主存的速度匹配,设在主存与CPU之间,起缓冲作用,用于提高访存速度的一种存储器。
3.存储器的层次结构主要体现在什么地方?为什么要分这些层次,计算机如何管理这些层次?
答:存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,接近于Cache的速度,而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用,其容量和位价接近于辅存,而速度接近于主存
页面容量=总容量/页面数= 64K×8 / 4 = 16K×8位,4片16K×8字串联成64K×8位
组容量=页面容量/组数= 16K×8位/ 16 = 1K×8位,16片1K×8位字串联成16K×8位
组内片数=组容量/片容量= 1K×8位/ 1K×4位= 2片,两片1K×4位芯片位并联成1K×8位
存储器逻辑框图:

计算机组成原理第五版 白中英(详细)第4章习题参考答案

计算机组成原理第五版 白中英(详细)第4章习题参考答案

第4章习题参考答案1.ASCII码是7位,如果设计主存单元字长为32位,指令字长为12位,是否合理?为什么?答:不合理。

指令最好半字长或单字长,设16位比较合适。

一个字符的ASCII 是7位,如果设计主存单元字长为32位,则一个单元可以放四个字符,这也是可以的,只是在存取单个字符时,要多花些时间而已,不过,一条指令至少占一个单元,但只占一个单元的12位,而另20位就浪费了,这样看来就不合理,因为通常单字长指令很多,浪费也就很大了。

2.假设某计算机指令长度为32位,具有双操作数、单操作数、无操作数三类指令形式,指令系统共有70条指令,请设计满足要求的指令格式。

答:字长32位,指令系统共有70条指令,所以其操作码至少需要7位。

双操作数指令单操作数指令无操作数指令3.指令格式结构如下所示,试分析指令格式及寻址方式特点。

答:该指令格式及寻址方式特点如下:(1) 单字长二地址指令。

(2) 操作码字段OP可以指定26=64种操作。

(3) 源和目标都是通用寄存器(可分指向16个寄存器)所以是RR型指令,即两个操作数均在寄存器中。

(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。

4.指令格式结构如下所示,试分析指令格式及寻址方式特点。

15 10 9 8 7 4 3 0答:该指令格式及寻址方式特点如下:(1)双字长二地址指令,用于访问存储器。

(2)操作码字段OP可以指定26=64种操作。

(3)RS型指令,一个操作数在通用寄存器(选择16个之一),另一个操作数在主存中。

有效地址可通过变址寻址求得,即有效地址等于变址寄存器(选择16个之一)内容加上位移量。

5.指令格式结构如下所示,试分析指令格式及寻址方式特点。

答:该指令格式及寻址方式特点如下:(1)该指令为单字长双操作数指令,源操作数和目的操作数均由寻址方式和寄存器构成,寄存器均有8个,寻址方式均有8种。

根据寻址方式的不同,指令可以是RR型、RS型、也可以是SS型;(2)因为OP为4位,所以最多可以有16种操作。

计算机组成原理第4章习题参考答案

计算机组成原理第4章习题参考答案

第4章 数值的机器运算4-2.某加法器采用组内并行,组间并行的进位链,4位一组,写出进位信号C6逻辑表达式。

[解] 组间并行的进位链,产生的最低一组的进位输出为:C4=G1*+P1*C0 (其中:G1*=G4+P4G3+P4P3G2+P4P3P2G1;P1*=P4P3P2P1)然后在组内产生进位信号C6:C6=G6+P6C5=G6+P6G5+P6P5C44-4.已知X和Y,使用它们的变形补码计算出X+Y,并指出结果是否溢出。

(1)X=0.11011,Y=0.11111(2)X=0.11011,Y=-0.10101(3)X=-0.10110,Y=-0.00001(4)X=-0.11011,Y=0.11110[解](1)[X]补=0.11011,[Y]补=0.1111100.11011 [X]补+00.11111 [Y]补01.11010 [X+Y]补 结果正溢出!(2)[X]补=0.11011,[Y]补=1.0101100.11011 [X]补+11.01011 [Y]补00.00110 [X+Y]补 结果不溢出!X+Y=0.00110(3)[X]补=1.01010,[Y]补=1.1111111.01010 [X]补+11.11111 [Y]补11.01001 [X+Y]补 结果不溢出!X+Y=-0.10111(4)[X]补=1.00101,[Y]补=0.1111011.00101 [X]补+00.11110 [Y]补00.00011 [X+Y]补 结果不溢出!X+Y=0.000114-5.已知X和Y,使用它们的变形补码计算出X-Y,并指出结果是否溢出。

(1)X=0.11011,Y=-0.11111(2)X=0.10111,Y=0.11011(3)X=0.11011,Y=-0.10011(4)X=-0.10110,Y=-0.00001[解](1)[X]补=0.11011,[Y]补=1.00001, [-Y]补=0.1111100.11011 [X]补+00.11111 [-Y]补01.11010 [X-Y]补 结果正溢出!(2)[X]补=0.10111,[Y]补=0.11011, [-Y]补=1.0010100.10111 [X]补+11.00101 [-Y]补11.11100 [X-Y]补 结果不溢出!X-Y=11.11100(3)[X]补=0.11011,[Y]补=1.01101, [-Y]补=0.1001100.11011 [X]补+00.10011 [-Y]补01.01110 [X-Y]补 结果正溢出!(4)[X]补=1.01010,[Y]补=1.11111,[-Y]补=0.0000111.01010 [X]补+00.00001 [-Y]补11.01011 [X-Y]补 结果不溢出!X-Y=-0.101014-6.已知:X=0.1011,Y=-0.0101求:[X/2]补 ,[X/4]补 ,[-X]补 ,[Y/2]补 ,[Y/4]补 ,[-Y]补,[2Y]补[解] 由[X]补=0.1011,[Y]补=1.1011 得:[X/2]补=0.0101,[X/4]补=0.0010,[-X]补=1.0101[Y/2]补=1.1101,[Y/4]补=1.1110,[-Y]补=0.0101,[2Y]补=1.01104-7. 设下列数据长8位,包括一位符号位,采用补码表示,分别写出每个数右移或左移两位之后的结果(1)0.1100100 (2) 1.0011001 (3) 1.1100110 (4)1.0000111[解] (1)右移两位后为 0.0011001 左移两位后为1.0010000(溢出)或0.0010000 (2)右移两位后为 1.1100110 左移两位后为0.1100100(溢出)或1.1100100(3)右移两位后为1.1111001 左移两位后为 1.0011000(4)右移两位后为 1.11000001 左移两位后为0.0011100(溢出)或1.00111004-8.分别用原码乘法和补码乘法计算X×Y.(1) X=0.11011,Y=-0.11111(2) X=-0.11010,Y=-0.01110[解]原码乘法:(1)|X|=0.11011 → B, |Y|=0.11111 →C,0→A5=1,+ |X|00.1101100.01101 1 0 1 1 1 1 部分积右移1位5=1,+ |X|01.0100000.10100 0 1 0 1 1 1 部分积右移1位5=1,+ |X|01.0111100.10111 1 0 1 0 1 1 部分积右移1位5=1,+ |X|01.1001000.11001 0 1 0 1 0 1 部分积右移1位5=1,+ |X|01.1010000.11010 0 0 1 0 1 0 部分积右移1位所以, |X×Y|=0.1101000101X×Y=-0.1101000101(2) |X|=0.11010 → B, |Y|=0.01110 → C, 0→A5=0,+ 000.0000000.00000 0 0 0 1 1 1 部分积右移1位5=1,+ |X|00.1101000.01101 0 0 0 0 1 1 部分积右移1位5=1,+ |X|01.0011100.10011 1 0 0 0 0 1 部分积右移1位5=1,+ |X|01.0110100.10110 1 1 0 0 0 0 部分积右移1位5=0,+ 000.1011000.01011 0 1 1 0 0 0 部分积右移1位所以, |X×Y|=0.010*******X×Y=+0.010*******补码乘法:(1)[X]补=0.11011 → B, [Y]补=1.00001 → C, 0 → A[-X]补说明 + [-X]补5C 6=10,+ [-X]补11.0010111.10010 1 1 0 0 0 0 1 部分积右移1位+ [X]补5C 6=01,+ [X]补00.0110100.00110 1 1 1 0 0 0 0 部分积右移1位5C 6=00,+ 000.0011000.00011 0 1 1 1 0 0 0 部分积右移1位5C 6=00,+ 000.0001100.00001 1 0 1 1 1 0 0 部分积右移1位5C 6=00,+ 000.0000100.00000 1 1 0 1 1 1 0 部分积右移1位+ [-X]补 5C 6=10,+ [-X]补所以, [X×Y]补=1.0010111011X×Y =-0.1101000101(2)[X]补=1.00110 → B, [Y]补=1.10010 → C, 0→A[-X]补说明5C 6=00,+ 01位+ [-X]补 00.11010 C 5C 6=10,+ [-X]补00.1101000.01101 0 0 1 1 0 0 1 部分积右移1位+ [X]补 11.00110 C 5C 6=01,+ [X]补11.1001111.11001 1 0 0 1 1 0 0 部分积右移1位+ 0 00.00000 C 5C 6=00,+ 011.1100111.11100 1 1 0 0 1 1 0 部分积右移1位+ [-X]补 00.11010 C 5C 6=10,+[-X]补00.1011000.01011 0 1 1 0 0 1 1 部分积右移1位+ 0 5C 6=11,+ 000.01011所以, [X×Y]补=0.010*******X×Y = 0.010*******4-10.分别用原码和补码加减交替法计算X/Y 。

《计算机组成原理》第四章总线与时序练习题及答案

《计算机组成原理》第四章总线与时序练习题及答案

《计算机组成原理》第四章总线与时序练习题及答案选择题目:1. 当M/IO 0=,RD 0=,WR=1时,CPU 完成的操作是( c )。

A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ,它的典型总线周期为( c )A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ,则其系统地址总线至少应有( D)条。

A. 32B. 16C. 20D. 244. 8086的系统总线中,地址总线和数据总线分别为( B )位。

A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读(或写)的字节数为( B )A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线,一次可以传送16位二进制,即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时,CPU 将( B )A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时,BHE和A0的状态为( A )。

A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时,CPU将( B )A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址,也可以存放在奇地址。

下列说法正确的是( A )A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时,控制信号M/IO和DT/R状态必须是(D )A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时,各内部寄存器复位成初值。

复位后重新启动时,计算机将从内存的( c )处开始执行指令。

计算机组成原理第四章课下练习题答案

计算机组成原理第四章课下练习题答案

CH4 作业答案一、判断题1.√2. √3.×4. √5. √6. ×7. ×8. √9. √10. ×二、选择题1.D2.A3.A4.B5.C6.D7.C8.C9.A10.A 11.D 12.B 13.A 14.C 15.D 16.C 17.D 18.D19.A 20.D 21.C三、填空题1.答:程序和数据;存储位置2.答:无关;随机访问3.答:存储体;读写电路4.答:随机存储器( R A M )5.答 : 行选通列选通6.答 : 647.答 : 双稳态电路刷新 ( 或恢复 )8.答 : 两行选通列选通9.答 :刷新10.答 : 地址线控制11.答 : 地址片选12.答 : 8 413.答 : 20 1614.答 : 可多次擦写紫外线照射15.答 : 一次性写入的可编程芯片16.答 : 容量小速度快17.答 : 快速度18.答 : 虚拟存储器19.答 : 主存-辅存主存容量不足20.答 : 虚拟地址( 逻辑地址) 实际地址( 物理地址)21.答 : Ca c h e 的访问命中率22.答 : 一快块冲突23.答 : 8 1324.答 : 1024 6425.答 : 寄存器 Cache 主存辅存26.答 : 掩膜 R O M27.答:3FFFFH28.答 : 存储容量;存取周期29.答:ROM RAM 顺序存储器直接存储器30.答:地址寄存器地址译码器31.答:1024 6432.答:程序访问内存的局限性33.答:静态RAM 动态RAM34.答 : 19 1635.答 : 全相联直接36.答 : 存储介质37.答 : 半导体存储器、磁存储器光存储器38.答 : 非易失性存储器易失性存储器39.答 : 普通 R O M 可编程 R O M 可擦写可编程 R O M 电可擦可编程 R O M40.答 : c ach e 主存磁盘光盘41.答 : 6442.答 : 主存辅存逻辑物理地址映射43.答 : 掩膜 R O M44.答 : 1024 1024 845.答 : 存储体地址寄存器读写电路46.答 : 读/ 写时间47.答 : 电容是否充电定时刷新48.答:静态RAM。

(完整版)计算机组成原理第4章作业参考答案

(完整版)计算机组成原理第4章作业参考答案

第4章部分习题参考答案【4-4】已知X和Y,试用它们的变形补码计算出X + Y,并指出结果是否溢出(3)X = -0.10110,Y = -0.00001解:[X]补= 1.01010 [Y]补= 1.111111 1 . 0 1 0 1 0+ 1 1 . 1 1 1 1 11 1 . 0 1 0 0 1无溢出,X+Y = -0.10111【4-5】已知X和Y,试用它们的变形补码计算出X - Y,并指出结果是否溢出(3)X = 0.11011,Y = -0.10011解:[X]补= 0.11011 [-Y]补= 0.100110 0 . 1 1 0 1 1+ 0 0 . 1 0 0 1 10 1 . 0 1 1 1 0结果正溢【4-8】分别用原码乘法和补码乘法计算X * Y(1)X = 0.11011,Y = -0.11111法一:原码一位乘算法解:|X| = 0.11011→B |Y| = 0.11111→C 0→AA C 说明1 1 1 1 1C5 = 1, +|X|1 1 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 1 1 1 部分积右移一位→C5 = 1, +|X|1 0 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 0 1 1 部分积右移一位→C5 = 1, +|X|0 0 1 0 1 部分积右移一位→|X * Y| = 0.1101000101Ps = Xs ⊕ Ys = 0 ⊕ 1 = 1X*Y = -0.1101000101法二:补码一位乘算法解:[X]补= 0.11011→B [Y]补= 1.00001→C [-X]补= 1.00101 0→AA C 附加说明0 0. 0 0 0 0 0 1 0 0 0 0 1 0+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 11 1. 1 0 0 1 0 1 1 0 0 0 0 1 部分积右移一位→+0 0. 1 1 0 1 1 C4C5 = 01 +|X|0 0. 0 1 1 0 10 0. 0 0 1 1 0 1 1 1 0 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 1 1 00 0. 0 0 0 1 1 0 1 1 1 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 1 10 0. 0 0 0 0 1 1 0 1 1 1 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 0 10 0. 0 0 0 0 0 1 1 0 1 1 1 0 部分积右移一位→+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 1[X*Y]补= 11.0010111011X*Y = -0.1101000101【4-10】计算X/Y(2)X = -0.10101,Y = 0.11011原码恢复余数法:解:|X| = -0.101010→A |Y| = 0.110110→B [-|Y|]补= 1.00101 0→C0 0. 1 0 1 0 1 0 0 0 0 0 0+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 0 1 0 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 0 1 0 1 0 0 0 0 0 0 商00 1. 0 1 0 1 0 0 0 0 0 0 0 左移←+1 1. 1 1 0 0 1 -|Y|0 0. 0 1 1 1 1 0 0 0 0 0 1 >0,商10 0. 1 1 1 1 0 0 0 0 0 1 0 左移←+1 1. 0 0 1 0 1 -|Y|0 0. 0 0 0 1 1 0 0 0 0 1 1 >0,商10 0. 0 0 1 1 0 0 0 0 1 1 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 0 1 0 1 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 0 1 1 0 0 0 0 1 1 0 商00 0. 0 1 1 0 0 0 0 1 1 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1.1 0 0 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 1 1 0 0 0 0 1 1 0 0 商00 0. 1 1 0 0 0 0 1 1 0 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 1 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 1 0 0 0 0 1 1 0 0 0 商0Qs = Xs⊕Ys = 0⊕1 = 1Q = -0.11000,R = 0.11000*2-5【4-11】设浮点数的阶码和尾数部分均用补码表示,按照浮点数的运算规则,计算下列各题(2)X = 2-101*0.101100,Y = 2-100*(-0.101000)解:[X]补= 1011;0.101100[Y]补= 1100;1.011000对阶:△E = Ex – Ey = -5 -(-4)= -1Ex < Ey,将Mx右移一位,Ex+1→Ex[X]’补=1011;0.010110尾数求和:0 0. 0 1 0 1 1 0+1 1. 0 1 1 0 0 01 1. 1 0 1 1 1 0尾数结果规格化:尾数左移1位,阶码减1[X+Y]补=1011;1.011100X+Y = (-0.100100)*2-101减法算法过程略,X-Y = 0.111110 * 2-100【4-13】用流程图描述浮点除法运算的算法步骤设:被除数X = Mx * 2Ex; 除数Y = My * 2 Ey。

计算机组成原理第四章要求作业参考答案

计算机组成原理第四章要求作业参考答案

习题4 4.1设X=0.1101,Y= -0.0110,求:(1)[X]补(2)[-X]补(3)[2X]补(4)[-2X]补(5)[X/2]补(6)[-X/2]补(7)[Y]补(8)[-Y]补(9)[2Y]补(10)[-2Y]补(11)[Y/2]补(12)[-Y/2]补(13)[-Y/4]补1. (1) [X]补= 0.1101(2) [-X]补= 1.0011(3) [2X]补= 0.1010 溢出(4) [-2X]补= 1.0110 溢出(5)[X/2]补= 0.0110注意:参见P109中的补码算术移位规则,以及P110的例4.4(6)[-X/2]补= 1.1001(7)[Y]补= 1.1010(8) [-Y]补= 0.0110(9) [2Y]补=1.0100(10)[-2Y]补=0.1100(11)[Y/2]补=1.1101(12)[-Y/2]补= 0.0010(13) [-Y/4]补= 0.00014.2 已知X和Y,用变形补码计算X+Y和X-Y,并指出运算结果是否溢出:(1) X=0.11011,Y=0.11111(2) X=-0.1101,Y=0.0110答:.(1)[X]补=00.11011 [Y]补=00.11111 [-Y]补=11.00001[X]补 00.11011+ [Y]补 00.11111 [X+ Y]补 01.11010 [X]补 00.11011 + [-Y]补 11.00001 [X-Y]补 11.11100 S f1与S f2不同,溢出S f1与S f2相同,无溢出所以:[X+Y]补:发生溢出[X-Y]补= 1.11100注意:参见P107中的双符号位判溢方法原理。

(2) [X+Y]补=1.1001[X-Y]补:溢出4.4 使用原码一位乘法计算X*Y : (1) X=0.11101,Y=0.01111 (2) X=-0.10011,Y=0.11010答: (1)[X]原=0.11101 [Y]原=0.01111000s s s P X Y =⊕=⊕=部分积0.00000乘数|Y|操作说明Y 5=1,+|X |0.11101+0.11101右移一位0.011100.11101+1.01011右移一位0.10101Y 2=1,+|X |0.11101+1.10010右移一位0.11001Y 1=0,+00.11101+1.10110右移一位0.11011+0.110110.00000 0011 01 0111011 0111 01101111右移一位Y 4=1,+|X |Y 3=1,+|X |100110.01101[]0.01101100110.0110110011P X Y ∴=∴⨯=+原4.5 使用补码Booth 乘法计算X*Y : (1) X=0.01111,Y=-0.11101 (2) X=-0.10011,Y=-0.11010答:(1)[X ]补=00.01111 [Y ]补=11.00011 [-X ]补=11.10001部分积00.00000乘数Y(Y n Y n+1)操作说明11.10001+11.1000111.1100000.00000+11.1100011.1110000.01111+00.01011右移一位00.0010100.00000+00.00101右移一位00.0001000.00000+00.0001000.0000111.1000111.10010+1.0001101 1.000110 1 1.00011 0 1 1.0001101 1.00Y 5Y 6=10,+[-X ]补右移一位Y 4Y 5=11,+0右移一位Y 0Y 1=10,+[-X ]补Y 1Y 2=00,+001101 1.001101右移一位Y 3Y 4=01,+[X ]补Y 2Y 3=00,+0所以:[X*Y ]补=1.1001001101X*Y =-0.01101100114.6 分别使用原码恢复余数除法和原码加减交替除法计算X/Y : (1) X=0.0111,Y=0.1101 (2) X=0.1011,Y=-0.1110 答:(1)原码恢复余数除法注意:参见P124中例4.9。

计算机组成原理第四章课后习题及答案唐朔飞完整版

计算机组成原理第四章课后习题及答案唐朔飞完整版

第4章存储器1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答:主存:主存储器,用于存放正在执行的程序和数据。

CPU可以直接进行随机读写,访问速度较高。

辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。

Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。

RAM:半导体随机存取存储器,主要用作计算机中的主存。

SRAM:静态半导体随机存取存储器。

DRAM:动态半导体随机存取存储器。

ROM:掩膜式半导体只读存储器。

由芯片制造商在制造时写入内容,以后只能读出而不能写入。

PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。

EPROM:紫外线擦写可编程只读存储器。

需要修改内容时,现将其全部内容擦除,然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM:电擦写可编程只读存储器。

CDROM:只读型光盘。

Flash Memory:闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。

答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。

计算机组成与设计第三版 第四章课后答案

计算机组成与设计第三版 第四章课后答案

4.6 运算器内的乘商寄存器的移位操作与通用寄存器的移 位操作之间应有什么样的关联关系吗?为什么会是这样?
பைடு நூலகம்

乘除寄存器的移位操作与通用寄存器的移位操作是联合 移位,没有乘除寄存器单独移位功能。当通用寄存器本 身移位时,乘除寄存器不受影响。
4.8.以教学计算机为例,说明应如何控制与操作运算器完成指定的数据运算、 传送功能,为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号,最低、最高位的移位输入信号,以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号:把100送入R0,R0的内容送入 R1,完成R0-R1并存入R0,R1的内容减1,R1的内容送入Q,R1和Q与C联合 右移一位。


4.8.以教学计算机为例,说明应如何控制与操作运算器完成指定的数据运算、 传送功能,为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号,最低、最高位的移位输入信号,以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号:把100送入R0,R0的内容送入 R1,完成R0-R1并存入R0,R1的内容减1,R1的内容送入Q,R1和Q与C联合 右移一位。

4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 (1)浮点数阶码用4位移码、尾数用8位原码表示(含符号位),写出 该浮点数能表示的绝对值最大、最小的(正数和负数)数值; (2)写出X、Y正确的浮点数表示(注意,此处预设了个小陷阱); (3)计算X+Y; (4)计算X*Y。 4)计算X*Y A:阶码相加:[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 (符号位10第1位为0,不溢出;00时上溢,01时下溢) B:尾数相乘结果:0 1010110 110111 C:已满足规格化要求,不需左规,尾数不变,阶码仍为001 D:舍入处理:按0舍1入规则,尾数之后的6位110111舍去,尾数 +1=0 1010111 所以,X*Y最终浮点数格式的结果: 1 001 0 1010111,即 0.1010111*21

计算机组成原理习题答案第四章

计算机组成原理习题答案第四章

1.指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解:指令长度与机器字长没有固定的关系,指令长度可以等于机器字长,也可以大于或小于机器字长。

通常,把指令长度等于机器字长的指令称为单字长指令;指令长度等于半个机器字长的指令称为半字长指令;指令长度等于两个机器字长的指令称为双字长指令。

2.零地址指令的操作数来自哪里?一地址指令中,另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。

解:双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。

双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得,即将另一操作数预先存放在累加器中。

例如,前述零地址和一地址的加法指令。

3.某机为定长指令字结构,指令长度16位;每个操作数的地址码长6位,指令分为无操作数、单操作数和双操作数三类。

若双操作数指令已有K 种,无操作数指令已有L种,问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解:X =(24-K)×26-jL26k双操作数指令的最大指令数:24-1。

单操作数指令的最大指令数:15×26-1(假设双操作数指令仅1条,为无操作数指令留出1个扩展窗口)。

无操作数指令的最大指令数:216-212-26。

其中212为表示某条二地址指令占用的编码数,26为表示某条单地址指令占用的编码数。

此时双操作数和单操作数指令各仅有1条。

4.设某机为定长指令字结构,指令长度12位,每个地址码占3位,试提出一种分配方案,使该指令系统包含:4条三地址指令,8条二地址指令,180条单地址指令。

解:4条三地址指令000XXX YYY ZZZ…011XXX YYY ZZZ8条二地址指令100000XXX YYY…100111XXX YYY180条单地址指令101000000XXX…111110011XXX5.指令格式同上题,能否构成:三地址指令4条,单地址指令255条,零地址指令64条?为什么?解:三地址指令4条000XXX YYY ZZZ…011XXX YYY ZZZ单地址指令255条100000000XXX…111111110YYY只能再扩展出零地址指令8条,所以不能构成这样的指令系统。

计算机组成原理第四章单元测试(一)(含答案)

计算机组成原理第四章单元测试(一)(含答案)

存储系统(一)单元测验1、CPU可直接访问的存储器是A、磁盘B、主存C、光盘D、磁带2、主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是A、提高存储系统访问速度B、简化存储管理C、扩大主存容量D、支持虚拟存储技术3、存储字长是指A、存储器地址线的二进制位数B、存放在一个存储单元中的二进制位数C、存储单元总数D、寄存器的数据位数4、计算机字长32位,主存容量为128MB,按字编址,其寻址范围为A、0 ~ 32M-1B、0 ~ 128M-1C、0 ~ 64M-1D、0 ~ 16M-15、字位结构为256Kx4位SRAM存储芯片,其地址引脚与数据引脚之和为A、18B、22C、24D、306、某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目分别为A、64,16B、16,64C、16,16D、64,647、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器,则地址0B1F所在芯片的最小地址是A、0000HB、0600HC、0700HD、0B00H8、计算机系统中的存贮器系统是指A、RAM和ROM存贮器B、CacheC、磁盘存储器D、Cache、主存贮器和外存贮器9、用若干片2K´4位的存储芯片组成一个8K´8位的存储器,则地址0B1FH所在的芯片在全局的最大地址是A、0CFFHB、0BFFHC、1BFFHD、0FFFH10、动态存储器刷新以()为单位进行A、存储单元B、行C、列D、字节11、下列存储器类型中,速度最快的是A、DRAMB、Flash MemoryC、SRAMD、EPROM12、某计算机字长32位,下列地址属性中属于按双字长边界对齐的是A、存储器地址线低三位全部为0B、存储器地址线低二位全部为0C、存储器地址线最低为0D、存储器地址线低三位取值随意13、在32位的机器上存放0X12345678,假定该存储单元的最低字节地址为0X4000,则在小端存储模式下存在在0X4002单元的内容是A、0X12B、0X34C、0X56D、0X7814、关于内存的下列说法中,错误的是A、内存的存取速度不能低于CPU速度,否则会造成数据丢失B、程序只有在数据和代码等被调入内存后才能运行C、采用虚拟内存技术后程序可以在硬盘上直接运行D、某计算机内存容量为8GB,按字节编址,那么它的地址总线为33位15、下列关于RAM和ROM的叙述中,正确的是A、RAM是易失性存储器,ROM是非失性存储器B、RAM和ROM都采用随机存取的方式进行访问C、Cache可选RAM、ROM做数据存储体D、ROM和RAM都不需要刷新16、下列属于衡量存储器技术指标的是A、存储容量B、存取时间C、存储周期D、存储器带宽17、不需要定时刷新的半导体存储器芯片是A、SRAMB、DRAMC、EPROMD、Flash Memory18、DRAM比SRAM慢,可能的原因包括A、DRAM需要刷新B、DRAM存储体行列地址线复用C、DRAM读之前需要预充电D、DRAM存储单元采用了双译码结构19、全部使用4片32K*8位的SRAM存储芯片,可设计的存储器有A、128K* 8位B、32K* 32位C、64K* 16位D、128K* 16位20、符合存储体系构建思想的是A、时间局部性B、空间局部性C、编程采用顺序结构D、编程采用分支结构21、某计算机主存容量为64K*16,其中ROM区为4K,其余为RAM区,按字节编址。

计算机组成原理习题+参考答案

计算机组成原理习题+参考答案

部分作业参考答案第四章13. 某8位微型机地址码为18位,若使用4K×4位的RAM芯片组成模块板结构的存储器,试问:(1)该机所允许的最大主存空间是多少?(2)若每个模块板为32K×8位,共需几个模块板?(3)每个模块板内共有几片RAM芯片?(4)共有多少片RAM?(5)CPU如何选择各模块板?解:(1)218 = 256K,则该机所允许的最大主存空间是256K×8位(或256KB);(2)模块板总数= 256K×8 / 32K×8= 8块;(3)板内片数= 32K×8位/ 4K×4位= 8×2 = 16片;(4)总片数= 16片×8 = 128片;(5)CPU通过最高3位地址译码选板,次高3位地址译码选片。

21.设某机主存容量为4MB,Cache容量为16KB,每字块有8个字,每字32位,设计一个四路组相联映象(即Cache每组内共有4个字块)的Cache组织,要求:(1)画出主存地址字段中各段的位数;(2)设Cache的初态为空,CPU依次从主存第0、1、2……99号单元读出100个字(主存一次读出一个字),并重复按此次序读8次,问命中率是多少?(3)若Cache的速度是主存的6倍,试问有Cache和无Cache相比,速度提高多少倍?答:(1)由于容量是按字节表示的,则主存地址字段格式划分如下:8 7 2 3 2(2)由于题意中给出的字地址是连续的,故(1)中地址格式的最低2位不参加字的读出操作。

当主存读0号字单元时,将主存0号字块(0~7)调入Cache(0组x号块),主存读8号字单元时,将1号块(8~15)调入Cache(1组x号块)…… 主存读96号单元时,将12号块(96~103)调入Cache(12组x号块)。

共需调100/8 13次,就把主存中的100个数调入Cache。

除读第1遍时CPU需访问主存13次外,以后重复读时不需再访问主存。

计算机组成原理第四章课后习题和答案-唐朔飞(完整版)

计算机组成原理第四章课后习题和答案-唐朔飞(完整版)

第4章存储器1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答:主存:主存储器,用于存放正在执行的程序和数据。

CPU可以直接进行随机读写,访问速度较高。

辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。

Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。

RAM:半导体随机存取存储器,主要用作计算机中的主存。

SRAM:静态半导体随机存取存储器。

DRAM:动态半导体随机存取存储器。

ROM:掩膜式半导体只读存储器。

由芯片制造商在制造时写入容,以后只能读出而不能写入。

PROM:可编程只读存储器,由用户根据需要确定写入容,只能写入一次。

EPROM:紫外线擦写可编程只读存储器。

需要修改容时,现将其全部容擦除,然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM:电擦写可编程只读存储器。

CDROM:只读型光盘。

Flash Memory:闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。

答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。

计算机组成原理第四章部分课后题答案(唐朔飞版)

计算机组成原理第四章部分课后题答案(唐朔飞版)

4.1 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

主存:用于存放数据和指令,并能由中央处理器直接随机存取,包括存储器体M、各种逻辑部件、控制电路等辅存:辅助存储器,又称为外部存储器(需要通过I/O系统与之交换数据)。

存储容量大、成本低、存取速度慢,以及可以永久地脱机保存信息。

主要包括磁表面存储器、软盘存储器、磁带存储设备、光盘存储设备。

Cache:高速缓冲存储器,比主存储器体积小但速度快,用于保有从主存储器得到指令的副本很可能在下一步为处理器所需的专用缓冲器。

RAM:(Random Access Memory)随机存储器。

存储单元的内容可按需随意取出或存入,且存取的速度与存储单元的位置无关的存储器。

这种存储器在断电时将丢失其存储内容,故主要用于存储短时间使用的程序。

按照存储信息的不同,随机存储器又分为静态随机存储器(StaticRAM,SRAM)和动态随机存储器(Dynamic RAM,DRAM)。

SRAM:(Static Random Access Memory)它是一种具有静止存取功能的内存,不需要刷新电路即能保存它内部存储的数据。

DRAM:(Dynamic Random Access Memory),即动态随机存取存储器最为常见的系统内存。

DRAM 只能将数据保持很短的时间。

为了保持数据,DRAM使用电容存储,所以必须隔一段时间刷新(refresh)一次,如果存储单元没有被刷新,存储的信息就会丢失。

(关机就会丢失数据)ROM:只读内存(Read-Only Memory)的简称,是一种只能读出事先所存数据的固态半导体存储器。

其特性是一旦储存资料就无法再将之改变或删除。

通常用在不需经常变更资料的电子或电脑系统中,资料并且不会因为电源关闭而消失。

PROM:(Programmable Read-Only Memory)-可编程只读存储器,也叫One-Time Programmable (OTP)ROM“一次可编程只读存储器”,是一种可以用程序操作的只读内存。

计算机组成原理习题 第四章

计算机组成原理习题 第四章

第四章一.填空题1.根据操作数所在位置,指出其寻址方式:操作数在寄存器中,称为寻址方式;操作数地址在寄存器中,称为寻址方式;操作数在指令中,称为寻址方式;操作数地址在指令中,为寻址方式。

操作数的地址,为某一个寄存器中的内容与位移之和,则可以是、和寻址方式。

2.设字长和指令长度均为24位,若指令系统可完成108种操作,且具有直接、间接(一次间址)、变址、基址、相对、立即等6种寻址方式,则在保证最大范围内直接寻址的前提下,指令字中操作码占位,寻址特征位占位,可直接寻址的范围是,一次间址的范围是。

3.指令字中的地址码字段(形式地址)有不同的含意,它是通过体现的,因为通过某种方式的变换,可以得出地址。

常用的指令地址格式有、、和四种。

4.立即寻址的指令其指令的地址字段指出的不是,而是。

5.寄存器直接寻址操作数在中,寄存器间接寻址操作数在中,所以执行指令的速度前者比后者。

6.设形式地址为X,则直接寻址方式中,操作数的有效地址为;间接寻址方式中,操作数的有效地址为;相对寻址中,操作数的有效地址为。

7.变址寻址和基址寻址的区别是:基址寻址中基址寄存器提供,指令的地址码字段提供。

而变址寻址中变址寄存器提供,指令的地址码字段提供。

8.指令寻址的基本方式有两种,一种是寻址方式,其指令地址由给出,另一种是寻址方式,其指令地址由给出。

9.不同机器的指令系统各不相同,一个较完善的指令系统应该包括、、、、、等类指令。

10.常见的数据传送类指令的功能可实现和之间或和之间的数据传送。

11.设指令字长等于存储字长,均为24位,某指令系统可完成108种操作,操作码擦汗高难度固定,且具有直接、间接(一次间址)、变址、基址、相对、立即等寻址方式,则在保证最大范围内直接寻址的前提下,指令字中操作码占位,寻址特征占位,可直接寻址的范围是,一次间址的范围是。

12.设计器指令系统可完成98种操作,指令字长为16位,操作码长度固定。

若该指令系统具有直接、间接、变址、基址、相对、立即等六种寻址方式,则在保证最大范围内直接寻址的前提下,其指令代码中操作码占位,寻址特征占位,形式地址码占位,一次间址的范围是。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

(3)计算X+Y A:求阶差:|△E|=|1011-0110|=0101 B:对阶:Y变为 1 011 0 00000 1101101 C:尾数相加:00 0110011 00000+ 00 00000 1101101=00 0110110 01101 D:规格化:左规:尾数为0 1101100 1101,阶码为1010 F:舍入处理:采用0舍1入法处理,则有00 1101100+1=00 1101101 E:不溢出 所以,X+Y最终浮点数格式的结果: 1 010 0 1101101,即 0.1101101*210
参考答案:在教学计算机中, 为控制运算器完成指定的数据运算、 传送功能,必须给出要用的数据组合、ALU要完成的运算功能、和 对运算结果的保存及送出办法; 选择送到ALU最低位的进位信号的状态,如何处理最高、最低位的 移位信号的状态,是否保存运算结果的特征位信号等问题,都要依 据指令执行的实际需求来处理,不是运算器内部功能所能包含的, 故只能到Am2901芯片之外来解决。
4.5 在运算器部件中,为什么要设置一个乘商寄存器?它 在运算器部件中,为什么要设置一个乘商寄存器? 与运算器部件中的累加器有哪些不同之处? 与运算器部件中的累加器有哪些不同之处?
为了用硬件线路完成乘除指令运算,运算器内一般还有 一个能自行左右移位的专用寄存器,通称乘商寄存器。 运算器内的通用寄存器与乘商寄存器的差异表现在:通 用寄存器是暂存将参加运算的数据和中间结果,这些寄 存器可被汇编程度员直接访问与使用;乘商寄存器由计 算机内部设置,不能为汇编程序员访问。
4.8.以教学计算机为例,说明应如何控制与操作运算器完成指定的数据运算、 以教学计算机为例,说明应如何控制与操作运算器完成指定的数据运算、 以教学计算机为例 传送功能,为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 传送功能,为什么必须在 芯片之外解决向运算器提供最低位的进位信 最低、最高位的移位输入信号,以及状态位的接受与记忆问题。 号,最低、最高位的移位输入信号,以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号: 送入R0, 的内容送入 成如下操作功能的操作步骤和必须提供的信号:把100送入 ,R0的内容送入 送入 R1,完成 并存入R0, 的内容减 的内容减1, 的内容送入 的内容送入Q, 和 与 联合 ,完成R0-R1并存入 ,R1的内容减 ,R1的内容送入 ,R1和Q与C联合 并存入 右移一位。 右移一位。
4.13.假定 假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制 。 此处的数均为二进制)。 假定 此处的数均为二进制 浮点数阶码用4位移码、尾数用8位原码表示(含符号位), ),写出 (1)浮点数阶码用4位移码、尾数用8位原码表示(含符号位),写出 该浮点数能表示的绝对值最大、最小的(正数和负数)数值; 该浮点数能表示的绝对值最大、最小的(正数和负数)数值; 写出X 正确的浮点数表示(注意,此处预设了个小陷阱); (2)写出X、Y正确的浮点数表示(注意,此处预设了个小陷阱); 计算X+Y X+Y; (3)计算X+Y; 计算X*Y X*Y。 (4)计算X*Y。
4.6 运算器内的乘商寄存器的为什么会是这样? 位操作之间应有什么样的关联关系吗?为什么会是这样?
乘除寄存器的移位操作与通用寄存器的移位操作是联合 移位,没有乘除寄存器单独移位功能。当通用寄存器本 身移位时,乘除寄存器不受影响。
4.8.以教学计算机为例,说明应如何控制与操作运算器完成指定的数据运算、 以教学计算机为例,说明应如何控制与操作运算器完成指定的数据运算、 以教学计算机为例 传送功能,为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 传送功能,为什么必须在 芯片之外解决向运算器提供最低位的进位信 最低、最高位的移位输入信号,以及状态位的接受与记忆问题。 号,最低、最高位的移位输入信号,以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号: 送入R0, 的内容送入 成如下操作功能的操作步骤和必须提供的信号:把100送入 ,R0的内容送入 送入 R1,完成 并存入R0, 的内容减 的内容减1, 的内容送入 的内容送入Q, 和 与 联合 ,完成R0-R1并存入 ,R1的内容减 ,R1的内容送入 ,R1和Q与C联合 并存入 右移一位。 右移一位。
4.1解释定点运算器的功能和组成部件?以Am2901芯片为 4.1解释定点运算器的功能和组成部件? Am2901芯片为 解释定点运算器的功能和组成部件 实例,来介绍定点运算器的有关知识,你的认知程度如何? 实例,来介绍定点运算器的有关知识,你的认知程度如何?
例如,Am2901芯片,其组成部分包括一个算术逻 辑运算部件,完成对数据的算术运算和逻辑运算; 一个由16个通用寄存器组成的寄存器组,以暂存 参加运算的数据和中间结果;一个Q寄存器,实 现硬件乘除运算;有5组二选一或三选一器件, 以选择数据的输入和送出运算结果;有9个控制 信号:其中I5~I3选择运算功能,I2~I0选择数 据来源,I8~I6控制数据处理方式,从而实现与 计算机其它部件协调工作。
4.13.假定 假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制 。 此处的数均为二进制)。 假定 此处的数均为二进制 浮点数阶码用4位移码、尾数用8位原码表示(含符号位), ),写出 (1)浮点数阶码用4位移码、尾数用8位原码表示(含符号位),写出 该浮点数能表示的绝对值最大、最小的(正数和负数)数值; 该浮点数能表示的绝对值最大、最小的(正数和负数)数值; 写出X 正确的浮点数表示(注意,此处预设了个小陷阱); (2)写出X、Y正确的浮点数表示(注意,此处预设了个小陷阱); (3)计算X+Y; 计算X+Y; X+Y 计算X*Y X*Y。 (4)计算X*Y。 4)计算X*Y A:阶码相加:[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 (符号位10第1位为0,不溢出;00时上溢,01时下溢) B:尾数相乘结果:0 1010110 110111 C:已满足规格化要求,不需左规,尾数不变,阶码仍为001 D:舍入处理:按0舍1入规则,尾数之后的6位110111舍去,尾数 +1=0 1010111 所以,X*Y最终浮点数格式的结果: 1 001 0 1010111,即 0.1010111*21
注意:最后一项操作中,移入通用寄存起R1最高位的不是状态触发器C的值,而是 ALU运算的符号位Cy的值,通用寄存器和Q联合右移时,不能支持与C的循环移位。
4.10 在浮点数中为什么采用隐藏位?在什么时刻处理隐藏 在浮点数中为什么采用隐藏位? 位?
原码尾数中使用隐藏位技术,是指把非“0”值的 规格化浮点数的尾数最高位上的1强行去掉(隐 藏起来),这是通过左移原来的尾数实现的,最 高位上的1看不见了,却可以使结果的表示精度 多出了一个二进制位,考虑到隐藏位和剩余尾数, 则此时它所代表的实际值在1~2之间。
计算机组成原理第四章习题
4.1解释定点运算器的功能和组成部件?以Am2901芯片为 4.1解释定点运算器的功能和组成部件? Am2901芯片为 解释定点运算器的功能和组成部件 实例,来介绍定点运算器的有关知识,你的认知程度如何? 实例,来介绍定点运算器的有关知识,你的认知程度如何?
答:定点运算器的功能与组成 ⑴ 对数据进行算术运算和逻辑运算,给出结果某些特征; ⑵ 暂存参加运算的数据和中间结果; ⑶可用硬件完成乘除运算; ⑷ 接受外部数据的输入,送出运算结果; ⑸与计算机其他部件协同工作运算器的组成:①算术与 逻辑运算部件;②通用寄存器;③乘商寄存器;④多路 选择器;⑤输入/输出逻辑电路。
解答:(1)绝对值最大: 1 111 0 1111111、1 111 1 1111111; 绝对值最小: 0 001 0 0000000、0 001 1 0000000 (2)X: 1 011 0 0110011、Y: 0 110 0 1101101
4.13.假定 假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制 。 此处的数均为二进制)。 假定 此处的数均为二进制 浮点数阶码用4位移码、尾数用8位原码表示(含符号位), ),写出 (1)浮点数阶码用4位移码、尾数用8位原码表示(含符号位),写出 该浮点数能表示的绝对值最大、最小的(正数和负数)数值; 该浮点数能表示的绝对值最大、最小的(正数和负数)数值; 写出X 正确的浮点数表示(注意,此处预设了个小陷阱); (2)写出X、Y正确的浮点数表示(注意,此处预设了个小陷阱); 计算X+Y X+Y; (3)计算X+Y; 计算X*Y X*Y。 (4)计算X*Y。
相关文档
最新文档