N阱硅栅CMOS工艺流程电子器件与工艺课件
合集下载
CMOS工艺流程和MOS电路版图举例.ppt
1
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版
场氧的生长
二氧化硅
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版
场氧的生长
二氧化硅
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
CMOS工艺流程
PMOS管硅栅 Vo
VDD
硼注入
P-SUB
N阱
磷注入
N阱硅栅CMOS工艺流程
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 1、光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
17
• 2、阱区注入及推进，形成阱区
P-well N-sub
18
• 3、去除SiO2，长薄氧，长Si3N4
薄氧
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版
场氧的生长
二氧化硅
掩膜版 氮化硅
光刻2，刻有源区掩膜版
N阱
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
N阱
生长多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱
刻蚀多晶硅
B+
PN-Si
25
• 10、光Ⅶ---N管场区光刻，刻去N管上的胶。 N管场区注入，形成NMOS的源、漏区。
As
PN-Si
光刻胶
26
• 11、长PSG（磷硅玻璃）。
N+ N+
P-
P+ N-Si
PSG P+
27
• 12、光刻Ⅷ---引线孔光刻。
N+ N+ P-
P+ N-Si
PSG P+
28
• 13、光刻Ⅸ---引线孔光刻（反刻Al）。
P-well
Si3N4
N-sub
19
N阱CMOS工艺流程
由于As的扩散系数小。所以先NSD
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
⑧ 接触、金属化及保护层
接触孔硅化后，在晶圆上先溅射一层难 溶金属薄膜，然后淀积较厚的掺铜铝层。 然后就是在最后一层金属上淀积保护层。
生长磷硅玻璃PSG
PSG
可以先注入P型杂质（B），再N型杂质 （P），因为B的扩散系数小；也可以 只注入P型杂质（B）进行调节。
采用一步调节方法
Байду номын сангаас
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
⑥ 多晶硅淀积和光刻
多晶硅
光刻3，刻多晶硅掩膜版
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
⑦ 源/漏注入
现在完成的多晶硅栅可作为NMOS管和 PMOS管的源/漏自对准注入的掩模版。 在下图中，先进行N型的源/漏注入（ NSD），采用As杂质；然后进行P型源 /漏注入（PSD），采用B。
N阱CMOS工艺
① 初始材料
CMOS集成电路通常制造在尽可能重掺 杂硼的P型（100）衬底上以减小衬底 电阻 ,防止闩锁效应。
② 外延生长
CMOS工艺的第一步是在衬底上生长一 层轻掺杂的P型外延层，比标准双极工 艺采用的外延层薄很多。理论上CMOS 工艺不需要外延层，因为MOS管可以 直接在P型衬底上形成。外延工艺增加 了成本，但是采用P+衬底可以提高抗 闩锁效应的能力。
氮化硅的刻蚀
二氧化硅
掩膜版
光刻2，刻有源区掩膜版
沟道终止注入
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
⑧ 接触、金属化及保护层
接触孔硅化后，在晶圆上先溅射一层难 溶金属薄膜，然后淀积较厚的掺铜铝层。 然后就是在最后一层金属上淀积保护层。
生长磷硅玻璃PSG
PSG
可以先注入P型杂质（B），再N型杂质 （P），因为B的扩散系数小；也可以 只注入P型杂质（B）进行调节。
采用一步调节方法
Байду номын сангаас
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
⑥ 多晶硅淀积和光刻
多晶硅
光刻3，刻多晶硅掩膜版
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
⑦ 源/漏注入
现在完成的多晶硅栅可作为NMOS管和 PMOS管的源/漏自对准注入的掩模版。 在下图中，先进行N型的源/漏注入（ NSD），采用As杂质；然后进行P型源 /漏注入（PSD），采用B。
N阱CMOS工艺
① 初始材料
CMOS集成电路通常制造在尽可能重掺 杂硼的P型（100）衬底上以减小衬底 电阻 ,防止闩锁效应。
② 外延生长
CMOS工艺的第一步是在衬底上生长一 层轻掺杂的P型外延层，比标准双极工 艺采用的外延层薄很多。理论上CMOS 工艺不需要外延层，因为MOS管可以 直接在P型衬底上形成。外延工艺增加 了成本，但是采用P+衬底可以提高抗 闩锁效应的能力。
氮化硅的刻蚀
二氧化硅
掩膜版
光刻2，刻有源区掩膜版
沟道终止注入
n阱CMOS芯片制作工艺设计 ppt课件
｝ L=2um W=52um
截止频率fmax≥1GHz
2020/12/27
考虑到un大约等于up的
二倍，因此将PMOS的 宽长比取为NMOS宽长 比的二倍
wx曦
8
结构参数设计结果：
NMOS：栅长 L=2um 栅宽 W=36um
栅氧化层tox
PMOS：栅长 L=2um 栅宽 W=52um
沟道栅长L的验证
wx曦
26
2020/12/27
wx曦
27
2
精品资料
• 你怎么称呼老师？ • 如果老师最后没有总结一节课的重点的难点，你
是否会认为老师的教学方法需要改进？ • 你所经历的课堂，是讲座式还是讨论式？ • 教师的教鞭 • “不怕太阳晒，也不怕那风雨狂，只怕先生骂我
笨，没有学问无颜见爹娘 ……” • “太阳当空照，花儿对我笑，小鸟说早早早……”
13
氮化硅
N阱 P衬底 淀积氮化硅
2020/12/27
wx曦
14
氮化硅
N阱 P衬底
光刻氮化硅
2020/12/27
wx曦
15
2020/12/27
氮化硅
P衬底
N阱
场氧
生长场氧 用于器件隔离
wx曦
16
2020/12/27
N阱 P衬底
场氧
除氮化硅掩蔽膜
wx曦
17
2020/12/27
栅氧化层
P衬底
N阱
场氧
开启电压调整后 进行栅氧淀积
wx曦
18
多晶硅
N阱 P衬底
淀积多晶硅
2020/12/27
wx曦
19
N阱 P衬底
光刻多晶硅 形成源漏区掺杂窗口
CMOS工艺与器件解析ppt课件
这里实际上是用有源区（active）作为掺杂离子注入的掩膜，由于此
时是在多晶硅栅完成后，离子被多晶硅栅阻挡，不会进入栅下的硅表
面，因此形成NMOS的源、漏区，而且其边缘与硅栅边缘对齐（ 可能
有一定的overlap），硅栅起到了自对准的作用，称硅栅自对准
25
CMOS工艺(N阱)详细制造步骤(5)
p+离子
via23/metal3……
29
N阱CMOS工艺详细制造步骤(8)
金属2
金属1 栅 n+ p-阱 n+
Via Contact
上一页的图示
30
N阱CMOS工艺详细制造步骤(9)
Passivation掩模版：钝化层光刻掩膜。它是最后一步，确定 应暴露的压焊区或内设测试点接触区的位置和大小 完成金属互连之后，为免受以后杂质侵入和损伤，要进行芯 片表面钝化，沉积一层钝化膜（如Si3N4或磷硅玻璃、聚烯 亚胺等）覆盖整个表面，但压焊区及内设测试点需要刻去钝 化层备用。
p+ mask
n+
n+
p-substrate
p+
p+
n-well
p+ mask
p+掩膜版：p+掺杂区掩膜
制造步骤：进行p+离子（硼）注入掺杂和扩散推进， 形成p扩 散区（diffusion）
同样，这里实际上也是用有源区（active）作为掺杂离子注入 的掩膜，通过硅栅自对准，形成PMOS的漏、源
26
27
CMOS工艺(N阱)详细制造步骤(7)
metal mask
n+
n+
p-substrate
p+
CMOS集成电路工艺流程PPT(共54页)
•
23、恨别人，痛苦的却是自己。
•
24、每天醒来，敲醒自己的不是钟声， 而是梦 想。
•
25、你不能拼爹的时候，你就只能去拼 命！
•
26、如果人生的旅程上没有障碍，人还 有什么 可做的 呢。
•
27、我们无法选择自己的出身，可是我 们的未 来是自 己去改 变的。 励志名 言：比 别人多 一点执 着，你 就会创 造奇迹
21
典型CMOS工艺流程图
22
典型CMOS工艺流程图
23
典型CMOS工艺流程图
24
典型CMOS工艺流程图
25
典型CMOS工艺流程图
26
典型CMOS工艺流程图
27
典型CMOS工艺流程图
28
典型CMOS工艺流程图
29
典型CMOS工艺流程图
30
典型CMOS工艺流程图
31
典型CMOS工艺流程图
•
5、人生每天都要笑，生活的下一秒发生 什么， 我们谁 也不知 道。所 以，放 下心里 的纠结 ，放下 脑中的 烦恼， 放下生 活的不 愉快， 活在当 下。人 生喜怒 哀乐， 百般形 态，不 如在心 里全部 淡然处 之，轻 轻一笑 ，让心 更自在 ，生命 更恒久 。积极 者相信 只有推 动自己 才能推 动世界 ，只 要推动 自己就 能推动 世界。
•
3、起点低怕什么，大不了加倍努力。人 生就像 一场马 拉松比 赛，拼 的不是 起点， 而是坚 持的耐 力和成 长的速 度。只 要努力 不止， 进步也 会不止 。
•
4、如果你不相信努力和时光，那么时光 第一个 就会辜 负你。 不要去 否定你 的过去 ，也不 要用你 的过去 牵扯你 的未来 。不是 因为有 希望才 去努力 ，而是 努力了 ，才能 看到希 望。
CMOS工艺流程版图剖面
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺 CMOS集成电路采用(100)晶向的硅材料
52
4) 图解双阱硅栅 CMOS制作流程
53
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
41
P阱
N阱
推阱
– 退火驱入，双阱深度约1.8μm – 去掉N阱区的氧化层
42
形成场隔离区
– 生长一层薄氧化层 – 淀积一层氮化硅 – 光刻2场隔离区，非隔离区被光刻胶保护起来 – 反应离子刻蚀氮化硅 – 场区硼离子注入以防止场开启 – 热生长厚的场氧化层 – 去掉氮化硅层
43
光刻胶
31P+
11B+
56
在P阱区域植入硼(+3)离子，因硅为+4价， 所以形成空洞，呈正电荷状态。(离子植入时与 法线成7度角，以防止发生沟道效应，即离子 不与原子碰撞而直接打入)。每次离子植入后必 须进行退火处理，以恢复晶格的完整性。(但高 温也影响到已完成工序所形成的格局)。
氮化硅
光刻2，刻有源区掩膜版
N阱
8
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
9
重新生长二氧化硅（栅氧）
场氧 栅氧
光刻3，刻多晶硅掩膜版N阱10Fra bibliotek生长多晶硅
多晶硅
光刻3，刻多晶硅掩膜版
N阱
11
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱
12
刻蚀多晶硅
多晶硅
N阱CMOS芯片设计[优质PPT]
![N阱CMOS芯片设计[优质PPT]](https://img.taocdn.com/s3/m/fb73106d0066f5335a8121eb.png)
0.3m
E13~1 05K0eV
Q01.491109cm 3
E52 ~5K 7 eV Q01.612109cm -3
T 600C t1感谢观看！
文章内容来源于网络，如有侵权请联系我们删除。
SiH4/二氯二氢硅SiH2Cl2/四氯化硅SiCl4和氨气.
• 9.有源区光刻：第二次光刻。分别采用热H3PO4和HF刻 蚀Si3N4和SiO2。
• 10.场区氧化：有源区以外统称为场区，金属连线主要分 布在场区。MOS晶体管之间就是靠场区的厚氧化层隔离。 由于场区和有源区的氧化层厚度差别较大，为了避免过大 的氧化层台阶影响硅片的平整度，进而影响金属连线的可 靠性，MOS集成电路中采用硅的局部氧化方法即LOCOS 工艺形成厚的场氧化层。场区氧化采用湿氧氧化，特点速 度快。
微电子技术综合实践
N阱CMOS芯片的设计
一．设计指标要求
• 1.任务：n阱CMOS芯片制作工艺设计 • 2.特性指标要求： • n沟多晶硅栅MOSFET：阈值电压VTn=0.5V, 漏极饱和
电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压 BVDS=35V, 栅源击穿电压BVGS≥20V, 跨导gm≥2mS, 截 止频率fmax≥3GHz（迁移率µn取600cm2/V·s） • p沟多晶硅栅MOSFET：阈值电压VTp= -1V, 漏极饱和电 流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压 BVDS=35V, 栅源击穿电压BVGS≥20V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz（迁移率µp取220cm2/V·s）
五． 工艺实施方案
50cm
1.181m
R69 0 /口
690
E80KeV
E13~1 05K0eV
Q01.491109cm 3
E52 ~5K 7 eV Q01.612109cm -3
T 600C t1感谢观看！
文章内容来源于网络，如有侵权请联系我们删除。
SiH4/二氯二氢硅SiH2Cl2/四氯化硅SiCl4和氨气.
• 9.有源区光刻：第二次光刻。分别采用热H3PO4和HF刻 蚀Si3N4和SiO2。
• 10.场区氧化：有源区以外统称为场区，金属连线主要分 布在场区。MOS晶体管之间就是靠场区的厚氧化层隔离。 由于场区和有源区的氧化层厚度差别较大，为了避免过大 的氧化层台阶影响硅片的平整度，进而影响金属连线的可 靠性，MOS集成电路中采用硅的局部氧化方法即LOCOS 工艺形成厚的场氧化层。场区氧化采用湿氧氧化，特点速 度快。
微电子技术综合实践
N阱CMOS芯片的设计
一．设计指标要求
• 1.任务：n阱CMOS芯片制作工艺设计 • 2.特性指标要求： • n沟多晶硅栅MOSFET：阈值电压VTn=0.5V, 漏极饱和
电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压 BVDS=35V, 栅源击穿电压BVGS≥20V, 跨导gm≥2mS, 截 止频率fmax≥3GHz（迁移率µn取600cm2/V·s） • p沟多晶硅栅MOSFET：阈值电压VTp= -1V, 漏极饱和电 流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压 BVDS=35V, 栅源击穿电压BVGS≥20V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz（迁移率µp取220cm2/V·s）
五． 工艺实施方案
50cm
1.181m
R69 0 /口
690
E80KeV
N阱CMOS工艺课件PPT课件( 36页)
由于As的扩散系数小。所以先NSD
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
⑧ 接触、金属化及保护层
接触孔硅化后，在晶圆上先溅射一层难 溶金属薄膜，然后淀积较厚的掺铜铝层。 然后就是在最后一层金属上淀积保护层。
生长磷硅玻璃PSG
PSG
•
15、只有在开水里，茶叶才能展开生命浓郁的香气。
•
5、从来不跌倒不算光彩，每次跌倒后能再站起来，才是最大的荣耀。
•
6、这个世界到处充满着不公平，我们能做的不仅仅是接受，还要试着做一些反抗。
•
7、一个最困苦、最卑贱、最为命运所屈辱的人，只要还抱有希望，便无所怨惧。
•
8、有些人，因为陪你走的时间长了，你便淡然了，其实是他们给你撑起了生命的天空；有些人，分开了，就忘了吧，残缺是一种大美。
•
6、人性本善，纯如清溪流水凝露莹烁。欲望与情绪如风沙袭扰，把原本如天空旷蔚蓝的心蒙蔽。但我知道，每个人的心灵深处，不管乌云密布还是阴淤苍茫，但依然有一道彩虹，亮丽于心中某处。
•
7、每个人的心里，都藏着一个了不起的自己，只要你不颓废，不消极，一直悄悄酝酿着乐观，培养着豁达，坚持着善良，只要在路上，就没有到达不了的远方！
氮化硅的刻蚀
二氧化硅
掩膜版
光刻2，刻有源区掩膜版
沟道终止注入
P型外延场区接受P型的沟道终止注入， 而N阱场区接受N型沟道终止注入，这 里包含大面积硼注入和选择性磷注入
场氧的生长
二氧化硅掩膜版 氮化硅光刻2，刻有源区掩膜版
去除氮化硅
光刻3，刻多晶硅掩膜版
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
⑧ 接触、金属化及保护层
接触孔硅化后，在晶圆上先溅射一层难 溶金属薄膜，然后淀积较厚的掺铜铝层。 然后就是在最后一层金属上淀积保护层。
生长磷硅玻璃PSG
PSG
•
15、只有在开水里，茶叶才能展开生命浓郁的香气。
•
5、从来不跌倒不算光彩，每次跌倒后能再站起来，才是最大的荣耀。
•
6、这个世界到处充满着不公平，我们能做的不仅仅是接受，还要试着做一些反抗。
•
7、一个最困苦、最卑贱、最为命运所屈辱的人，只要还抱有希望，便无所怨惧。
•
8、有些人，因为陪你走的时间长了，你便淡然了，其实是他们给你撑起了生命的天空；有些人，分开了，就忘了吧，残缺是一种大美。
•
6、人性本善，纯如清溪流水凝露莹烁。欲望与情绪如风沙袭扰，把原本如天空旷蔚蓝的心蒙蔽。但我知道，每个人的心灵深处，不管乌云密布还是阴淤苍茫，但依然有一道彩虹，亮丽于心中某处。
•
7、每个人的心里，都藏着一个了不起的自己，只要你不颓废，不消极，一直悄悄酝酿着乐观，培养着豁达，坚持着善良，只要在路上，就没有到达不了的远方！
氮化硅的刻蚀
二氧化硅
掩膜版
光刻2，刻有源区掩膜版
沟道终止注入
P型外延场区接受P型的沟道终止注入， 而N阱场区接受N型沟道终止注入，这 里包含大面积硼注入和选择性磷注入
场氧的生长
二氧化硅掩膜版 氮化硅光刻2，刻有源区掩膜版
去除氮化硅
光刻3，刻多晶硅掩膜版
N阱CMOS工艺流程
生长磷硅玻璃PSG
PSGLeabharlann 光刻接触孔光刻6，刻接触孔掩膜版
N+
P+
刻铝
Al 光刻7，刻Al掩膜版
刻铝
VSS
Vo
VDD
淀积钝化层
钝化层
光刻8，刻压焊孔掩膜版
NMOS Transistors
PMOS晶体管
衬底PNP管
多晶电阻
NSD和PSD电阻
电容
N阱CMOS工艺
① 初始材料
CMOS集成电路通常制造在尽可能重掺 杂硼的P型（100）衬底上以减小衬底 电阻
② 外延生长
CMOS工艺的第一步是在衬底上生长一 层轻掺杂的P型外延层，比标准双极工 艺采用的外延层薄很多。理论上CMOS 工艺不需要外延层，因为MOS管可以 直接在P型衬底上形成。外延工艺增加 了成本，但是采用P+衬底可以提高抗 闩锁效应的能力。
③ N阱扩散
使用N阱掩模版对甩在氧化层上的光刻 胶进行光刻。N阱工艺可形成大多数设 计者所偏好的衬底接触 。
③ N阱注入
氧化层 P-SUB
光刻1，刻N阱掩膜版
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
氧化层的刻蚀
光刻1，刻N阱掩膜版
N阱注入
光刻1，刻N阱掩膜版
形成N阱
N阱 P-SUB
④ 场区LOCOS （局部氧化）
由于As的扩散系数小。所以先NSD
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
⑧ 接触、金属化及保护层
尽管在源/漏退火过程中存在进一步氧 化，但覆盖沟场区的氧化层仍然很薄， 因而很容易破损，在背栅接触附近增加 NSD或PSD注入可以克服这个困难。接 触孔硅化后，在晶圆上先溅射一层难溶 金属薄膜，然后淀积较厚的掺铜铝层。 然后就是在最后一层金属上淀积保护层。
相关主题