数字电子技术(第五版)教案,第七章,高教版Dch7-2
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
R C 1 S FF
3
QBaidu Nhomakorabea
A
Q
B
Q
C
Q
D
4个并行输出端
表7.2.4 74194功能表
序 号 清 零 RD 输 控制信号
S1 S0
入 并行输入 D C B A × × × × × D ×
输
出
说
明
1
2 3 4 5 6 7 8
L
H H H H H H H
×
× H H H L L L
×
× H L L H H L
7.2.1 多位寄存器—74LS175
1D
1D
1Q
> C1
R
表7.2.1 74LS175的功能表
2Q
2D
1D
输
入
输 出
> C1
R
RD CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q
3Q
3D
1D
L × × × × × H
L L L L
> C1
R
1D 2D 3D 4D 1D 2D 3D 4D 保 持
H H × × × ×
4D CP 1
1D
4Q
> C1
R
H L × × × ×
保 持
RD
1
7.2.2
移位寄存器
1. 单向移位寄存器(串入/串出、并出、右移)
把若干个触发器串接起来,就可以构成一个 移位寄存器。
CP CR R R R R
>
DI 1D FF0 Q0
>
1D FF1 Q1
>
1D FF2 Q2
7.2 寄存器和移位寄存器
7.2.1 寄存器 7.2.2 移位寄存器
• 移位寄存器的工作原理
• 双向移位寄存器
7.2.3 集成移位寄存器74194
7.2.1 寄存器—74LS175
寄存器是用来存储二进制代码的电路。 它的主要组成部分是触发器。
一个触发器能存储1位二进制代码,要存 储 n 位二进制代码,就需要用 n 个触发器, 所以寄存器实际上是若干触发器的集合。
CP CR DOL
&
& FF0 1D >C1 R
& FF1 1D > C1 R
1D >C1 R
&
FF3 1D >C1 R DOR
Q0
Q1
Q2
Q3
S=1 S=0
D0 DSR D0 Q1
D1 Q 0
D1 Q2
D2 Q 1 D2 Q 3
D3 Q2 D3 QSL
右移
左移 还可实现串行输入/串行输出、串行输入/并行输出。
Q0n+1=D
Q1n+1 =Q0
Qn+1=D Q2n+1 =Q1 Q3n+1 =Q2
设 DI = Q0Q1Q2Q3 = 1011
CP CR R R R R
>
DI
>
1D Q0 FF1 Q1 FF0
>
1D FF2 Q2
>
1D FF3 Q3
1011
1D
DO
FF0 FF1 FF2 FF3
CR=0
0 1 1 0
串行输入 时钟脉 左移DSL 右移DSR 冲CP × × × × × H L × × × × × × × H L × × H(L)
QD QC QB QA L L
L
L 异步清0
n n n n × × × QD QC QB QA
保持
C ×
B A
D
C
B
A 并入并出
n n n × × H QD QC QB
左移1 左移0 右移1 右移0 保持
0 0 1 1
0 0 0 1
0 0 0 0
1CP 后 1 2CP 后 1 3CP 后 0 4CP 后 1
4个CP后,输入端的数 据“1011”,串行送入寄存 器,并行输出;再经过4个 CP,串行输出(数码移出 寄存器)。
1
0 1
1
工作波形: 从图中可看出:经过4个CP作用后,从DI 端串行 输入的数据从Q0 Q1 Q2 Q3并行输出。 串入并出 再经过4个CP后,从DI 端串行输入的数据从DO 端 串行输出。 串入串出
>
1D FF3 Q3
DO
串行数据 输入端
图7.2.2 并行数据输出端
串行数据 输出端
7.2.2
工作原理:
CP CR R
移位寄存器
R
R
R
>
D
I
>
1D Q
0
>
1D Q
1
>
1D Q
2
1D FF0
D Q
3
O
FF1
FF2
FF3
驱动方程: D0=DI 次态方程:
D1=Q0
D2=Q1
D3=Q2
D触发器的特性方程
CP
例2 完成算术运算
用左移、右移实现×2,÷2运算。 如 (0010) 2 = 210 左移一位,0010 0100,相当于×2; 左移两位 1000, 相当于×4 ; 同理,右移一位相当于÷2……
7.2.4 应
用
例3 时序脉冲产生器。电路如图所示。画出 Q0--Q3波 形,分析逻辑功能。
&
7.2.3 集成移位寄存器---74194 S S
1 0
控 制 信 号 0 0 1
D
功 能 保
R
D 左
2个控制端
S
0
4个并行输入端
A B C
0 1 0
持 移
右 移
S
1
1
1
1
1
并行输入 1
CP
&
D
SR
D
&
SL
&
&
&
1
R C 1 S FF
0
1
R C 1 S FF
1
1
R C 1 S FF
2
1
n n n × × × × L QD QC QB
× × × × × ×
× ×
n n n QC QB QA H
n n n QC QB QA L × ×
n n n n × × QD QC QB QA
7.2.4 应 用
例1 远距离数据传送
发射
CP
接收 移位寄存器
D0
-----D7
移位寄存器
D0
-----D7
绘出波形图如下:
CP Q0 Q1
1 2 3 4
0
1
1
1 1 1 0
0 1 1 1
1
0
1
1
0
Q2 1 Q3 1
1
1
由波形图可知,寄存器按固定的时序,输出低电平脉冲, 所以称为时序脉冲产生器。其一个周期为四个脉冲,也 称四相时序脉冲产生器。
解:开始启动,信号为0,∴S1=1 此时S0=1,则194工作在“并 入并出”状态,Q0-Q3=0111
0 1 1 1
启动
&
1 1
S1 Q0 Q1Q2 Q3 S0
CR
74194
DSR D0D1D2D3
CP
0 1 1 1
启动信号撤除后为1, 所以S1S0=01,则194工作 在“右移”状态。DSR=Q3, 故循环移位。因为Q0-Q3总 有一个为0, ∴ S1一直为0, 不断右移。
1
D Q Q Q Q
I 0
2
D1 D2 D3
3
D0 D1 D2 D3
4
5
6
7
8
9
D3 D2
D3
D0 D1 D2 D3
1
D0
D1 D2 D0 D1 D0
2
3
图7.2.3 时序图
2. 双向移位寄存器
S
DSR 1 1 1 DSL
D0 SDSR S Q1 D1 SQ0 S Q2
D2 S Q1 S Q3 D3 SQ2 S DSL