中规模组合逻辑电路的设计实验3
实验三 组合逻辑电路的设计(一)
实验三组合逻辑电路的设计（一）一、实验目的1．掌握用SSI器件设计组合逻辑电路的方法；2．熟悉各种常用MSI组合逻辑电路的功能与使用方法；3．掌握多片MSI组合逻辑电路的级联、功能扩展；4．学会使用MSI逻辑器件设计组合电路；5．培养查找和排除数字电路常见故障的初步能力。
二、实验器件1．74LS00 四二输入与非门74LS20 双四输入与非门2．74LS138 三线—八线译码器74LS139 双二线—四线译码器三、实验原理组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。
在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。
最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。
在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。
用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。
因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。
在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。
下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。
四、组合电路设计原则及其步骤组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行：（1）分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系；（2）根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式；（3）根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式；（4）画出逻辑电路图或电路原理图；对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
数字电路实训报告
一、设计目的及要求：（一）实验目的：1. 通过实验培养学生的市场素质，工艺素质，自主学习的能力，分析问题解决问题的能力以及团队精神。
2. 通过本实验要求学生熟悉各种常用中规模集成电路组合逻辑电路的功能与使用方法，学会组装和调试各种中规模集成电路组合逻辑电路，掌握多片中小规模集成电路组合逻辑电路的级联、功能扩展及综合设计技术，使学生具有数字系统外围电路、接口电路方面的综合设计能力。
（二）实验要求1. 数字显示电路操作面板：左侧有16个按键，编号为0到15数字，面板右侧有2个共阳7段显示器。
2. 设计要求：当按下小于10的按键后，右侧低位7段显示器显示数字，左侧7段显示器显示0；当按下大于9的按键后，右侧低位7段显示器显示个位数字，左侧7段显示器显示1。
若同时按下几个按键，优先级别的顺序是15到0。
二、电路框图及原理图原理图概要:数字显示电路由键盘、编码、码制转换、译码显示组成。
各部分作用：1. 键盘：用于0~15数字的输入。
可以由16个自锁定式的按键来排列成4×4键盘。
2.编码：采用两片74ls148级联来完成对0~15的编码，并且是具有优先级的编码。
3.码制转换：本电路采用了2个74ls00、1个74ls04、1个74ls283来完成对0~15出事编码的码制转换，转换成个位与十位的8421bcd码，为下一步的解码做准备。
4.译码显示：本电路采用了两个74ls47分别对码制转换后的bcd码进行译码，并且由这两个芯片分别驱动两片七段共阳极数码管。
原理图：三、设计思想及基本原理分析：篇二：数电实验实验报告数字电路实验报告院系：电气工程学院专业：电气工程极其自动化班级：09级7班姓名：王哲伟学号：2009302540221 实验一组合逻辑电路分析一．试验用集成电路引脚图74ls00集成电路 74ls20集成电路四2输入与非门双4输入与非门二．实验内容 1.实验一x1abdabcd按逻辑开关，“1”表示高电平，“0”表示低电平2.5 vc示灯：灯亮表示“1”，灯灭表示“0”自拟表格并记录: 2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。
实验三 组合逻辑电路的分析
实验三组合逻辑电路的分析一、实验目的⑴熟悉组合逻辑电路的特点及一般分析方法⑵熟悉中规模集成组合电路编码器、译码器等器件的基本逻辑功能和简单应用二、预习要求⑴复习组合逻辑电路的分析方法⑵复习全加器、编码器、译码器三、实验器材⑴直流稳压电源、数字逻辑实验箱⑵ 74LS00、74LS48、74LS51、74LS86、74LS138、74LS148四、实验内容和步骤1．全加器的功能测试将74LS86（异或门）、74LS00和74LS51（与或非门）按图3-1连线。
输入端A i、B i、C i-1分别接3个逻辑开关，输出端S i、C i分别接2个发光二极管。
改变输入端输入信号的状态，观察输出端的输出信号状态，把结果填入自制的表中，并写出输出函数S i、C i的逻辑表达式（化简）。
图3-1 全加器的测试电路答：（1）真值表：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 111 1 1 1 1（2）逻辑表达式（化简）：S i=C i-1⊕（A i⊕B i）; C i=A i B i+C i（A i⊕B i）3．译码器的功能测试⑵将BCD码到七段码译码／驱动器74LS48按图3-4接线。
用逻辑开关输入BCD码的编码信号D、C、B、A，通过七段数码管的显示，观察电路的输出状态，并把结果填入表3-3。
图3-4 BCD码－七段码译码／驱动电路表3-3D C B A a b c d e f g0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 10 0 1 1 1 1 1 1 0 0 10 1 0 0 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 10 1 1 0 0 0 1 1 1 1 10 1 1 1 1 1 1 0 0 0 01 0 0 0 1 1 1 1 1 1 1 1111111五、思考题如何用两片74LS138组成4-16线译码器？（画出逻辑原理图） 答：A2 A1 A0 U CC A3Y0 Y1 Y2 Y3 Y4 Y5 Y6Y774LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ● ●● ● ●。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
数电实验(最后修订)
湖南师范大学树达学院树达学院实验实习管理中心基础实验室目录（已修改）1 实验须知 (2)2 实验一基本门电路和触发器的逻辑功能测试 (3)3 实验二常用集成组合逻辑电路（MSI）的功能测试及应用 (6)4 实验三组合逻辑电路的设计 (9)5 实验四常用中规模集成时序逻辑电路的功能及应用 (10)6 实验五时序逻辑电路的设计 (13)7 附录功能常用芯片引脚图 (14)实验须知一、前言《数字电子技术实验》是电子、通讯等专业学生的一门技术基础课。
通过这门课程的学习，学生可将电子技术基础理论与实际操作有机地联系起来，加深对所学理论课程的理解，通过实验方案的设计与实现、实验结果的分析和实验故障的排除等环节，培养学生面向电子工程实际的分析问题、解决问题的能力；理论联系实际、学以致用的能力；电子工程技术人员应该具备的动手能力、实践能力和创造能力。
本实验讲义是为我院电子、通讯等专业而编写的。
所选实验内容根据《数字电子技术实验教学大纲》的基本要求，力求与理论课教材〔《电子技术基础》数字部分（第五版）康华光主编高等教育出版社〕配套，同时亦考虑了我院实验室设备条件的实际情况。
不足之处，恳请诸位同行和读者斧正！二、实验要求1、实验前必须充分的预习，完成指定的预习任务。
2、实验课是必修课，必须按规定时间进入实验室，若有特殊情况，可找同学一对一互换组别，但必须报告指导老师。
3、使用仪器必须了解操作方法及注意事项，在使用时严格遵守操作规程，不按操作规程，不听从指导教师指挥蛮干者损坏仪器照价赔偿。
4、由于实验箱采用分立元件，连线时应关断电源后才能拆、接连线。
必须经仔细检查无误后方可通电实验，如发现异常现象（冒烟、发烫或有异味）应立即关断电源，然后报告指导教师。
找到原因、排除故障后方可继续实验。
5、转动电位器时切勿用力过猛，以免造成元器件损坏。
更不可用力推、拉、摇、压元器件以免造成损坏。
6、实验过程中应仔细观察实验现象，认真记录实验结果，经指导教师审阅同意后，先切断电源再拆除实验连接导线，整理好桌面仪器后方可离开实验室。
实验：三人多数表决电路设计(非电)
L A BC AB C ABC ABC
0 1 1 1 1
L A BC AB C ABC ABC
③用卡诺图进行化简。
L AB 00 01 11 10 C 0
④画出逻辑图 。
1
1 1 1
1
图 三人多数表决器逻辑图
L AB BC AC
6
方法一（用SSI设计）： （用74LS00，74LS20）
分析：
①设A、B、 C ：三人的意见。 同意为逻辑“1”；不同意为逻辑“0”
输入 A B 0 0 1 1 0 0 1 1
输出 C L 0 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1
7
0 L：表决结果。 0 事情通过为逻辑“1”；没通过为逻辑“0” 0
非电实验： 组合逻辑电路的设计
电子信息工程学院 杨君玲
1
组合逻辑电路 的设计
非电专业
2
一、实验目的
1．掌握组合逻辑电路的设计方法。 2．熟悉集成组件的外型结构、型号、管脚序号和功能。
3
二、实验原理
1．使用中、小规模集成电路来设计组合电路是最常 见的逻辑电路设计方法。设计组合电路的一般步骤如图所 示。
AB BC AC
⑤选择芯片并连接。
TTL: 与门：74LS00
或门：74LS20
8
方法二（用 译码器138和与非门设计）：
L A BC AB C ABC ABC A BC AB C ABC ABC Y3 Y5 Y6 Y7
引脚图
L
16 15 14
GND
A0 A1 A2 S3 S2 S1 Y7
数字电路与系统设计实验报告
数字电路与系统设计实验报告学院：班级：姓名：实验一基本逻辑门电路实验一、实验目的1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
二、实验设备1、二输入四与非门74LS00 1片2、二输入四或非门74LS02 1片3、二输入四异或门74LS86 1片三、实验内容1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。
3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
四、实验方法1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。
2、用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。
指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。
五、实验过程1、测试74LS00逻辑关系（1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯）（2）真值表2、测试74LS02逻辑关系（1）接线图（2）真值表3、测试74LS86逻辑关系接线图（1）接线图（2）真值表六、实验结论与体会实验是要求实践能力的。
在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。
实在检查不出来，可以请老师和同学帮忙。
实验二逻辑门控制电路实验一、实验目的1、掌握基本逻辑门的功能及验证方法。
2、掌握逻辑门多余输入端的处理方法。
3、学习分析基本的逻辑门电路的工作原理。
二、实验设备1、基于CPLD的数字电路实验系统。
2、计算机。
三、实验内容1、用与非门和异或门安装给定的电路。
2、检验它的真值表，说明其功能。
四、实验方法按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。
数电实验报告：实验2-组合逻辑电路138
GDOU-B-11-112广东海洋大学学生实验报告书（学生用表）实验名称课程名称课程号学院(系) 专业班级学生姓名学号实验地点实验日期实验2 组合逻辑电路——138芯片一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图6－1(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
表6－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
(a) (b)图6－1 3－8线译码器74LS138逻辑图及引脚排列表6－1件就成为一个数据分配器(又称多路分配器)，如图6－2所示。
若在S1输入端输入数据信息，2S＝3S＝0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S1＝1、3S＝0，地址码所对应的输出就是2S端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
数字逻辑电路实验_东南大学中国大学mooc课后章节答案期末考试题库2023年
数字逻辑电路实验_东南大学中国大学mooc课后章节答案期末考试题库2023年1.下面四个选项，哪些能实现如下的功能表？【图片】参考答案:__2.中规模组合逻辑电路实验中要注意一些问题，以下说法正确的是：参考答案:两个4选1数据选择器加一个或门可以扩展成一个8选1数据选择器；_输入端要注意高低位顺序；_控制端不能悬空，必须接有效的高电平或者低电平；3.下面关于双D触发器7474的描述有哪些是正确的参考答案:清零端R是异步工作的，当R=‘0’的时候，触发器清零；_时钟端CLK是上升沿触发的；_每个触发器有两个输出端，其中一个是原变量输出，另一个是反变量输出；4.下面关于计数器74161的说法哪些是正确的：参考答案:清零端CLR是异步工作的，当CLR=‘0’的时候，计数器清零；_当计数器使能端ENT和ENP都为’0’时，计数器保持当前的计数值不变；_只有当计数器记到“1111”的时候，计数器进位输出端RCO输出‘1‘，其他时候输出‘0’；5.下面三个电路分别是什么模的计数器？【图片】参考答案:模6、模5、模6；6.下面关于广告流水灯实验的说法哪些是正确的：参考答案:触发器时钟端接单脉冲按钮，可以帮助我们单步调试计数器功能；_将触发器的输出Q接到译码器74138的地址端A，其中Q2-->A2，Q1-->A1，Q0-->A0，不可接反；_如果广告流水灯的8个灯全亮，且74138供电正常，则需要检查74138的6脚是否接‘1’，5脚和4脚是否接‘0’；7.下面关于序列发生器实验的说法哪些是正确的：参考答案:序列的长度决定了计数器的模值；_1个74161+1个3-8译码器，配合适量的与非门，可以实现多个长度相同的序列发生器；8.使用可编程逻辑器件设计电路的步骤：1编译；2输入原理图； 3下载；4仿真验证结果；5创建新工程参考答案:5-2-1-4-39.下面关于可编程数字逻辑器件说法正确的是：参考答案:内部预置了大量易于实现各种逻辑函数的结构；_利用软件工具来进行设计；_有保持信息或控制连接的特殊结构；_是一种大规模的集成电路；10.下面有关仿真说法正确的是：参考答案:功能仿真速度快，适合于复杂大系统的初步功能检查：_时序仿真速度比较慢；_功能仿真主要是检查逻辑功能是否正确，不考虑任何延迟信息；_时序仿真是利用在布局布线中获得的精确延时参数进行的精确仿真；11.下图仿真波形正确的说法：【图片】参考答案:Q3能够实现对输入CLK的10分频_这是一个模10计数器；12.下面关于多方向交通灯主控制器设计说法正确的是：参考答案:不同状态下，根据外部输入条件，控制相应的计数器计数或者保持；_根据状态图列出状态表、写出表达式，画出原理图；_最简由四个状态实现；13.关于多方向交通灯主干道计时器下面说法正确的是：参考答案:是可变模倒计数器；_使能端信号由控制单元产生；_高低位分别由一个4位二进制计数器组成；14.数字系统模块划分下面说法正确的是：参考答案:分控制单元和数据处理单元；_控制单元决定数据处理单元执行的顺序；_数据处理单元通常可以分成多个子系统，每个子系统实现一个指定的逻辑功能；_数据处理单元负责执行数据处理的操作；15.数字系统的设计方法主要有以下几种：参考答案:自顶向下为主，自底向上为辅的方法；_自底向上法；_自顶向下法；16.多方向交通灯系统中，根据系统框图，下面说法正确的是：参考答案:该系统有3个输入信号；17.对数字TTL器件，电源电压要求正确的是：参考答案:VCC=5V， GND=0V18.对74HC系列器件，当工作电源是5V时，下列说法正确的是：参考答案:Vihmin约3.5V19.示波器测量脉冲信号时，方法错误的是：参考答案:测量高频脉冲信号的上升时间，示波器探头开关在*1和*10两档测量结果相同20.有关面包板说法正确的是：参考答案:窄条面包板，横向一组5个孔相通；_宽条面包板，纵向一组5个孔相通；21.数字电路静态验证故障排除中，下列说法错误的是：参考答案:电路出现故障时，最好的办法是拆掉电路重新搭接一遍；22.可以使用的故障排除方法有：参考答案:从前往后查；_从后往前查；23.对初学者，在面包板上搭接数字电路，要注意避免以下问题：参考答案:芯片插反了；_芯片选型错误；_引脚号数错了；_导线及芯片未插到面包板底部；24.一位8421BCD码与4位二进制数的说法正确的是：参考答案:一位8421BCD码仅有0-9十种状态，后6种状态不用考虑，可以做任意输出；_4位二进制数有0-15 共计16种状态；25.下图中输入和输出的对应关系正确的是：【图片】参考答案:输出不确定。
8.3 用中规模集成电路实现组合逻辑电路
0
1 1 0 0 1 1 0 0
1
0 1 0 1 0 1 0 1
0
0 0 0 1 1 1 1 1
1
1 1 1 0 0 0 0 1
0
0 1 1 0 0 1 1 0
0
1 0 1 0 1 0 1 0
例：用全加器构成减法器
A B P
A3 A2 A1 A0 B3 B2 B1B0 P 3P 2P 1P 0
Y（A<B)、Y（A=B)和Y（A>B)为比较结果输出端； A3～A0及B3~B0为两个相比较的4位数码输入端； I（A<B)、I（A＝B)和I（A>B)为扩展端。
当比较两个4位数时，应使I（A<B)=I(A>B)=0，I(A=B)=1。
用比较器构成用8421BCD码表示的一位十进制数四舍五入判别电路。
CO m1 m2 m3 m7 m2 m3 m7 ) (m1
D ＆
Co ＆
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74HC138 A0 A1 A2 A S1 S2 S3
B C 1 图4.3.13 例4.3.2图
用选择器设计组合逻辑电路
D10 ~ D13 : 数据输入端
b、当译码器输出为高电平有效时，选用或门；当译码 器输出为低电平有效时，选用与非门。
c、将译码器输出与逻辑函数所具有的最小项相对应的所 有输出端连接到一个或门（与非门）的输入端，则或门 （与非门）的输出就是被实现的逻辑函数。
利用74HC138设计一个多输出的组合逻辑电路
Z1 AC ABC ABC Z 2 BC ABC Z 3 AB ABC Z 4 ABC BC ABC
组合逻辑电路的仿真设计
备注：（1）、按照要求独立完成实验项目内容，报告中要有设计工具生成的电路图、波形图、仿真结果等原始截图。
（2）、实验结束后，把电子版实验报告按要求格式改名（例：电信1班_张三_09号_实验七.doc ）后，上传至指定ftp 服务器目录下（homework_upload ）的相应文件里，并由实验教师批阅记录后；实验室统一刻盘留档。
ftp:59.74.50.66 账号：microele 密码：ele1507实验六 组合逻辑电路的仿真设计一、实验目的1、掌握译码器和数据选择器等中规模数字集成电路（MSI ）的性能及使用方法。
2、能用集成逻辑门、集成译码器、数据选择器设计实现简单的逻辑电路。
3、掌握Multisim10.0电子电路仿真软件进行设计逻辑电路的仿真测试。
二、实验预习1、认真阅读实验原理，熟悉Multisim10.0逻辑转换仪的使用方法。
2、认真阅读实验原理，熟悉逻辑电路设计方法、译码器和数据选择器实现逻辑函数的原理。
3、完成组合逻辑电路设计：有4台电动机的额定功率分别为10KW 、10KW 、20KW 、30KW ，电源设备的额定功率为45KW 。
若电动机的运行是随机的，试设计一个电源过载保护的逻辑电路。
（1）、按照以下逻辑抽象进行设计：A 、B 表示两个10KW 电机；C 表示一个20KW 电机，D 表示一个30KW 电机；1表示电动机启动，反之用0表示；电源是否过载用Y 表示，1表示过载，0为正常，正确列写真值表，填入表2.6.1。
（2）、手工设计得到的逻辑函数表达式：最简与或式：A,B,C,D)Y（ABD+CD ；三、实验内容及数据分析1、使用逻辑转换仪实现该逻辑电路与非门形式的自动化设计，得到最简函数表达式，并和自己手工设计结果对比。
根据设计结果输入使用集成逻辑门组成的逻辑图，并且按照真值表逐项测试该逻辑电路功能，测试结果记入表2.6.1.设计的逻辑电路：功能测试结果对比：表2.6.1 逻辑电路的测试结果对比2、使用74LS138（3-8线译码器）或者74HC154（4-16线译码器）实现上述设计的逻辑功能，并对得到的电路进行功能测试，逐项测试结果填入表2.6.1。
数字实验教案
返回
实验内容
数字电子部分
实验1 实验1 基本逻辑门逻辑功能测试及使用
五、实验报告要求 1. 画出实验用逻辑门的逻辑符号，并写出逻辑表达式。 2. 整理实验表格和结果。 3. 总结三态门功能及正确的使用方法。 4. 通过本次实验总结TTL及CMOS器件的特点及使用的收获和体会。 5. 回答思考题。 六、思考题 1. 欲使1只异或门实现非逻辑，电路将如何连接，为什么说异或门是可控 反相器? 2. 对于TTL电路为什么说悬空相当于高电平?而CMOS集成门电路多余端为什 么不能悬空？ 返回
返回
实验内容
数字电子部分
实验3 实验3 中小规模集成电路组合逻辑设计
4） 题目D：2位二进制乘法器设计及验证（综合实验） 输入A1A0和B1B0两路二进制信号，输出为A1A0×B1B0的乘积，通过数码管 显示出来。例如A1A0和B1B0两路二进制信号假若为11和10时，则显示“6”， 具体电路形式不限。 设计实验要求 写出真值表、逻辑表达式（如何化简自己决定）。①试 用与非门设计该逻辑电路，选择尽可能少的器件。②可利用实验系统上 已连接好的BCD/七段译码显示电路和数码管，并在实验台上进行调试及 验证。 5） 题目E：2位二进制平方电路设计及验证（综合实验） 输 入 A2A1A0 三 位 二 进 制 数 ， 用 两 位 数 码 管 显 示 其 平 方 数 。 例 如 A2A1A0==111时，则应显示“49”。(具体电路形式不限) 返回
返回
实验内容
数字电子部分
实验1 实验1 基本逻辑门逻辑功能测试及使用
一、实验目的 1. 熟悉数字电路实验系统的正确使用。 2. 掌握各种常用门电路的逻辑符号及逻辑功能。 3. 了解TTL、CMOS集成电路外引线排列。 4. 了解TTL、CMOS集成电路的标示识别。 5. 了解 TTL、CMOS集成电路正确的使用方法。 6. 通过验证掌握常用的TTL、CMOS集成门电路的逻辑功能。 7. 熟悉并掌握OC门、三态门的典型应用。
数电实验实验三 组合逻辑电路
1. 测试用异或门和与非门组成的半加器的逻辑功能
如果不考虑来自低位的进位而能够实现将两个 1 位二进制数相加的电路，称为半加器，
半加器的符号如图 3-2 所示。
半加器的逻辑表达式为：
S = AB + AB = A B CO = AB
12
根据半加器的逻辑表达式可知，半加和 S 是输入 A、B 的异或，而进位 CO 则为输入 A、 B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图 3-3 所示。 （仿真图，并把仿真结果填入表中）
2. 用卡诺图或代数法化简，求出最简逻辑表达 式。
设计要求 逻辑抽象
真值表
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能， 逻辑表达式
则分析步骤为：
代数法化减
卡诺图 卡诺图法化减
1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
最简逻辑表达式
实验三 组合逻辑电路
姓名： 赖馨兰 班级： 光信 1802 学号：1810830225
一、实验目的
1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻
辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理
组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功
要求：写出详细的设计过程，画出完整的控制电路图，并在实验以上选择相应的器件对 所设计的电路进行实验测试，记录实验结果。 （仿真图）（设计过程） 设计过程： 1.列真值表 设 0 为开关切断，1 为接通。L=0 为灯泡不亮，L=1 为灯泡亮，初始状态为三个开关都为断 开状态，且灯泡不亮。
电子科技大学_数字逻辑综合实验_4个实验报告_doc版
电子科技大学计算机学院标准实验报告（实验）课程名称数字逻辑综合实验xxx20160xxxxxxxxx电子科技大学教务处制表电子科技大学实验报告 1学生姓名：xxx 学号：指导教师：吉家成米源王华一、实验项目名称：中小规模组合逻辑设计二、实验目的：1．掌握非门、或门、与非门、异或门、数据选择器的逻辑功能。
2．掌握常有逻辑门电路的引脚排列及其使用方法。
3．采用中小规模逻辑门进行组合逻辑设计，掌握组合逻辑的设计方法。
三、实验内容：1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。
测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。
2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较A>B，A=B，A<B，输出三个比较结果，输出采用低电平有效。
3．分别用小规模和中规模逻辑器件设计3输入多数表决器：设输入为A、B、C，当三个输入有两个或两个以上同意时，输出结果为同意，输入、输出的同意均为高电平有效。
四、实验原理：1．一块74LS04芯片上有6个非门。
非门的逻辑功能如表1所示，74LS04（非门、反相器）的逻辑符号和引脚排列如下图所示。
图1 74LS04的逻辑符号和引脚排列2．74LS32（或门）的逻辑符号、引脚排列如下图所示。
图2 74LS32的逻辑符号和引脚排列输入输出YA BL L LL H HH L HH H H3．74LS00输入输出YA BL L HL H HH L HH H L图3 74LS00逻辑符号和引脚排列4．一块74HC86芯片上有4个异或门。
异或门的逻辑功能如表4所示，74HC86（异或门）的逻辑符号、引脚排列如图4所示。
表4异或门的逻辑功能输入输出YA BL L LL H HH L HH H L图4 74HC86逻辑符号和引脚排列5．74HC153芯片上有两个4选1数据选择器。
阶段性考核之一——组合逻辑电路设计实验
阶段性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计一个实现两个一位二进制数相加的全加器电路实验目的本次实验要求学生用多种方案分别设计一个实现两个一位二进制数相加的全加器电路。
其目的在于：1.使学生深入理解分立元件构成的组合逻辑电路设计过程；2.通过实验手段，使学生加深对典型集成中规模组合逻辑电路——译码器和数据选择器实现逻辑函数这一知识点的理解。
3.时初步锻炼学生的动手实践能力。
具体实验要求1.用分立元件设计完成该功能电路。
具体要求：（1）试用2输入与非门芯片实现该电路；【要求指明所需芯片型号、功能和具体数量】（2）试用最少个数的芯片实现该电路。
【要求指明所需芯片型号、功能和具体数量】（3）以上两方案只需用Multisim仿真软件仿真实现即可，无需到实验室进行实物搭接。
但在该实验报告中要求必须有完整的设计过程和仿真电路图。
2.用3线-8线译码器7LS138设计完成该功能电路。
【要求指明所需芯片型号、功能和具体数量】3.用双4选1数据选择器74LS153设计完成该功能电路。
【要求指明所需芯片型号、功能和具体数量】4.以上1、2、3规定的实现方案要求都要用数码管来显示十进制的计算结果。
5.上述2、3两种方案的实现既要有Multisim仿真实验过程，又要求到实验室进行实物搭接。
在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。
6.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。
【收获、体会必须写！】设计过程一．用分立元件设计完成两个一位二进制数全加器方案一：用2输入与非门实现1．设计过程：根据输出函数中的异或关系，用四个与非门构成一个异或门。
再用异或门和与非门实现全加器的加和S与进位C（i）。
全加器逻辑表达式:与非-与非式⋅⋅CO⋅⋅=A⋅ACIA BBBBA真值表如下：0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 12．所用器件：74LS00N* 3 四2输入正与非门3．仿真实现过程：A．完成异或运算的4个与非门的连接；B．全选复制粘贴形成第二个“异或门”，连接两个“异或门”实现求和运算；C．放置第9个与非门；D．放置74LS48与数码管，将运算结果与74LS48输入端连接，74LS48输出端与数码管连接；E．正确放置3个单刀双掷开关，完成3个全加器输入端的连接；F．放置电源Vcc，分别与3个单刀双掷开关的一端连接，并与74LS48的全部使能端连接；G．放置数字地GND，分别与3个单刀双掷开关的另一端连接，并与74LS48的两个高位空输入端以及数码管公共端相连；H．进行电路仿真运算，正确显示运行结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
山东英才学院
计算机电子信息工程学院实验报告
成绩________ 课程名称指导教师实验日期
院（系）专业班级实验地点
学生姓名学号
实验项目名称实验三、中规模组合电路设计实验
、译码器作为脉冲分配器的应用。
实验如所示
加高电平，1Hz 连续脉冲信号加到1S 端，2S 端接地，输入端A 2A 1A 0作地址端依次-8线集成译码器74LS138设计组合电路一位全加器。
（在附加页）
五、实验数据记录、处理及结果分析
根据实验数据记录，由此得出结论：通过对设计的电路分析和实验数据的分析、其逻辑功
山东英才学院
计算机电子信息工程学院实验报告（附页）
改变A 2A 1A 0的逻辑状态（000-111），观察输出端F1,F2的变化，并记录填入下表中。
4、测试74LS151的逻辑功能
分析其功能。