实验四--组合逻辑电路设计

组合逻辑电路实验报告

引言：

组合逻辑电路是数字电路的重要组成部分，广泛应用于计算机、通信等领域。本实验旨在通过设计和实现一个基本的组合逻辑电路，加深对数字电路的理解，同时掌握实验的步骤和方法。

一、实验目的

本次实验的主要目的是设计并实现一个4位二进制加法器，通

过对二进制数进行加法运算，验证组合逻辑电路的正确性。

二、实验原理

1. 二进制加法

二进制加法是指对两个二进制数进行相加的运算。在这个过程中，我们需要考虑进位问题。例如，对于两个4位二进制数A和B，加法的规则如下：

- 当A和B的对应位都是0时，结果位为0；

- 当A和B的对应位有一个位是1时，结果位为1；

- 当A和B的对应位都是1时，结果位为0，并需要将进位加

到它们的下一位。

2. 组合逻辑电路

组合逻辑电路是由多个逻辑门组成的电路，根据输入信号的组合条件决定输出信号的状态。在本实验中，我们将使用与门、或门、非门等基本逻辑门设计加法器电路。

三、实验步骤

1. 设计电路

根据二进制加法的原理，我们可以通过组合逻辑电路来实现一个4位二进制加法器。设计原理如下：

- 使用四个与门分别对应四个位的相加；

- 使用四个异或门进行无进位相加；

- 使用一个或门将各位相加后的进位输出；

- 最后将四个位的和和进位进行合并得到最终结果。

2. 搭建电路实验装置

根据设计步骤，将与门、异或门、或门等集成电路以及电阻、导线等连接在面包板上，搭建出电路实验装置。

3. 验证电路正确性

输入两个4位的二进制数A和B，并将结果与预期结果进行对比，验证电路的正确性。重复进行多组实验，确保电路的可靠性

组合逻辑电路设计与测试(加法器) (2)

实验四组合逻辑电路的设计与测试（表决器）

一、实验目的

掌握组合逻辑电路的设计与测试方法

二、实验设备与器件

1、＋5V直流电源

2、逻辑电平开关

3、逻辑电平显示器

4、直流数字电压表芯片：74LS20 74LS00 74LS10

三、实验原理

1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计

组合电路的一般步骤如图4－1所示。

图4－1 组合逻辑电路设计流程图

根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑函数表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

三、实验内容

1、设计一个3人表决器，要求用与非门组成。

设计过程：

（1）、列出真值表：

输入输出

A B C Y

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

(2)、根据真值表写出函数表达式:

Y ＝C A B A C B A C B ++＋ABC (3)、卡诺图化简：

Y ＝AB+AC+BC (4)、化为与非形式

Y ＝C A B AC B ⋅⋅ (5)、根据表达式画出原理图，如图4-3所示。

图4－2 3人表决器原理图

（6）、验证并测试所设计的逻辑电路是否符合要求，并记录测试结果。

输入

输出

A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

2、用“与非”门设计一个4人表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。

组合逻辑电路实验报告

组合逻辑电路的设计

组合逻辑电路的设计与分析过程相反，其步骤大致如下：

（1）根据对电路逻辑功能的要求，列出真值表；

（2）由真值表写出逻辑表达式；

（3）简化和变换逻辑表达式，从而画出逻辑图。

组合逻辑电路的设计，通常以电路简单，所用器件最少为目标。在前面所介绍的用代数法和卡诺图法来化简逻辑函数，就是为了获得最简的形式，以便能用最少的门电路来组成逻辑电路。但是，由于在设计中普遍采用中、小规模集成电路（一片包括数个门至数十个门）产品，因此应根据具体情况，尽可能减少所用的器件数目和种类，这样可以使组装好的电路结构紧凑，达到工作可靠而且经济的目的。

下面举例说明设计组合逻辑电路的方法和步骤。

例1：试用2输入与非门和反相器设计一个３输入（I0、I1、I2）

、３输出（L0、L1、L2）的信号排队电路。它的功能是：当输入I0为１时，无论I1和I2为１还是０，输出L0为１，L1和L2为１；当I0为０且I1为１，无论I2为１还是０，输出L1为１,其余两个输出为０；当I2为１且另外两个均为０时，输出L2为１，其余两个输出为０。如I0、I1

、I2均为０，则L0、L1、L2也均为０。

解：

（1）根据题意列出真值表如下：

（2）根据真值表写出各输出逻辑表达式：

（3）根据要求将上式变换为与非形式：

由此可画出逻辑图，如下图所示。该逻辑电路可用一片内含四个２输人端的与非门（图中蓝灰色部分）（比如74LS00）和另一片内含六个反相器（74LS04）的集成电路组成。原逻辑表达式虽然是最简形

式，但它需一片反相器和一片３输入端的与门才能实现（见下图），器件数和种类都不能节省，而且三输入端的与门器件不如二输入端的与非门常见。由此可见，最简的逻辑表达式用一定规格的集成器件实现时,其电路结构不一定是最简单和最经济的。设计逻辑电路时应以集成器件为基本单元，而不应以单个门为单元，这是工程设计与理论分析的不同之处。

实验四组合逻辑电路的设计(数据选择器和全加器)

实验四组合逻辑电路的设计（数据选择器和全加器）一、实验目的

1．熟悉各种常用 MSI 组合逻辑电路的功能与使用方法。

2．掌握多片 MSI 组合逻辑电路的级联、功能扩展。

3．掌握使用数据选择器和全加器设计组合逻辑电路。

4．进一步培养查找和排除数字电路常见故障的能力。

二、实验器件

1． 74LS151 八选一数据选择器。

2． 74LS283 四位二进制全加器。

三、实验原理

1.数据选择器又叫多路开关。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入选择一个并将其送到一个公共的输出端。它的功能类似一个多掷开关。

2. 74LS151 为互补输出的 8 选 1 数据选择器，选择控制端（地址端）为

A、 B、 C，按二进制译码，从 8 个输入数据中选择一个需要的数据送到输出端 Y， S 为使能端，低电平有效。当 S=0 时，若 CBA=000 时，则选择D0 数据到输出端，即 Y= D0 ，若 CBA=001时，则选择D1数据到输出端，即 Y= D1，其余类推。引脚图如图11，功能表如表8所示。当函数输入变量数大于数据选择器地址端时，可以选用一个或几个变量做数据。

3. 全加器是数字系统尤其是计算机中最基本的运算单元电路，其主要功能是实现二进制数算数加法运算，所谓全加器是指既考虑低位来的进位也考虑对高位进位的加法器。以串行方式完成全加运算的逻辑电路，称为串行全加器；以并行方式完成全加运算的逻辑电路，称为并行全加器。我们常用的是具有超前进位功能的 4 位全加器 74LS283，是典型的中规模二进制超前进位全加器。C0 是最低位的进位输入，C4 为相加后的进位输出，它可以完成 A 4A 3A 2A1 +B4B3B2B1 +C0 =C 4S3S2S1S0 二进制加法运算，其引脚图如图12 所示，功

组合逻辑电路实验报告

组合逻辑电路实验报告 Document number：NOCG-YUNOO-BUYTT-UU986-1986UT

实验报告

课程名称：数字电子技术基础实验指导老师：樊伟敏成绩：__________________ 实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）

二、实验内容和原理

（必填）

三、主要仪器设备（必填）

四、操作方法和实验步

骤

五、实验数据记录和处理

六、实验结果与分析

（必填）七、讨论、心得

一．实验目的

1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。

2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。

3.掌握组合集成电路元件的功能检查方法。

4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。

二、主要仪器设备

74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱

三、实验内容和原理及结果

(一) 一位全加器

专业：工科实验班姓名：（周三下午）学号：

日期：地点：东三306

B-1

实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。

实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。

设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下：

；

1-i

Bi)C

(Ai

+

Bi

Ai

=

Ci

1-

Ci

Bi

Ai

=

Si⊕

⊕

⊕异或门可通过,

A

Bi

组合逻辑电路的设计

广州大学学生实验报告
开课学院及实验室：机械与电气工程学院电子楼410年月日
学院
机械与电气工程
年级、专业、班
姓名
学号
实验课程名称
数字电子技术实验
成绩
实验项目名称
组合逻辑电路的设计
指导老师
胡晓
一、实验目的
1、学习组合逻辑电路的设计方法
2、掌握使用通用逻辑器件实现逻辑电路的一般方法
二、实验原理
使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。设计的过程通常是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。
因此，要在连完一个与非门时就要进行测试，看能不能正常工作。若不能工作，要分析是连接的电线、模拟电路箱还是芯片出错。此实验学会分析潜在的错误非常重要。
Z = ((R’Y’G’)’·(RY)’·(RG)’·(YG)’)’（3）
根据式（3）可画出用与非门组成的逻辑电路，如下图所示
按上图所示连线，输入端R、G、Y接至逻辑开关输出插口，输出端Z接逻辑电路电平显示输入插口，按真值表要求，逐次改变输入变量，测量相应的输出值。
经验证，所设计的逻辑电路符合要求。
三、实验仪器、材料
1、+5V直流电源2、逻辑电平开关
3、逻辑电平显示器4、74LS20×4
四、实验步骤

数字逻辑电路实验报告

指导老师:

班级:

学号:

姓名：时间：

第一次试验

一、实验名称：组合逻辑电路设计

1

二、试验目的：掌握组合逻辑电路的功能测试。1、验证半加器和全加器的逻辑功能。2、、学会二进制数的运算规律。3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加

时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。S为差，Co和低位来的借位，1）输入/（输出观察表如下：

（2）求逻辑函数的最简表达式

函数S的卡诺图如下：函数Co的卡诺如下：

化简后函数S的最简表达式为：

Co的最简表达式为：

2

（3）逻辑电路图如下所示：

、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421

为奇偶检测输出信号。当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。该电路的框图如图所示：的输出F2=1，其他情况

输出观察表如下：（输入/

0 1 0 0 1 0

1 0 1 0 0 1

1 1 1 0 0 0

1 0 1 1 1 1

组合逻辑电路的设计实验报告

基本知识

数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

【实验目的】

学习组合逻辑电路的设计与测试方法。

【设计任务】

用四-二输入与非门设计一个4人无弃权表决电路（多数赞成则提案通过）。

要求：采用四-二输入与非门74LS00实现；使用的集成电路芯片种类尽可能的少。

【实验用仪器、仪表】

数字电路实验箱、万用表、74LS00。

【设计过程】

设输入为A、B、C、D，输出为L，根据要求列出真值表如下真值表

根据真值表画卡若图如下

由卡若图得逻辑表达式

BD

AC CD AB BD AC CD AB BD AC CD AB BD AC CD BD AC AB D BCD C ACD B ABD A ABC ACD

BCD ABD ABC L ⋅⋅⋅=⋅⋅⋅=++=+++=⋅+⋅+⋅+⋅=+++=))(()()(

用四二输入与非门实现

B

D

C

B

L C

D

实验逻辑电路图

Y 实验线路图

【实验步骤】

1.打开数字电路实验箱，按下总电源开关按钮。

2.观察实验箱，看本实验所用的芯片、电压接口、接地接口的位置。

3.检查芯片是否正常。芯片内的每个与非门都必须一个个地测试，

以保证芯片能正常工作。

4.检查所需导线是否正常。将单根导线一端接发光二极管，另一端

实验4 组合逻辑电路设计

实验四组合逻辑电路研究（设计性实验）

一、实验目的

1．掌握用SSI器件实现组合逻辑电路的方法。

2．熟悉各种MSI组合逻辑器件的工作原理和引脚功能。

3．掌握用MSI组合逻辑器件实现组合逻辑电路的方法。

4．进一步熟悉测试环境的构建和组合逻辑电路的测试方法。

二、实验所用仪器设备

1．Multisim10中的虚拟仪器

2．Quartus II中的功能仿真工具

3．GW48-EDA实验开发系统

三、实验说明

1. 组合逻辑电路的设计一般可按以下步骤进行

（1）逻辑抽象：将文字描述的逻辑命题转换成真值表。

（2）选择器件类型：根据命题的要求和器件的功能决定采用哪种器件。

（3）根据真值表和所选用的逻辑器件写出相应的逻辑表达式：当采用SSI

集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用化简，只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。

（4）根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。

2. 常见的SSI和MSI的型号

（1）常见的SSI：四2输入异或门74LS86，四2输入与非门74LS00，六

非门74LS04，二4输入与非门74LS20，四2输入或非门74LS02，四2

输入与门74LS08等。

（2）常见的MSI：二2-4译码器74LS139，3-8译码74LS138，4-16译码器74LS154，8-3线优先编码器74LS148，七段字符译码器74LS248，四

位全加器74LS283，四2选1数据选择器74LS157，双4选1数据选择器

组合逻辑电路实验报告

甘肃政法学院

本科生实验报告

（组合逻辑电路的设计）

姓名:

学院:

专业:

班级:

实验课程名称:数字电子技术基础

实验日期:

指导教师及职称:

实验成绩:

开课时间：

甘

政

法

学

院实验管理中心印制

组合逻辑电路实验报告

组合逻辑电路实验报告 Prepared on 22 November 2020

实验报告

课程名称：数字电子技术基础实验指导老师：樊伟敏成绩：__________________ 实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）

二、实验内容和原理

（必填）

三、主要仪器设备（必填）

四、操作方法和实验步

骤

五、实验数据记录和处理

六、实验结果与分析

（必填）七、讨论、心得

一．实验目的

1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。

2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。

3.掌握组合集成电路元件的功能检查方法。

4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。

二、主要仪器设备

74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱

三、实验内容和原理及结果

(一) 一位全加器

专业：工科实验班姓名：（周三下午）学号：

日期：地点：东三306

B-1

实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。

实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。

设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下：

；

1-i

Bi)C

(Ai

+

Bi

Ai

=

Ci

1-

Ci

Bi

Ai

=

Si⊕

⊕

⊕异或门可通过,

A

Bi

Ai AB

B+

=

⊕即一个与非门（74LS00），一个与或非门（74LS55）来实现。

组合逻辑电路的实验报告

引言

组合逻辑电路是数字电路中的一种重要类型，它由多个逻辑门组成，根据输入信号的不同组合产生不同的输出信号。在本次实验中，我们将通过搭建和测试几个常见的组合逻辑电路，来深入了解其原理和工作方式。

实验一：二输入与门

二输入与门是最简单的组合逻辑电路之一，它的输出信号只有在两个输入信号同时为高电平时才为高电平。我们首先搭建了一个二输入与门电路，并通过信号发生器输入不同的高低电平信号进行测试。实验结果显示，只有当两个输入信号同时为高电平时，与门的输出信号才为高电平，否则输出信号为低电平。实验二：二输入或门

二输入或门是另一种常见的组合逻辑电路，它的输出信号只有在两个输入信号至少有一个为高电平时才为高电平。我们按照实验一的方法，搭建了一个二输入或门电路，并通过信号发生器输入不同的高低电平信号进行测试。实验结果显示，只要两个输入信号中至少有一个为高电平，或门的输出信号就会为高电平，否则输出信号为低电平。

实验三：三输入异或门

异或门是一种特殊的组合逻辑电路，其输出信号只有在输入信号中有奇数个高电平时才为高电平。我们搭建了一个三输入异或门电路，并通过信号发生器输入不同的高低电平信号进行测试。实验结果显示，只有当输入信号中有奇数个高电平时，异或门的输出信号才为高电平，否则输出信号为低电平。这个实验

结果验证了异或门的工作原理。

实验四：四输入多路选择器

多路选择器是一种常用的组合逻辑电路，它可以根据控制信号选择不同的输入

信号输出。我们搭建了一个四输入多路选择器电路，并通过信号发生器输入不

组合逻辑电路的设计实验报告

实验一组合逻辑电路的设计

1.实验目的

1，掌握组合逻辑电路的功能分析与测试

2，学会设计以及实现一位全/减加器电路，以及舍入与检测电路设计。

2.实验器材

74LS00 二输入四与非门

74LS04 六门反向器

74LS10 三输入三与非门

74LS86 二输入四异或门

74LS73 负沿触发JK触发器

74LS74 双D触发器

3.实验内容

1>.设计舍入与检测的逻辑电路：

1. 输入：4位8421码,从0000-1001

输入信号接4个开关，从开关输入。

2. 输出：

当8421码>=0101（5）时，有输出F1=1

当8421码中1的个数是奇数时，有输出F2=1,

2>，设计一位全加/全减器

如图所视：

电路框图

当s=1，时做减法运算，s=0时做加法运算。A,B,C分别表示减数，被减数，借位（加数，被加数，进位）

4.实验步骤

1>.设计一个舍入与检测逻辑电路：

做出真值表：

作出卡诺图，并求出F1,F2

根据F1F2的表达式做出电路图：

按照电路图连接号电路，并且验证结果是否与设计相符。

2,>设计一位全加/全减器

做出真值表：

F1的卡诺图

F1卡诺图：

F2的卡诺图

按照电路图连接号电路，并且验证结果是否与设计相符。

5.实验体会

通过这次试验，我了解了用仪器拼接电路的基本情况。懂得了从电路图到真实电路的基本过程。在连接的时候，很容易因为线或者门出现问题。

组合逻辑电路的设计及半加器、全加器

实验四组合逻辑电路的设计及半加器、全加器

一、实验目的

1.掌握组合逻辑电路的设计与测试方法

2.掌握半加器、全加器的工作原理。

二、实验原理和电路

1、组合逻辑电路的设计

使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计

组合电路的一般步骤如图

图1.4.1 组合逻辑电路设计流程图

根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

1.半加器

根据组合电路设计方法，首先列出半加器的真值表，见表

写出半加器的逻辑表达式

S=AB+AB=A⊕B

C=AB

若用“与非门”来实现，即为

半加器的逻辑电路图如图

在实验过程中，我们可以选异或门74LS86及与门74LS08实现半加器的逻辑功能；也可用全与非门如74LS00反相器74LS04组成半加器。

(a)用异或门组成的半加器（b ）用与非门组成的半加器

图1.4.2 半加器逻辑电路图

2.全加器

用上述两个半加器可组成全加器，原理如图

图表1.4.2 全加器逻辑功能表

表1.4.1 半加器逻辑功能

三、实验内容及步骤

1.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，相加的和Y 是A 、B 的异或，而进位Z 是A 、B 相与，故半加器可用一个集成异或门和二个与非门组成如图

图1.4.4 用一个集成异或门和二个与非门组成半加器

⑴ 在实验仪上用异或门和与门接成以上电路。A 、B 接逻辑开关，Y 、Z 接发光二极管显示。 ⑵ 按表，将相加的和Y 和进位Z 的状态填入下表中。表1.4.3

实验四组合逻辑电路的分析和设计

一、实验目的

1．理解组合逻辑电路的特点和一般分析方法。

2．熟悉组合逻辑电路的设计方法。

3．通过实验，论证所设计的组合逻辑电路的正确性。

二、实验仪器与器材

1．XST-5B数字电路实验装置

2．万用表

3．集成电路：74LS00、74LS04、74LS10、74LS08

4.导线若干、+5V电源

三、预习要求

1．预习组合逻辑电路的分析和设计方法。

2．根据设计任务要求，设计组合逻辑电路。

3．本实验的全部内容。

四、实验内容与步骤

（一）分析组合逻辑电路的逻辑功能

1．按图3-1的要求，用74LS00和74LS10组成一个多“1”的鉴别电路。

2．将输入端A、B和C分别接逻辑电平，输出端Y接发光二极管电平显示。

3．将测得的输出结果填入表3-1中。根据测得的逻辑电路真值表，写出逻辑函数表达式

4．分析出该逻辑电路的功能。

图3-1

表3-1

（二）组合逻辑电路的设计

1．设计步骤

在实际运用中，常常需要将一些基本的门电路按一定的方式组合在一起，来实现某一电路的逻辑功能，即组合逻辑电路的设计。

组合逻辑电路设计的一般步骤：

①根据设计任务列出真值表；

②根据真值表写出逻辑表达式；

③对逻辑表达式进行化简或变换；

④根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式；

⑤根据整理后的逻辑表达式画出逻辑图；

⑥根据逻辑图装接实验电路，验证其逻辑功能是否符合设计要求。

2．设计任务（要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。）

设计一个三线排队组合逻辑电路，其功能是输入信号A、B、C 通过排队后分别由

组合逻辑电路仿真设计

组合逻辑电路仿真

一、

组合逻辑电路的分析

本次仿真实验要求对两个问题进行仿真模拟：1、设计一个四人表决电路，在三人以上同意时灯亮，否则灯灭。并要求采用与非门实现。2、设计一个4位二进制码数据范围指示器，要求能够区分0≤X≤4、5≤X≤9、10≤X≤15三种情况，同样要求采用与非门实现。下面先对两个问题进行逻辑化分析。

1、四人表决电路

在本问题中，很容易就可以看出问题的核心在于“四个人的表决意见决定灯的亮与灭”。所以该问题的输入变量是四个人的表决意见，输出变量为灯的亮灭。以A 、B 、C 、D 分别表示四个人的意见为“同意”，以它们的非表示“不同意”。而以F 来表示灯处于“亮”的状态。则“三人以上同意时灯亮，否则灯灭”可以很容易的用以下逻辑表达式来表示：

F =FFFF ̅̅̅+FFF ̅̅̅F +FF ̅̅̅FF +F ̅̅̅FFF +FFFF 为了将其简化，可以画出它的卡诺图如下：

可见，这里面包含了四个两个1相邻的项，故有卡诺图可以的到F 的最简与或式为:

F =FFF +FFF +FFF +FFF

再对其去两次非并利用摩根定律就可以得到与非式如下：

F =FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

这就是第一个问题的逻辑转化。 2、4位二进制码数据范围指示器

四位二进制码可以表示十进制下的0到15这十六个数，按照0≤X≤4、

5≤X≤9、10≤X≤15分为三组分别用三个灯的亮灭来代表输入的二进制码属于其中的哪一组。同上例，采用A、B、C、D取0或1依次表示这四位二进制码的从高到低位的取值（例如：A=0，B=1，C=0，D=0表示四位二进制码0100）。则对于第一组来说，共有5个四位二进制码包含在其中，用卡诺图表示如下：

实验四--组合逻辑电路设计

组合逻辑电路实验报告

组合逻辑电路设计与测试(加法器) (2)

组合逻辑电路实验报告

实验四 组合逻辑电路的设计(数据选择器和全加器)

组合逻辑电路实验报告

组合逻辑电路的设计

数字逻辑电路实验报告

组合逻辑电路的设计实验报告

实验4 组合逻辑电路设计

组合逻辑电路实验报告

组合逻辑电路实验报告

组合逻辑电路的实验报告

组合逻辑电路的设计实验报告

组合逻辑电路的设计及半加器、全加器

实验四 组合逻辑电路的分析和设计

组合逻辑电路仿真设计

实验四组合逻辑电路的设计(数据选择器和全加器)

实验四组合逻辑电路的分析和设计