组合逻辑电路实验
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一基本门电路的功能和特性及组合逻辑电路实验（2学时）
实验目的及要求：掌握常用的集成门电路的逻辑功能与特性；掌握各种门电路的逻辑符号；了解集成电路的外引线排列及其使用方法；学习组合逻辑电路的设计及测试方法。
实验题目：部分TTL门电路逻辑功能验证及组合逻辑电路设计之全加器或全减器。
实验二数值比较器、数据选择器（3学时）
实验目的及要求：掌握数值比较器和数据选择器的逻辑功能；学习组合逻辑电路的设计及测试方法。用7486和7400、7404搭出一位数值比较器，画出其设计逻辑电路图，并验证它的运算；用74153选择器实现多数据表决器，要求3个输入中有2个或3个为1时，输出Y为高电平，否则Y为低电平。画出电路图并简述实现原理。用7400、7404、7432实现该多数表决器。
实验题目：组合逻辑电路设计之数值比较器和数据选择器
实验三计数器的应用（3学时）
实验目的及要求：掌握集成二进制同步计数器74161的逻辑功能；掌握任意进制计数器的构成方法；学习时序逻辑电路的设计及测试方法。用74161搭建一个60进制计数器电路，并将结果输出到7段数码管显示出来，画出其设计逻辑电路图并验证它的功能。
实验题目：时序逻辑电路设计之计数器的应用
74LS00: QUAD 2-INPUT NAND GATE
74LS04: HEX INVERTER
74LS32:Quad 2-Input OR Gates
74LS74: Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear and Complementary Outputs
74LS153: Dual 4-Input Multiplexer with common select inputs and individual enable inputs
74LS161: Synchronous 4-Bit Binary Counters