实验三组合逻辑电路
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。
除此之外，译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。
其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
实验三 组合逻辑电路的设计(一)
实验三组合逻辑电路的设计（一）一、实验目的1．掌握用SSI器件设计组合逻辑电路的方法；2．熟悉各种常用MSI组合逻辑电路的功能与使用方法；3．掌握多片MSI组合逻辑电路的级联、功能扩展；4．学会使用MSI逻辑器件设计组合电路；5．培养查找和排除数字电路常见故障的初步能力。
二、实验器件1．74LS00 四二输入与非门74LS20 双四输入与非门2．74LS138 三线—八线译码器74LS139 双二线—四线译码器三、实验原理组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。
在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。
最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。
在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。
用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。
因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。
在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。
下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。
四、组合电路设计原则及其步骤组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行：（1）分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系；（2）根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式；（3）根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式；（4）画出逻辑电路图或电路原理图；对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。
实验三 组合逻辑电路
(2) 若用74LS138译码器实现数据分配器，应选择74LS138的哪个引脚作为数据分配器的数据输入端？
应选E1或E2端作为输入端，由Y1、Y2、Y3三个端口确定数据分配器的输出端。
组合逻辑电路设计的一般步骤为：（1）明确实际问题的逻辑功能，确定输入、输出变量数计表示符号。（2）根据电路逻辑功能的要求，列出真值表。（3）由真值表写出逻辑表达式。（4）简化和变换逻辑表达式，从而画出逻辑图以及电路原理图。
七、思考题解答：
(1) 3-8线译码器74LS138在正常工作状态下，输入 时，哪一个译码输出端为有效电平？由此说明A、B、C中哪一个为高位输入端？
经过实验验证，实验结果符合预期，电路实现了故障诊断的逻辑功能。
五、实验的注意事项及主要经验教训
本次实验操作性较强，实验前要做好预习。进行实验前，要仔细检查导线和芯片，确保其功能正常。实验中仔细对照实验原理图和芯片引脚正确连接实验电路，确认电路无误后，认真做好实验结果的记录和验证。实验过程要注意保护实验器材，实验完成时，切断电源并整理好实验器材。当然，本实验也给我留下了一些教训：在实现一位全加器时，没有考虑到实验器材的实际情况，采取了教材的全加器模型，实现过程中出现了很多困难，也出现了逻辑错误，之后转换了方案，采用了另一种电路形式，最终取得了理想的实验结果。通过这次经历，我认识到：对于组合数字逻辑电路，实现相同逻辑功能时，可以有不同的电路形式，这要综合考虑选用的芯片和逻辑单元以及功耗、精度等一系列因素，在电路设计是应该灵活把握。
四、实验结果及数据分析
1．实现一位全加器
（1）列真值表
A
B
C-1
S
C0
实验三 组合逻辑电路
实验三组合逻辑电路(常用门电路、译码器和数据选择器)一、实验目的1．掌握组合逻辑电路的设计方法2．了解组合逻辑电路的冒险现象与消除方法3．熟悉常用门电路逻辑器件的使用方法4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。
组合逻辑电路的一般设计步骤如图3.1所示。
图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。
2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件1．四二输入与非门74LS0074LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。
它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
图3.2 74LS00引脚排列及内部逻辑结构2．二四输入与非门74LS2074LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。
它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。
图3.3 74LS20引脚排列及内部逻辑结构3．四二输入异或门74LS8674LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。
它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。
图3.4 74LS86引脚排列及内部逻辑结构3．3线－8线译码器74LS13874LS138是集成3线－8线译码器，其功能表见表3.1。
它的输出表达式为i A B iY G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。
74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。
EDA实验三组合逻辑电路设计(一)--编译码器设计
西安邮电学院实验中心实验报告院系电子工程学院班级学号姓名成绩教师签字实验日期实验名称组合逻辑电路设计（一）--编译码器设计_______________________________________________________一、实验目的二、实验所用仪表及主要器材三、实验原理简述四、实验测量记录：（如数据、表格、曲线、计算等）五、实验遇到的问题及解决办法：（余留问题，体会等）一、实验目的（1）熟悉组合逻辑电路的VHDL描述方法。
（2）掌握利用CPL器件实现组合逻辑数字电路的方法和过程。
（3）熟练掌握“case”语句与“if…else…”语句的用法。
二、实验所用仪表及主要器材PC，可编程逻辑实验电路板，下载线，USB电源线，双踪示波器，数字万用表，导线若干。
三、实验原理简述应用VHDL设计简单的逻辑电路四、实验内容在MAX+PULSII环境下，用VHDL语言按照输入—>编译—>仿真。
（1）8421BCD码转换为余3码转换表.在MAX+plusII 环境下，用VHDL 语言描述下列逻辑电路，并编译，仿真。
程序仿真结果：(2)设计一个优先编码器。
程序实现如下：仿真结果：五、实验结果见上述内容。
六、实验心得在本次实验中我学会了使用MAX+PLUSII软件的文本编程的方式设计电路。
在本次实验的文本编译环节中出现不少问题：（1）保存时文件名与实体名不一致，导致程序编译结果不正确。
（2）写程序时没有按照语法规则编写，使得文件编译频繁报错，标点的错误也会导致整个程序无法编译。
经过本次实验，加深了我对VHDL的文本编译设计的理解，今后我应该多练习MAX+PLUSII软件以减少错误。
实验三利用SSI设计组合逻辑电路
实验三 利用SSI 设计组合逻辑电路一、实验目的1． 掌握组合逻辑电路的设计方法；2． 熟悉集成组合电路芯片的逻辑功能及使用方法。
二、实验预习要求1． 复习组合逻辑电路的设计方法；2． 根据实验任务与要求，独立设计电路； 3． 清楚本次实验所用集成门电路的管脚。
三、实验原理在数字系统中，按逻辑功能的不同，可将数字电路分为两类，即组合逻辑电路和时序逻辑电路。
组合逻辑电路在任何时刻的稳定输出仅取决于该时刻电路的输入，而与电路原来的状态无关。
用SSI 进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
掌握组合逻辑电路的设计方法，能让我们具有五彩缤纷的逻辑思维，通过逻辑设计将许多实际问题变为现实。
四、实验设备及器件五、设计举例1． 用与非门设计一个A 、B 、C 三人表决电路。
设：A 、B 、C 为输入变量，F 为输出结果。
变量取值为1表示赞成，取值为0，表示反对。
F 为1表示通过，为0表示反对。
1) 列真值表CF2) 输出逻辑函数化简与变换 根据真值表，用卡诺图进行化简： F=AB+BC+CA经两次求反，即得两级“与非”表达式F=AB+BC+CA =AB BC CA 3) 画逻辑图根据表达式，用与非门组成的逻辑电路如图3-1所示。
4) 验证电路逻辑功能按图接线，A 、B 、C 分别接相应开关，F 接指示灯，观察输入、输出状态。
六、实验任务（下列实验内容任取其二）1）用TTL 四2输入与非门（74LS00）、二4输入与非门（74LS20）设计数字密码锁控制电路。
要求：ABCD：E ： Z 1 ： Z 2 ：当控制信号：E=1时，如密码正确，则开锁；密码错误，报警E=0时，不开锁，不报警 2）用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全减器。
实验三 组合逻辑电路的分析
实验三组合逻辑电路的分析一、实验目的⑴熟悉组合逻辑电路的特点及一般分析方法⑵熟悉中规模集成组合电路编码器、译码器等器件的基本逻辑功能和简单应用二、预习要求⑴复习组合逻辑电路的分析方法⑵复习全加器、编码器、译码器三、实验器材⑴直流稳压电源、数字逻辑实验箱⑵ 74LS00、74LS48、74LS51、74LS86、74LS138、74LS148四、实验内容和步骤1．全加器的功能测试将74LS86（异或门）、74LS00和74LS51（与或非门）按图3-1连线。
输入端A i、B i、C i-1分别接3个逻辑开关，输出端S i、C i分别接2个发光二极管。
改变输入端输入信号的状态，观察输出端的输出信号状态，把结果填入自制的表中，并写出输出函数S i、C i的逻辑表达式（化简）。
图3-1 全加器的测试电路答：（1）真值表：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 111 1 1 1 1（2）逻辑表达式（化简）：S i=C i-1⊕（A i⊕B i）; C i=A i B i+C i（A i⊕B i）3．译码器的功能测试⑵将BCD码到七段码译码／驱动器74LS48按图3-4接线。
用逻辑开关输入BCD码的编码信号D、C、B、A，通过七段数码管的显示，观察电路的输出状态，并把结果填入表3-3。
图3-4 BCD码－七段码译码／驱动电路表3-3D C B A a b c d e f g0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 10 0 1 1 1 1 1 1 0 0 10 1 0 0 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 10 1 1 0 0 0 1 1 1 1 10 1 1 1 1 1 1 0 0 0 01 0 0 0 1 1 1 1 1 1 1 1111111五、思考题如何用两片74LS138组成4-16线译码器？（画出逻辑原理图） 答：A2 A1 A0 U CC A3Y0 Y1 Y2 Y3 Y4 Y5 Y6Y774LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ● ●● ● ●。
实验三 组合逻辑电路的实验分析
实验三 组合逻辑电路的实验分析
班级 姓名 学号 组别 同组者 日期 一、 实验目的
⒈ 学会组合逻辑电路的实验分析方法。
⒉ 验证半加器全加器的逻辑功能。
二、 实验器材
三、 实验电路及实验预习
⒈ 实验箱操作板部分K O ~K 7是 ，将K O 往上拨时对应的输出插孔输出 电平，往下拨时输出 电平。
⒉
实验箱操作板部分L O ~L 7是 ，LED 亮表示 ，LED 灭表示 。
⒊ 实验电路
Z
图3-1
图3-2 n
n
C B A n
n
图 3-3
四、实验记录
表3-1
表达式：
电路的逻辑功能：
表3-2
表达式：
电路的逻辑功能：
表3-3 表达式：
电路的逻辑功能：
五、实验分析与总结
⒈ 总结用实验来分析组合逻辑电路功能的方法。
2输入四与非门74LS00 六反相器74LS04/05(OC)
2输入四异或门74LS86。
实验三组合逻辑电路二
c
d
h
共阳极 COM
数码管内部结构和外管脚排列
e d COM c h
四.实验内容
1. 测试双2-4线译码器74LS139和3-8线译码器74LS138的逻辑功能：
（1） 74LS139的 G 、A1、A0分别由逻辑开关控制，Y 0 ~ Y 3 接 LED发光二极
管显示输出状态，以此测试 74LS139 的逻辑功能，自行列表记录实验结果
要求：写出设计过程，画出设计电路，测试逻辑功能， 并自行列表记录实验结果。
实验三
五.实验预习
组合逻辑电路二
预习： (1)复习译码器/数据分配器的工作原理和特点。
(2)复习译码器/数据分配器的应用方法。
(3)复习译码器的扩展使用及设计方法。
实验三
六.实格和分析实验数据。 2.总结用集成电路进行各种扩展应用的方法。 3.比较使用门电路组成组合电路和应用专用集成电路各有什么优缺点。
实验三 组合逻辑电路二
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
若有 n 个输入变量， 则有 2n 个输出端。
每一个输出函数对应于 2n 个输入变量的最小项。
（1）3-8线译码器74LS138
16
1 A 0 V cc 2 A1 3 A2
0 0 1
74LS248 外引脚图
七段共阴译码器 74LS248 功能表
实验三 组合逻辑电路二
数码管按照内部发光二极管公共端的连接方法不 同，分为共阴数码管和共阳数码管，前者输入高 电平时亮，后者输入低电平时亮
ab cd e fgh
g f COM a b
实验三 组合逻辑电路的设计与测试
注：本实验为设计性实验，没有预先设计好实验方案和实验电路的一律不准来做实验。
实验前要先检查预习报告。
注意划下线部分。
实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图5－1所示。
图5－1 组合逻辑电路设计流程图2、组合逻辑电路设计举例用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。
由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝ABC⋅⋅ACDABC⋅BCD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－2所示。
图5－2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。
按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合要求。
三、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、 CC4011×2（74LS00）共有4个与非门、 CC4012×3（74LS20）4脚与非门、 CC4030（74LS86）共有4个异或门、 CC4081（74LS08）共有4个与门、 74LS54×2(CC4085)与或非门（下图）、 CC4001 (74LS02) 共有4个或非门。
四、实验内容1、设计一个一位全加器，要求用异或门、与门、或门组成。
2、设计一位全加器，要求用与或非门实现。
从1和2中任选一个来做。
要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。
实验三 组合逻辑电路分析
将相应的Dn、Cn的值填入表4-4中，与理论值进行比较，验证全减器的逻辑功能。
表4-4
输 入
输 出
An
Bn
Cn-1
Dn
Cn
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
（5）分析四位奇偶校验器的逻辑功能
逻辑表达式：
将相应的Q值填入表4-5中，与理论值进行比较，验证奇偶校验器的逻辑功能。
2．对实验现象、实验结果的分析及其结论
（1）分析半加器的逻辑功能
逻辑表达式：
将相应的S、C值填入表4-1中，与理论值进行标胶，验证半加器的逻辑功能。
表4-1
输 入
输 出
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
（2）分析全加器的逻辑功能
逻辑表达式：
将相应的Sn、Cn的值填入表4-2中，与理论值进行比较，验证全加器的逻辑功能。
万用表 1块
74LS00 四二输入与非门 3片
74LS86 四二输入异或门 1片
4．实验方法步骤及注意事项
实验方法：
1、分析半加器的逻辑功能
（1）用两片74LS00（引脚见附录）按图4－1接线。74LS00芯片14脚接+5V,7脚接地。
数字电路实验三 利用MSI设计组合逻辑电路(一)
数字电路与逻辑设计实验报告实验三利用MSI设计组合逻辑电路(一)姓名：黄文轩学号：17310031班级：光电一班一、实验目的1.熟悉编码器.译码器数据选择器等组合逻辑功能模块的功能与使用方法。
2掌握用MSI设计组合逻辑电路的方法.二、实验器件1.数字电路实验箱数字万用表、示波器。
2.虚拟器件: 74LS197, 74LSI38. 74LS151,及各种门电路三、实验预习1、数据分配器考虑输入信号D为0和1的情况D=0：无论A、B、C输入如何，输出的F0--F7均为1D=1：地址信号ABC对应位置的输出为0，其他位置输出为1.这与74LS138正常工作时的逻辑相同。
因此我们只需要将D作为芯片工作与否的控制端即可。
即将D与G1连接，G——2——A——=G——2——B——=0。
就能实现目标功能。
使用Multisum仿真电路以验证接法的正确性：电路图如下所示：将仿真结果与数据分配器真值表对比：通过仿真过程我们可以看出，电路实现了将G1送来的数据只通过一条线反向送到输出端的功能。
二、基于门电路的半加半减器设计首先我们需要得到器件的真值表：基于真值表画出卡诺图并化简逻辑表达式：Y:C:根据卡诺图化简可以得到：Y=A⊕BC=(S⊕A)B这样我们可以得到使用一个与门和两个异或门实现的半加半减器，其电路图如下：使用Multisum仿真检验正确性，以74LS197作为动态输入观察输出波形，仿真结果如下图所示：波形可以与真值表对应，我们判断这种电路接法是有效正确的。
三、基于74LS138的半加半减器设计我们根据真值表得到，Q = S—A—B+ S—AB—+ SA—B+ SAB—, C = S—AB+ SA—B如果希望用74LS138的输出替代上述的逻辑表达式，我们使S与S2相连，A与S1相连，B与S0相连，则上式化简为Q=Y——1——*——Y——2——*——Y——5——*——Y——6——，C = Y——3——*——Y——5——.只需要将译码器中几个输出端接入与非门即可。
数字电路实验报告3. 组合逻辑电路
姓名: 钟新宇学号: 11911521 实验日期: 2021/3/31组合逻辑电路1.实验目的➢掌握组合逻辑电路的功能测试；➢验证半加器和全加器的逻辑功能；➢掌握集成译码器及数据选择器的原理；➢了解译码器及数据选择器的应用。
2.预习要求➢预习组合逻辑电路的分析方法；➢阅读本实验所用各门电路IC的数据手册；➢预习用与非门和异或门构成的半加器、全加器的工作原理；➢预习二进制数的运算。
3.实验器材4.实验内容4.1组合逻辑电路功能测试用2片74LS00组成图1.1所示逻辑电路，图中U1A,U1B,U1C,U1D为第一片74LS00的四个单元，U2A,U2B,U2D为第二片74LS00的其中三个单元。
图中输入A、B、C接电平开关，输出Y1、Y2接LED电平指示。
按照表1.1改变A、B、C的状态，根据LED电平指示填表，并写出Y1和Y2的逻辑表达式。
图1.1 组合逻辑电路功能测试表1.1 组合逻辑电路功能测试Y1 = A+B Y2 = A’B+B’C4.2半加器的逻辑功能测试根据半加器的逻辑表达式可知，半加器 Y 是A、B的异或，而进位 Z 是A、B相与，故半加器可用一个集成异或门和两个与非门组成如图2.1所示的电路。
其中输入A、B接电平开关，输出Y、Z接LED电平指示。
按表2.1要求改变A、B的状态，填表。
图2.1 半加器表2.1 半加器电路逻辑功能测试4.3全加器的逻辑功能测试全加器电路如图3.1所示，写出以下逻辑表达式（请使用原始输入，不要用中间结果）。
Y = A⊕B Z = C X1 =((A⊕B)C)’X2 =(((A⊕B)C)’(A⊕B))’X3 =(C((A⊕B)C)’ ) ’Si =(A⊕B)⊕C Ci =((AB)’((A⊕B)C)’)’图3.1 全加器根据以上逻辑表达式列真值表如表3.1所示，填写真值表表3.1 真值表根据真值表，画出逻辑函数Si 、Ci 的卡诺图Si 的卡诺图 Ci 的卡诺图按原理图选择与非门接线进行测试，检查逻辑功能是否与表3.1一致。
组合逻辑电路实验
一、实验目的 二、实验元件 三、实验内容及步骤
列出真值表， 进行卡诺图化简， 写出表达式， 列出真值表 ， 进行卡诺图化简 ， 写出表达式 ， 画 出电路图（用逻辑符号画，而不是用芯片的引脚图） 出电路图 （ 用逻辑符号画 ， 而不是用芯片的引脚图 ）
四、 实验题目
血型检测电路（74LS00两片 LS00两片） 1． 血型检测电路（74LS00两片） AB代表输血者血型 AB代表输血者血型 CD 代表受血者血型
3.四位数码奇偶判别电路（74LS86一片，74LS00一片） 四位数码奇偶判别电路（74LS86一片，74LS00一片） LS86一片 LS00一片 四位二进制数， 当输入数码中有奇数个1 四位二进制数 ， 当输入数码中有奇数个 1 时 ， 判奇 输出为1 否则判偶输出为1 0000为偶数个 为偶数个1 输出为1 ，否则判偶输出为1。 （0000为偶数个1） A、B、C、D为输入，F1为奇输出，F2为偶输出。 为输入， 为奇输出， 为偶输出。 四人表决电路（74LS08一片 74LS32一片 LS08一片， LS32一片） 4 .四人表决电路（74LS08一片，74LS32一片） 四人表决一件题案， 人以上通过， 输出为1 四人表决一件题案 ， 若 3 人以上通过 ， 输出为 1 ， 表 示题案通过，否则输出为0 表示题案被否决。 示题案通过，否则输出为0，表示题案被否决。 四人表决， 为同意， 为否决， 为输出。 设A、B、C、D四人表决，1为同意，0为否决，F为输出。
00为 00为O型，01为A型，10为B型，11为AB型。 01为 10为 11为AB型 输出F 输出F：1可相互输血，0不可相互输血。 可相互输血， 不可相互输血。 2．全加器实验（74LS86一片，74LS00一片） 全加器实验（74LS86一片，74LS00一片） LS86一片 LS00一片 为加数， 为来自低位的进位， 为本位的和， A 、 B 为加数 ， Ci 为来自低位的进位 ， H 为本位的和 ， Ci+1为向高位的进位。 i+1为向高位的进位。
实验三 三人表决电路
实验三三人表决电路
一、实验目的
1、了解逻辑门电路的组合使用；
2、掌握组合逻辑电路的设计方法。
二、实验内容
一个方案由三人表决，方案是否通过，由少数服从多数决定。
用与非门完成。
三、设计过程
1、真值表
2、逻辑表达式
3、卡诺图
4、最简与非表达式
5、实验电路图
6、实验接线图
四、实验设备及实验器件
1、数字电子技术实验箱1台
2、74LS00(四2输入与非门) 1只
3、LED发光二极管(红色) 1只
4、连接导线若干
五、实验电路图及接线图
六、实验结果
七、用74LS151数据选择器来完成该功能
1、选ABC作为MUX的地址变量，按ABC 三个变量的最小项形式变换上面的与或表达式。
并确定D0~D7的值。
(参考书P93)
2、画出电路图
3、按电路图接线并实验之。
实验三 组合逻辑电路
实验三组合逻辑电路一、实验目的1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功能的门电路。
组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，而与电路过去的状态无关。
在电路结构上的特点是只包含门电路，而没有存储（记忆）单元。
在使用中、小规模集成电路来设计组合电路时，一般步骤如图3-1所示：1. 进行逻辑抽象，首先根据设计任务的要求建立输入、输出变量，列出其真值表。
2. 用卡诺图或代数法化简，求出最简逻辑表达式。
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能，则分析步骤为：1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
3. 根据真值表进行分析，从而确定电路功能。
组合电路的设计过程是在理想情况下进行的，即假设一切器件均没有延迟效应。
图3-1 组合逻辑电路设计流程图三、实验仪器及器件1. EL-ELL-Ⅳ型数字电路实验系统2. 集成电路芯片：74LS00 74LS04 74LS86等四、实验内容及步骤1. 测试用异或门和与非门组成的半加器的逻辑功能如果不考虑来自低位的进位而能够实现将两个1位二进制数相加的电路，称为半加器，半加器的符号如图3-2所示。
半加器的逻辑表达式为：AB COBABABAS=⊕=+=根据半加器的逻辑表达式可知，半加和S是输入A、B的异或，而进位CO则为输入A、B相与，故半加器可用一个集成异或门和二个与非门组成，电路如图3-3所示。
COA BS CO图3-2 半加器符号 图3-3 异或门和与非门组成的半加器逻辑电路在实验仪上用74LS00及74LS86按图3-3接线，当输入端A 、B 为表3-1所列状态时，测量输出端S 及CO 的逻辑状态，将结果记录于表3-1中。
实验三 组合逻辑电路实验(二)
B0 B1 B2 B3 A<B A>B A=B A<B A>B A=B 7 5 6
图2-26 集成数值比较器CT74LS85逻辑符号
表1 CT74LS153功能表 EN
0
A1
0
A0
0
D0
1 0 0 1 0 1 0 1
D1
0 1 1 0 0 1 0 1
D2
0 1 0 1 1 0 0 1
D3
0 1 0 1 0 1 1 0
2Y
9
二. 实验电路及仪器设备 1. 实验电路：见P98图2-24，2-25，2-26 2. 实验仪器：数字电子实验箱,芯片： CT74LS153（双四选一器）、CT74LS85（四 位比较器）CT74LS04(非ห้องสมุดไป่ตู้)
A0 A1
图2-24CT74LS153逻辑符号图
CT74LS85
10 12 13 15 9 11 14 1 2 4 3
输出端Y 输出端
0
0
1
0
1
0
0
1
1
表2 CT74LS85功能表
A3A2A1A0 B3B2B1B0 I（A〈B） （ 〈 ） I（A〉B） （ 〉 ） I（A=B） （ ） Y（A〈B） （ 〈 ） Y（A〉B） （ 〉 ） Y（A=B） （ ）
数电实验实验三 组合逻辑电路
1. 测试用异或门和与非门组成的半加器的逻辑功能
如果不考虑来自低位的进位而能够实现将两个 1 位二进制数相加的电路，称为半加器，
半加器的符号如图 3-2 所示。
半加器的逻辑表达式为：
S = AB + AB = A B CO = AB
12
根据半加器的逻辑表达式可知，半加和 S 是输入 A、B 的异或，而进位 CO 则为输入 A、 B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图 3-3 所示。 （仿真图，并把仿真结果填入表中）
2. 用卡诺图或代数法化简，求出最简逻辑表达 式。
设计要求 逻辑抽象
真值表
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能， 逻辑表达式
则分析步骤为：
代数法化减
卡诺图 卡诺图法化减
1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
最简逻辑表达式
实验三 组合逻辑电路
姓名： 赖馨兰 班级： 光信 1802 学号：1810830225
一、实验目的
1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻
辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理
组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功
要求：写出详细的设计过程，画出完整的控制电路图，并在实验以上选择相应的器件对 所设计的电路进行实验测试，记录实验结果。 （仿真图）（设计过程） 设计过程： 1.列真值表 设 0 为开关切断，1 为接通。L=0 为灯泡不亮，L=1 为灯泡亮，初始状态为三个开关都为断 开状态，且灯泡不亮。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三组合逻辑电路(常用门电路、译码器和数据选择器)
一、实验目的
1．掌握组合逻辑电路的设计方法
2．了解组合逻辑电路的冒险现象与消除方法
3．熟悉常用门电路逻辑器件的使用方法
4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法
二、实验原理及实验资料
（一）组合电路的一般设计方法
1．设计步骤
根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。
组合逻辑电路的一般设计步骤如图所示。
图组合逻辑电路的一般设计步骤
设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。
2. 组合电路的竞争与冒险（旧实验指导书P17～20）
（二）常用组合逻辑器件
1．四二输入与非门74LS00
74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。
它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
图 74LS00引脚排列及内部逻辑结构
2．二四输入与非门74LS20
74LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。
它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。
图 74LS20引脚排列及内部逻辑结构
3．四二输入异或门74LS86
74LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。
它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。
图 74LS86引脚排列及内部逻辑结构
3．3线－8线译码器74LS138
74LS138是集成3线－8线译码器，其功能表见表。
它的输出表达式为
i A B i Y G G G m 122（i
＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。
74LS138为双列直插16脚塑料封装，外部引脚排列如图所示。
图 74LS138引脚排列
4．8选1数据选择器74LS151
74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA ，可选择D 0 ～D 78个数据源，具有两个互补输出端，同相输出端Y 和反相输出端W 。
其功能表见表，外部引脚排列如图所示。
它的同相输出表达式为（m i 是最小项；Di 是数据输入），它能够实现任何三变量的逻辑函数。
图 74LS151引脚排列
三、实验设备与器件
设备：THHD-2型数字电子技术实验箱、示波器
i i
i 0
Y G m D ==∑7
器件：74LS00、74LS20、74LS86、74LS138、74LS151
四、实验内容及步骤
1．设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏构成，其正常工作状态如图所示，其余状态为故障状态，故障状态时要发出报警信号。
要求用74LS151实现电路。
代表灯亮代表灯灭
图正常工作状态
(1) 逻辑抽象。
红、黄、绿三盏信号灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为
1，灯灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1。
(2) 列真值表于表。
(3) 选定逻辑器件。
按题目中要求，用74LS151实现
(4) 将函数式化简、变换。
根据真值表填卡诺图化简，并将化简结果进行变换，变换成“与非”形式。
(5) 画出逻辑电路图。
(6) 连线与验证。
按照逻辑电路图和器件的引脚图连接电路，并对电路进行静态和动态测试，消
除冒险现象。
2．实现一位全加器。
(1) 按照组合逻辑电路的一般设计步骤，用基本门电路（74LS00、74LS20、74LS86）实现一位全
加器。
(2) 用异或门和与非门实现
(3)用1片74LS138和1片74LS20实现一位全加器。
用2片74LS151实现一位全加器。
3．用74LS151和74LS138组成8通道传输系统。
要求：将某路信号先送入74LS151的某个数据输入端，再通过地址选择将信号输出，然后将此输出接入74LS138的某个使能端，再通过地址选择将信号从相应地址输出端输出。
试画出设计电路，并监测电路功能。
在CBA＝000～111八种状态下，在地址码对应的输入端加f＝1KHz的脉冲信号，用示波器观察和记录该输入端及地址码对应的输出端的波形。
4．用74LS151和74LS138组成3位并行数码比较器，被比较的3位二进制数自拟。
五、实验报告
1．实验预习
（1）熟练掌握组合逻辑电路设计的一般步骤。
（2）了解74LS00、74LS20、74LS86、74LS138、74LS151的功能表、引脚图和使用注意事项，熟练掌握使用它们实现逻辑函数的方法。
（3）完成实验的预习报告，包括：实验目的、实验设备、布置实验内容及步骤、原始数据记录表格及图形。
2．实验及数据处理
（1）根据布置实验内容认真完成实验中的各项任务，仔细观察实验中的各种现象并加以分析。
（2）列出真值表，画出完整的电路原理图，记录实验波形，并对这些数据进行分析。
3．思考题
（1）什么情况下必然存在静态0型险象如何消除
（2）什么情况下必然存在静态1型险象如何消除
4．实验的注意事项及主要经验教训。