数字时钟的毕业设计

数字时钟的毕业设计目录摘要 (Ⅰ)ABSTRACT (Ⅱ)第1章绪论.......................................... 错误!未定义书签。

11.1数字时钟的背景和意义 (1)1.2数字时钟设计思路 (1)1.3数字时钟的主要容 (1)第2章数字时钟模块设计 (2)2.1数字时钟秒脉冲信号的设计 (2)2.1.1 秒时钟信号发生器的设计 (2)2.1.2 秒时钟电路的设计 (3)2.1.3 分时钟电路的设计 (4)2.2 二十四进制计数器设计 (4)第3章校时电路......................................... 错误!未定义书签。

第4章整点报时电路..................................... 错误!未定义书签。

第5章闹钟电路........................................ 错误!未定义书签。

结论................................................ 错误!未定义书签。

致谢................................................ 错误!未定义书签。

参考文献................................................ 错误!未定义书签。

绪论数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。

而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。

数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。

现在主要用各种芯片实现其功能，更加方便和准确。

Multisim10.0作为一种高效的设计与仿真平台。

其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。

1. 设计思路1).由秒时钟信号发生器、计时电路和校时电路构成电路。

2).秒时钟信号发生器可由555定时器构成。

3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

2. 主要容熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。

第2章、数字时钟模块设计数字时钟电路主要由时、分、秒三部分组成，秒时钟电路主要由秒脉冲信号发生器、计数器、译码器、数码管组成，秒计数周期60s。

同样分时钟电路由计数器、译码器、数码管组成，计数周期为60m，与秒时钟电路不同的是脉冲信号由秒时钟电路提供。

时时钟电路采用同样的设计，计数周期为24h。

2.1 数字时钟秒脉冲信号的设计2.1.1 秒时钟信号发生器的设计振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器。

由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。

由555定时器构成的1Hz秒时钟信号发生器。

下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。

由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。

利用NE555多谐振荡器，优点：555部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。

缺点：要精确输出1Hz 脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够准确也不够稳定。

2.2器件分析2.2.1 74LS160分析在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。

由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。

同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。

在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。

时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。

由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。

如12：54：30的二进制码为00010010：01010100：00110000。

秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。

“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。

采用10进制计数器74LS160来实现时间计数单元的计数功能。

2.2.274LS85特性分析74LS85为4位数值比较器，共有54/7485、54/74S85、54/74LS85 三种线路结构型式，74LS85 可进行二进制码和BCD码的比较，对两个4 位字的比较结果由三个输出端FA＞ B ，FA＝B，FA＜B＝输出。

将若干 85 级联可比较较长的字，此时低级位的FA＞B ，FA＝B，FA＜B连接到高位级相应的输入A＞B、A＝B、A＜B，并使低位级的A＝B为高电平。

引出端符号：B 0－B3字B输入端A 0－A3字A输入端A＞B A＞B 级联输入端A＝B A＝B 级联输入端A＜B A＜B 级联输入端FA＝BA等于B输出端FA＞BA大于B输出端FA＜BA小于B输出端2.3.1 六十进制计数器对于74LS160计数，如图所示，分、秒计数电路由 U3 和 U4 俩部分组成。

当时十位 U4计数为 5，U3计数为 5 时，两片 74LS160，再加上一片74LS13,从而构成 60 进制计数。

六十进制计数器2.3 二十四进制计数器时计时电路与分、秒计时电路相比，首先就是触发信号来源于分计时电路的进位，其计时围为0-23。

故在前面的基础上只需修改及时围即可。

如图所示，时计数电路由 U3 和 U4 俩部分组成。

当时个位 U4 计数为 4，U3 计数为 2 时，两片 74LS160复零,从而构成 24 进制计数。

二十四进制计数器2.1.2秒计时电路的设计秒计时电路计数周期为60s，触发信号由秒脉冲信号发生器提供，当计数值为59时，下一次触发信号输入时，向前进位并对计数值清零同时开始进入下一个计数周期。

秒计时电路2.2分计时电路的设计在数字电子时钟中，分计时时钟与秒计时时钟周期都为60s，当触发信号输入时，计数器计数1，累计到59后，下一秒开始清零并向前进位，不同的是秒计时触发信号由555多谐振荡器产生，而时计时电路触发信号由前面的秒计时电路产生的进位获得，所以时计时电路电路设计原理图如下：分计时电路2.2时计时电路的设计在数字电子时钟中，时计时时钟周期都为24h，当触发信号输入时，计数器计数1，累计到23后，下一秒开始清零并向前进位，当计数值达到23时，下一个触发信号输入时，计数器清零同时开始进入下一个计数周期。

时计时电路电路设计原理图如下24进制计数器电路图2.3.2 数字时钟电路设计数字时钟系统的组成利用上面的六十进制和二十四进制递增计数器子电路构成的数字钟系统如图所示以上电路可完成计时周期为24h，可以准确计时，具有“时”（00-23）“分”（00-59）“秒”（00-59）数字显示。

2.4 校时电路:数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

校正信号可直接取自信号发生器产生的信号；输出端则与分或时个位计时输入端相连。

当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到一端时，信号产生校时电路处于校时状态。

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

如图，当开关A,B闭合，C,D断开时，电路进行正常的计时工作；当开关A,B断开，C,D闭合时，就可以自动进行校时。

当然也可以手动校准时间，这是需要不断地闭合、断开开关，每次只改变一个数。

其中C是校时开关,D是较分开关，开关E用来控制秒得校准，断开时，秒显示为0。

考虑到开关电路中到59秒及开始向前进位，故添加反向器，从而实现开关校时电路手动校时开关校时电路开关校时电路将开关校时加入到时钟电路中，时钟出现误差时，需校准。

当数字钟接通电源或者计时出现误差时，需要校正时间。

校时是数字钟应具备的基本功能。

对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。

校时方式有快校时和慢校时两种，快校时是，通过开关控制，使计数器对1Hz 的校时脉冲计数。

慢校时是用手动产生单脉冲作校时脉冲下图所示为校时电路和校分电路。

其中S 1是校分用的控制开关，S 2为校时用的控制开关，它们的控制功能下表所示。

校时脉冲采用分频器输出的1Hz 脉冲，当S 1或S 2分别为0时可进行快校时。

如果校时脉冲由单脉冲产生器提供，则可以进行慢校时。

[2]Multisim10.0仿真软件校时的具体设计方法是：用一个单刀双掷开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。

不校正时间时开关都应打在与非门的那一端。

2.5 整点报时:电路应在整点前10 秒钟开始整点报时，即当时间在59 分50 秒到59 分 59 秒期间时，报时电路报时控制信号。

当时间在59 分50 秒到59 分59 秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9 和5，因此可将分计数器十位的Qc 和Qa 、个位的Qd 和Qa 及秒计数器十位的Qc 和Qa 相与，从而产生报时控制信号。

报时电路可选74HC30 来构成。

74HC30 为8 输入与非门。

整点报时的功能要求时，每当数字钟计时快到整点时发出声响。

由原理可知当分钟计数到一个周期向前进位时，蜂鸣器开始工作。

开关校时电路2.6 闹钟电路利用上边的二十四进制和六十进制的计数器作为信息的比较源之一，另外利用四片数值比较器74LS85对小时的个位和十位以及分钟的个位和十位进行比较，如果与设定的时间一样，则产生输出信号1，再利用7440和7404组成的电路驱动蜂鸣器的鸣叫，鸣叫的时间是一分钟，从**：**：00到**：**：59。