多功能数字时钟毕业设计
毕业设计37多功能时钟控制器设计
目录摘要 (1)ABSTRACT (2)第1章前言 (3)第2章设计电路原理和器件简介 (4)第2.1节总体设计电路框图 (4)第2.2节 AT89S52单片机介绍 (4)第2.3节各功能模块器件应用说明 (8)2.3.1 液晶显示简介 (8)2.3.2 温度传感器说明 (9)2.3.3 数字时钟简介 (10)2.3.4 键盘调节模块 (11)第3章系统硬件电路设计 (13)第3.1节硬件设计原理图 (13)第3.2节单片机外围电路原理 (13)3.2.1 复位、时钟、电源电路原理 (13)3.2.2 DS1302实时时钟芯片说明 (14)3.2.3 128*64 LCD接口和显示原理 (17)3.2.4 高精度数字温度传感器DS18B20实现方式 (19)3.2.5 键盘对于时间调节功能实现说明 (21)第4章系统软件设计 (22)第4.1节软件设计流程图 (22)第4.2节各模块程序框图 (23)第4.3节软件主程序和各模块子程序 (25)第5章时钟控制系统调试 (27)第5.1节单片机应用系统调试工具说明 (27)第5.2节程序调试 (28)结论 (29)参考文献 (30)致谢 (31)附录 (32)【摘要】本论文介绍了多功能时钟控制器的系统设计。
系统具有时间设置及显示、定时闹铃、温度检测并显示等功能。
系统以 AT89S52单片机为核心，主要进行基于AT89S52低功耗MCU的字符型数字钟及其系统的研究。
系统带有GXM12864液晶显示器，配合按键提供友好的用户界面，操作简单，同时具有实时温度检测功能。
该数字钟能够长期、连续、可靠、稳定的工作；同时还具有体积小、功耗低等特点，便于携带，使用方便。
系统设计包括单片机及其外围硬件部分和计算机软件编程部分。
硬件部分主要为软件的实现提供一个运行的基础，计算机软件编程主要实现键盘调节、液晶显示、温度检测等各模块的功能，采用C语言编程。
关键字单片机液晶显示温度检测数字钟键盘输入【ABSTRACT】This thesis describes the design of a multifunctional digital clock and control system. It as displaying and setting time for clock and alarm, this system has another special feature, as temperature measurement and display. The core part of the system is based on a king of an advanced MCU, AT89S52, this system mainly carries on low power consume MCU the character list type the research of the digital clock and its system according to the AT89S52. The system takes GXM 128*64 Liquid Crystal Display, matching with a key to provide amity of customer interface, the operation is simple, having the temperature examination function in the meantime. Consecution, credibility, stable work, still have a physical volume in the meantime small, the power consume a low etc. characteristics, easy to take, the usage convenience. The system design includes a MCU with its periphery hardware circuit unit and a computer soft programming unit. The hardware circuit unit only provides the run basement for the software, the computer software programming unit mainly contains keyboard adjust, Liquid Crystal Display, temperature examination functions, adoption the C language.Keyword Single-Chip Microcomputer, LCD, Temperature Examination, Digital Clock, Keyboard Input第1章前言近年来随着计算机在社会领域的渗透, 单片机的应用正在不断地走向深入，同时带动传统控制检测日新月益。
数字电子钟毕业设计(数字IC构成)
论文题目：数字电子时钟一、设计题目数字电子钟设计二、设计要求1.能够利用软件设计数字电子钟电路原理图。
2.要求熟悉集成芯片功能。
前言目前市场上提供的无论是机械钟还是石英钟在晚上无照明的情况下都是不可见的。
要知道当前的时间，必须先开灯，故较为不便。
现在市场上出现了这样一类的电子钟，它以六只LED数码管来显示时分秒，与传统的以指针显示秒的方式不同，超越了人们传统的习惯与理念。
数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。
如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。
要实现数字电子钟的设计可以由单片机控制或者由数字IC构成。
这里我们要做的是一个由数字IC构成的数字电子钟设计。
目录1 设计功能要求 (1)2 设计方案 (2)3设计中所用到的元器件 (3)3.1译码器 (3)3.2计数器 (4)3.3显示器 (5)3.4振荡器 (5)4 电路设计 (7)4.1时分秒计数器 (7)4.1.1秒计数器的设计 (7)4.1.2分计数器的设计 (8)4.1.3时计数器的设计 (8)4.2校时电路 (9)4.3译码显示电路 (10)4.4总体电路 (11)5器件清单 (13)结束语 (14)致谢 (15)参考文献 (16)附录A 数字电子钟整体体电路图 (17)1 设计功能要求设计一数字钟，该数字钟能够准确计时，以数字形式显示时、分、秒的时间和校时功能。
在电路中，振荡电路提供的1Hz脉冲信号。
在计时出现误差时电路还可以进行校时、校分和校秒的功能。
并且要用数码管显示时、分、秒，各位均为两位显示。
具体要求如下：1.时的计时要求为“23置0”，分和秒的计时要求为60进制。
2.准确计时，以数字形式显示时，分，秒的时间。
3.校正时间。
2 设计方案根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图2.1所示。
毕业设计63单片机控制时钟设计
目录摘要 (1)引言 (2)1. 多功能数字时钟的特点及发展趋势的概述 (3)1.1多功能数字时钟的特点及发展趋势 (3)2 多功能数字时钟电路的原理与设计 (3)2.1电路组成及工作原理 (3)2.2软件设计 (4)2.3写操作 (5)2.4读操作 (6)2.5 X1 226独特的振荡器频率在线补偿调节功能 (6)3. 多功能数字时钟电路的主要程序设计 (7)结论 (14)结束语 (15)致谢 (16)参考文献 (17)摘要随着人类科技文明的发展，人们对于时钟的要求在不断地提高,时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。
在二十一世纪，随着社会的发展，多功能数字时钟应用更为广泛，并成为所有产品中不可或缺的一部分，象手机、计算机、冰箱都运用得到时钟控制电路，更多的高科技产品也有这不能缺少，而在生活中也用时间来定时及控制功能。
关键词：实时时钟, I2C接口, 应答信号ACK , 掉电时的电池切换AbstractAlong with human science and technology civilization development, the people in enhance unceasingly regarding the clock request,the clock has been regarded not merely as one kind to use for to demonstrate the time the tool, it also needs in very many practical applications to be able to realize more other functions.In the 21st century, along with society's development, the multi-purpose digital clock application is more widespread, and becomes in all products an indispensable part, looks like the handset, the computer, the refrigerator all utilizes obtains the clock controlling electric circuit, the more high tech product also has this not to be able to lack, but also uses the time in the life to come fixed time and the control function.Key word: Real-time clock,The I2C connection, the answering signal, ACK, falls when the electricity battery cut引言X1226具有时钟和日历的功能，时钟依赖时、分、秒寄存器来跟踪，日历依赖日期、星期、月和年寄存器来跟踪，日历可正确通过2099年，具有自动闰年修正。
基于PLC的数字电子钟毕业设计完整版.doc
基于PLC的数字电子钟毕业设计完整版.doc 本文是关于基于PLC的数字电子钟毕业设计完整版的介绍，下面将为大家详细阐述。
一、选题背景随着现代社会的发展，数字电子钟成为了人们生活中不可缺少的物品之一。
数字电子钟可以直观地显示时间，并且具有定时、闹钟、铃声等功能，受到了广泛的青睐。
本文选题基于PLC的数字电子钟，旨在运用数字电子技术和现代化工业控制技术，设计制作一款具有高精准度、稳定性、可靠性的数字电子钟。
二、选题目的本文选题的目的是设计制作一款基于PLC的数字电子钟，该产品具有以下优点：1、高精度计时功能：该数字电子钟采用高第二振荡器，具有秒级精度。
2、多功能组合：该数字电子钟可以实现闹钟和定时功能，并且具有3种铃声选择。
3、PLC可编程控制：采用PLC技术进行控制，可实现电子钟的编程控制和调试。
4、良好的稳定性和可靠性：数字电子钟的硬件部分采用高质量的元器件，具有良好的稳定性和可靠性。
三、技术路线本文的数字电子钟主要由显示模块、控制模块和电源模块组成。
显示模块：显示模块采用4位7段数码管，通过PLC输出控制信号，实现数字时钟的显示功能。
控制模块：控制模块采用PLC进行控制，信号处理电路通过采集各种外部信号控制数码管的显示和闹铃的启停。
另外，该数字电子钟还具有闹钟、定时等功能，可实现按键控制。
电源模块：电源模块采用变压器降压、稳压电路进行变压、稳压，以保证电子钟的正常工作。
四、设计思路1、数字显示功能的实现显示模块采用4位7段数码管，通过PLC输出控制信号，实现数字时钟的显示功能。
以公共阳极方式接线，通过PLC输出控制信号，选择要显示的数字，在输出控制信号后，使其中的1位7段数码管上显示相应的数字。
2、实现外部信号采集3、 PL C可编程控制实现功能数字电子钟的编程控制和调试可以通过PLC技术来实现，用户可根据需要编制相应的程序来实现不同的功能。
例如，对不同的闹钟周期进行设置、调整铃声大小等。
四、实验结果与分析本文设计制作的基于PLC的数字电子钟具有高精准度、稳定性、可靠性等优点，通过实验测定，数字电子钟的时钟计时误差在1s以内，稳定性好，可靠性高，其功能实现较为完善。
数字钟毕业论文
数字钟毕业论文数字钟毕业论文一、引言在现代社会中，数字钟已经成为人们日常生活中不可或缺的一部分。
无论是手机、电脑还是家居装饰，数字钟都无处不在。
然而，数字钟的发展背后隐藏着许多有趣的技术和设计原理。
本篇论文将探讨数字钟的历史、工作原理以及未来发展方向。
二、历史回顾数字钟的历史可以追溯到20世纪70年代。
当时，电子技术的快速发展使得人们开始尝试用数字显示时间。
最早的数字钟采用了七段显示器，通过控制灯泡的亮灭来表示数字。
然而，这种显示方式存在一些问题，例如能耗较高、显示效果不够清晰等。
随着技术的不断进步，液晶显示器逐渐取代了七段显示器，成为数字钟的主流显示技术。
液晶显示器具有低能耗、高对比度和可定制性等优点，使得数字钟的显示效果得到了极大的提升。
三、工作原理数字钟的工作原理可以简单地分为三个部分：时钟芯片、显示器和控制电路。
时钟芯片是数字钟的核心部件，它负责计时和时间的精确控制。
时钟芯片通常由晶体振荡器和计数器组成。
晶体振荡器产生稳定的振荡信号，计数器将振荡信号转换为可读的时间格式。
显示器是数字钟的输出部分，它用来显示时间。
除了液晶显示器，数字钟还可以采用LED显示器等其他技术。
不同的显示器技术有不同的特点，例如LED显示器亮度高、反应速度快，而液晶显示器则更加省电。
控制电路负责接收用户的输入，并将其转化为对时钟芯片和显示器的控制信号。
用户可以通过控制电路来调整时间、设置闹钟等功能。
四、数字钟的应用领域数字钟在日常生活中有着广泛的应用。
首先，数字钟作为时间的显示工具，被广泛应用于办公室、学校、医院等场所。
其次，数字钟还可以作为家居装饰品，为室内空间增添一份现代感。
此外，数字钟还可以用于计时器、闹钟等功能，方便人们的生活。
除了日常应用，数字钟在科学研究、航空航天等领域也有着重要的作用。
例如，在航空航天领域，数字钟的精确计时能力对于飞行任务的安全和准确性至关重要。
五、数字钟的未来发展随着科技的不断进步，数字钟的未来发展前景广阔。
毕业设计227湛江海洋大学数字时钟设计
数字电子技术基础课程设计题目：数字时钟的设计学年：04—05年第二学期班级专业：电子信息工程1034班设计人：徐贤晓学号：200310811431指导老师：李小立时间：2005年6月19号—2005年6月23号湛江海洋大学信息学院2005年6月23号数字电子技术基础课程设计—数字时钟设计一．设计目的（1）掌握数字钟的设计，初步了解设计的要求和步骤（2）熟悉集成电路的使用方法和各种芯片的功能二．设计要求（1）设计指标1．时钟以十二小时为一个周期2．显示时、分、秒；3．具有校时功能，可以对时和分单独校时；4．为了设计的稳定性和准确，由石英晶体振荡电路提供时间基准信号（2）设计要求1．画出电路原理图；2．元件及参数选择；（3）制作要求：自己独立完成设计，并能发现问题解决问题。
（4）编写设计报告：写出设计过程，附上有关资料和图纸，写上心得体会。
三．原理框图数字钟的构成：数字钟的逻辑框图如下图所示，它由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。
四、各块的功能电路图1、石英晶体振荡电路石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率容易调整。
用反相器与石英晶体构成的振荡电路如下图。
常取振荡的频率为32768Kz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz 的标准脉冲。
如果精度要求不高可以采用集成电路定时器555与RC 组成的多谐振荡。
2．（1）由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要用分频电路。
（2）选用3片中规模集成电路计数器74LS90可以完成分频＋5Vv o的功能（3）因每片为十分之一分频，3片级联则可获得所需要的频率信号，即第一片的Q0端输出频率为500Hz，第二片的Q3端输出为10H z。
（4）分频器的功能只要有两个：第一是产生标准脉冲信号，第二提供功能扩展电路所需要的信号1．时间计数电路：脉冲信号经过计数器，分别得到：秒“个位、十位，”分“个位、十位以及“时”个位、十位的计时。
基于单片机的多功能数字钟的设计毕业设计
基于单片机的多功能数字钟的设计毕业设计目录第1章绪论 (3)1.1 前言 (3)1.2 设计的目的及意义 (3)第2章数字钟的功能实现与设计方案 (4)2.1 数字钟的功能及设计要求 (4)2.2数字钟的实现形式 (4)2.3 方案的确定 (5)2.3.1 微处理器 (5)2.3.2 显示电路 (5)2.3.3 按键电路 (6)第3章数字钟的硬件系统设计 (7)3.1数字时钟的硬件系统框架 (7)3.2 数字时钟的主机电路设计 (7)3.2.1系统控制芯片CPU（AT89C2051）的选择 (7)3.2.2系统时钟电路设计 (12)3.2.3 系统复位电路设计 (14)3.2.4 按键与按钮电路设计 (15)3.2.5闹铃声光指示电路设计 (15)3.2.6 数字钟的显示电路设计 (15)3.3校时电路设计 (19)3.3.1校时原理 (20)3.3.2 国家授时中心 (20)3.3.3窗口比较器 (21)3.3.4 校时电路电路图 (22)3.4 电源设计 (22)第4章程序设计 (26)4.1 主控模块设计 (26)4.2基本现实模块设计 (27)4.3 当前编辑位闪烁功能的实现 (28)4.4时间设定模块设计 (28)4.5脉冲发生器原理与走时处理 (29)4.6 闹铃功能的实现 (30)第5章系统的调试及结果 (32)5.1 系统调试环境 (32)5.2 软件调试 (32)5.3硬件调试 (32)5.4调试结果 (32)结论 (33)致谢 (34)参考文献 (35)附录1：完整的汇编语言源程序 (36)附录2：系统设计原理图 (59)附录3：系统设计PCB图 (60)附录4：实物照片 (61)第1章绪论1.1前言计算机尤其是以微细加工技术支持的微型计算机技术飞速发展，其应用渗透到了各行各业。
以单片机、嵌入式处理器、数字信号处理器（DSP）为核心的计算机系统，以其软硬件可裁剪、高度的实时性、高度的可靠性、功能齐全、低功耗、适应面广等诸多优点而得到极为广泛的应用。
毕业设计---基于STC89C52RC单片机多功能时钟设计论文
多功能数字钟设计报告目录第一部分摘要 (4)第二部分1．设计任务 (4)1.1基本要求 (4)1.2发挥部分 (4)1.3创新部分 (4)2．方案论证与比较 (4)2.1显示部分 (4)2.2数字时钟 (4)2.3温度采集 (5)2.4闹铃部分 (5)2.5电源模块 (5)3．总体方案 (5)3.1工作原理 (5)3.2总体设计 (5)4．系统硬件设计 (6)4.1 STC89C52RC单片机最小系统 (6)4.2测温模块 (6)4.3时钟模块 (7)4.4存储器模块 (7)4.5 LCD显示模块 (8)4.6电源模块 (8)4.7整体电路 (8)5．系统软件设计 (9)5.1主程序流程 (9)5.2时间设定程序流程 (10)5.3温度测量程序流程 (10)5.4闹铃设定程序流程 (11)5.5生日设定程序流程 (11)6．测试与结果分析 (12)6.1基本部分测试与分析 (12)6.2发挥部分测试与分析 (12)6.3创新部分测试与分析 (12)7．设计总结 (12)8．参考资料 (13)附录 (14)附一 (14)获取时钟芯片DS1302时间信息的程序 (14)附二 (15)多功能数字时钟使用方法 (15)摘要本设计采用LCD液晶屏幕显示系统，以STC89C52RC单片机为核心，由键盘、温度采集、定时闹铃、日期提醒等功能模块组成。
基于题目基本要求，本系统对时间显示、闹铃方式进和温度采集系统行了重点设计。
此外，扩展了整点报时、非易失闹铃信息存储、国内外重要节日提醒等功能。
本系统大部分功能由软件来实现，吸收了硬件软件化的思想，大部分功能通过软件来实现，使电路简单明了，系统稳定性大大提高。
本系统不仅成功的实现了要求的基本功能，多数发挥部分也得到了实现，而且还具有一定的创新功能。
关键字：STC89C52RC单片机、LCD液晶显示、双电源供电、温度采集、非易失定时闹铃、生日提醒、重要节日提醒、整点报时1、任务设计1.1基本要求：设计并制作一个多功能数字钟。
数字时钟显示系统——毕业设计
日历时钟显示系统论文设计摘要电子万年历是一种非常广泛日常计时工具，对现代社会越来越流行。
它可以对年、月、日、周日、时、分、秒进行计时，还具有闰年补偿等多种功能，而且DS1302的使用寿命长，误差小。
对于数字电子万年历采用直观的数字显示，可以同时显示年、月、日、周日、时、分、秒和温度等信息，还具有时间校准等功能。
该电路采用AT89S52单片机作为核心，功耗小，能在3V的低压工作，电压可选用3~5V电压供电。
本设计是基于51系列的单片机进行的电子万年历设计，可以显示年月日时分秒及周信息，具有可调整日期和时间功能。
在设计的同时对单片机的理论基础和外围扩展知识进行了比较全面准备。
日历时钟的设计过程在硬件与软件方面进行同步设计。
硬件部分主要由AT89C52单片机，LED显示电路，以及调时按键电路等组成。
在单片机的选择上本人使用了AT89C52单片机，该单片机适合于许多较为复杂控制应用场合。
显示器使用2片7SEG-MPX8-CA和一片7SEG-MPX4-CA。
7SEG-MPX8-CA是一种八个共阳二极管显示器，7SEG-MPX4-CA是一种四个共阳二极管显示器。
为了能更轻松的控制这三片显示器，本人使用了3片74HC164来驱动。
74HC164 是 8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。
关键词：时钟电钟，DS1302，DS18B20，动态扫描，单片机AbstractE-calendar day time is a very wide range of tools, increasingly popular in modern society. It can be year, month, day, Sunday, hours, minutes, seconds for time, but also has a leap year compensation to a variety of functions, and the DS1302's long life, small error. For the digital electronic calendar using an intuitive digital display can simultaneously display year, month, day, Sunday, hours, minutes, seconds, and temperature and other information, but also a time-calibration and other functions. The circuit uses AT89S52 microcontroller as the core, power consumption, low-voltage work in 3V, the voltage can choose 3 ~ 5V voltage supply.The design is based on 51 series of microcontrollers to the design of electronic calendar, you can display date information on when the minutes and seconds, and weeks, with adjustable date and time functions. Monitor the use of two 7SEG-MPX8-CA and a 7SEG-MPX4-CA. 7SEG-MPX8-CA is a total of eight-yang diode display, 7SEG-MPX4-CA is a total of four-yang diode display. In order to more easily control the three monitors, I use three 74HC164 to drive.74HC164 is an 8-bit edge-triggered shift register, serial input data, and parallel output. The software includes calendar program, time to adjust procedures, turn the lunar calendar programs, display programs.Keywords：Clock electric clock:DS1302；DS18B20:Dynamic scan:scm目录一、设计要求与方案论证 (4)1.1设计要求： (4)1.2 系统基本方案选择和论证 (4)1.2.1单片机芯片的选择方案和论证 (4)1.2.2 显示模块选择方案和论证 (5)1.2.3时钟芯片的选择方案和论证 (5)１.2.4温度传感器的选择方案与论证 (6)1.3 电路设计最终方案决定 (6)二.系统的硬件设计与实现 (7)2.1 电路设计框图 (7)2.2 系统硬件概述 (7)2.3 主要单元电路的设计 (8)2.3.1单片机主控制模块的设计 (8)2.3.2时钟电路模块的设计 (9)2.3.3温度采集模块设计 (10)2.3.4 电路原理及说明 (10)2.3.5显示模块的设计 (12)三、系统的软件设计 (14)3.1程序流程框图 (14)3.2计算阳历程序流程图 (15)3.3时间调整程序流程图 (16)3.4阴历程序流程图 (17)四. 指标测 (18)4.1 测试仪器 (18)4.２硬件测试 (18)4.3软件测试 (19)4.4测试结果分析与结论 (20)4.4.1 测试结果分析 (20)4.4.2 测试结论 (20)五、总结 (21)致谢词 (22)参考文献 (22)附录一：系统电路图 (23)附录二：源程序代码 (23)附录三：系统使用说明书 (35)一、设计要求与方案论证1.1 设计要求：（１）基本要求①具有年、月、日、星期、时、分、秒等功能；②时间与阴、阳历能够自动关联；③具有温度计功能；④具备年、月、日、星期、时、分、秒校准功能；( 2 ) 创新要求①具有上、下课响铃功能；②具有防御报警功能；1.2 系统基本方案选择和论证1.2.1单片机芯片的选择方案和论证方案一:采用89C51芯片作为硬件核心，采用Flash ROM，内部具有4KB ROM 存储空间,能于3V的超低压工作,而且与MCS-51系列单片机完全兼容,但是运用于电路设计中时由于不具备ISP在线编程技术, 当在对电路进行调试时，由于程序的错误修改或对程序的新增功能需要烧入程序时，对芯片的多次拔插会对芯片造成一定的损坏。
基于51单片机设计的多功能数字时钟毕业设计
基于51单片机多功能数字时钟1系统设计1.1设计要求设计制作一个24小时制多功能数字钟。
1.1.1主要性能指标1、数字显示年、月、周、日、时、分、秒。
1.1.2创意部分要求准确的进行年、月、周、日、时、分、秒的转换，切换两种显示模式。
1.2总体设计方案1.2.1概述及设计思路该设计方案是以MC51单片机为核心，采用LCD液晶屏幕显示系统，温度采集模块、日期提醒、键盘时间调整预设置等模块，所构建的数字时钟系统，能动态显示实时时钟的时、分、秒，数据显示(误差限制在30每天)。
1.2.2方案论证（1）时钟模块【方案一】采用单片机内置定时/计数器。
它的处理过程主要是先设定单片机内部定时/计数器的工作方式，对机器周期计数确定基准时间，然后用另外一个定时器软件计数的方法对基准时间形成秒，秒计60次形成分，分计60次形成小时。
依此类推，获取日期也是采用相同的方法。
该方案在具体实现过程中，计时存在较大的误差。
如果晶振受到其他外界信号干扰，或者基准时间计算不准确，都会导致时间显示错误。
【方案二】采用555多谐振荡器。
由555定时器组成一个多谐振荡器，产生周期为100HZ的脉冲，然后经过两个74LS160组成的分频器得到1HZ的秒脉冲。
多谐振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用成品晶振构成振荡器电路。
计时精度取决于振荡器的频率，振荡器频率越高计时精度越高。
【方案三】采用DS1302时钟芯片。
DS1302是一种高性能、超低功耗的实时时钟芯片，附加31字节静态RAM，可以通过串行接口与单片机进行通信。
实时时钟提供秒、分、时、日、星期、月、年的信息，每个月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM标志位决定采用24或12小时时间格式。
芯片内部集成备用电源，当外围电路电路有电源供应的时候，备用电源充电储能。
当外围电路掉电时，DS1302芯片工作在休眠状态，以备用电源供电。
当外围电路再次供电，即可唤醒休眠进入正常工作状态，显示时间无任何异常。
基于单片机的多功能数字钟设计报告毕业设计(论文)
目录1..............设计整体思路2.............基本原理3.............单元电路设计及单元电路4..............安装调试步骤5..............故障分析与电路改进6..............总结与体会7..............参考文献8..............附录（元器件清单及总电路图）一．设计的整体思路：1.课程设计要求：要用时序逻辑电路设计出一个多功能可调的数字钟，这个数字钟要可调，能显示时分秒，并且要能准确的显示。
2.设计的目的：1 掌握集成电路的引脚安排2 掌握各芯片的逻辑功能及使用方法3 理解数字钟的组成和工作原理4 熟悉数字钟的设计与制作要求：时间以24小时为一个计时周期显示时分秒有校时功能，可以分别对时分进行校时计数器有整点报时功能须有晶体振荡器提供表针时间基准信号画出电路原理图元器件及参数选择电路仿真及调试自行装配和调试，并能发现问题和解决问题编写设计报告二．基本原理及其框图1.主电路是由一个4060芯片，六个74161四位同步二进制计数器和六个CD4511七段显示译码器构成。
其中4060是用来产生始终脉冲信号，74161是用来计数的工作时，每秒一次的方波作为“秒”脉冲信号，因每分钟有60秒，所以“秒”计数器为六十进制计数器，“分”的计数器亦同，而“时”采用二十四进制计数器。
当“秒”计数器满60时，输出秒进位脉冲，送“分”计数器；当“分”计数器满60时，输出“分”进位脉冲，送“时”计数器计数；当“时”计数器满24小时候，“时”“分”“秒”计数器同时自动复零。
每个计数器输出均要经过译码器，显示器显示时钟的“时”“分”“秒”。
三．单元电路设计及单元电路1.如图所示：多谐振荡器该电路由一个4060，一个晶振和一个10M电阻两个22pf电容组成.如图所示2.译码显示电路如图所示：该电路由一个4511BD芯片与共阴极数码管构成图3——1该电路时有两个74LS161和一个74LS04与门，两个数码管和两个的CD4511译码器构成，他们构成一个六十进制计数器，是用来显示秒。
新型多功能电子闹钟设计毕业设计论文
本科生毕业设计(论文)毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。
对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。
作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：日期：2009届本科毕业设计(论文)资料第一部分毕业论文(2009届)本科毕业设计(论文) 新型多功能电子闹钟设计2009年6月摘要本文提出了一种基于AT89C51单片机的新型多功能电子闹钟。
通过对设计方案的比较与论证，选择了适合本设计的时钟模块、闹铃模块、温度检测模块、键盘及显示模块、电源模块设计方案。
其中实时时钟采用DS12C887实现年月日时分秒等时间信息的采集和闹钟功能；温度检测模块由DS18B20集成温度传感器对现场环境温度进行实时检测；键盘和数码管与ZLG7289连接，通过键盘数码管可方便地校对时钟和设置闹钟时间；用蜂鸣器进行声音指示；采用7805 三端稳压集成芯片稳定输出5V直流电压。
通过对AT89C51单片机最小系统的原理分析，结合论文的设计要求，完成了系统流程图及系统程序的设计。
本设计可实现时间显示、闹钟设置、环境温度测量、交直流供电电源等功能。
关键词：单片机，电子闹钟多功能设计，温度检测，交直流供电ABSTRACTIn this article a new type of multi-functional electronic alarm clock, is based on AT89C51 single-chip controller is designed. Through the comparison of design and feasibility studies, choosing a design of the clock module, alarm module, the temperature detection module, a keyboard and display module, and power module design. Real time clock uses DS12C887 to achieve accurate date and alarm function such as the collection of time information; Temperature detection detects the on-site real-time by the integrated temperature sensor DS12B20 ambient temperature; keyboard and digital tube are connected with ZLG7289, can be easy to proof-reading alarm clock and set up time; It use buzzer for voice instructions; Using 7805 three-terminal regulators chip output DC voltage of 5V. By analysis the minimum system’ principium of singlechip AT89C51, combine the request of this character, I finished the design of system flow chart and system program.The design can achieve the goal of time display, the alarm settings, the ambient temperature measurement, AC-DC power supply functions.Key word: AT89C51, the temperature sensor DS18B20, keyboard and demonstrates the ZLG7289, buzzer7805目录第1章绪论 (1)1.1 电子闹钟研究的背景 (1)1.2 本课题研究的意义 (1)1.3 本课题研究的主要内容 (2)第2章电子闹钟硬件电路设计 (4)2.1 电子闹钟总体设计方案的比较与论证 (4)2.1.1 设计要求 (4)2.1.2 设计方案的比较和论证 (4)2.2 电子闹钟主机电路设计及原理 (5)2.2.1 AT89C51芯片概述 (5)2.2.2 系统时钟电路设计 (8)2.2.3 系统复位电路设计 (8)2.3 时钟模块的设计及原理 (9)2.3.1 时钟模块设计方案比较比较与论证 (9)2.3.2 DS12C887芯片概述 (9)2.3.3 DS12C887与单片机的连接图 (14)2.4 温度检测模块的设计及原理 (14)2.4.1 温度检测模块设计方案比较与论证 (14)2.4.2 DS18B20芯片概述 (14)2.4.3 DS18B20的内部结构 (15)2.4.4 DS18B20在设计中的连接图 (17)2.5 闹铃声光指示电路设计 (17)2.6 键盘及显示电路设计 (18)2.6.1 ZLG7289芯片概述 (18)2.6.2 ZLG7289在设计中与键盘及数码管的连接图 (20)2.7 电源电路的设计 (20)第3章系统原理分析及软件部分 (22)3.1 原理分析 (22)3.2 单片机最小系统 (22)3.3 系统软件部分 (23)3.3.1 软件总体设计 (23)3.3.2 系统流程图及程序 (23)结论 (26)参考文献 (27)致谢 (28)附录1 (29)附录2 (31)湖南工业大学本科毕业设计（论文）第1章绪论1.1 本课题研究的背景随着科学技术的进步，现在的闹钟也不再是过去的老样子。
毕业设计41仿真做的《数字时钟》
课程设计报告课程名称电子仿真技术课题名称数字钟设计与制作数字钟数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。
下面介绍利用集成十进制递增计数器（74160）和带译码器的七段显示数码管组成的数字钟电路。
一．设计任务与要求任务：设计一个具有“时”、“分”、“秒”的十进制数字显示的计数器。
要求：1．准确计时，显示小时、分、秒，小时能以24小时或12小时计时；2．带有时间校正功能；3．采用555定时器设计时钟电路，用74系列中小规模集成器件实现。
二．方案设计与论证方案一：利用2片74LS160N和译码及其他器件构成十进制“秒”的十进制显示的计时器；根据图 8-11 所示的图案可以清楚的看到，显示“时”、“分”、“秒”须要2片中规模计数器。
其中，“分”、“秒”位计时为六十进制计数器，“时”位为二十四进制计数器。
六十进制计数器和二十四进制计数器都选用 74LS160N 集成快来实现。
实现的方法采用反馈清0法。
六十进制和二十四进制计数器如图8-23、8-24所示。
示的计时；图8-24 24进制方案三：利用一片X1(hour) 和译码器其他器件构成24小时或12小时的子电路的十进制显示的计时；图8-26 （24-12）子电路方案四：利用1片X1M和译码器其他器件构成六十进制的子电路来显示的计时；图 8-25 六十进制计数器的分-秒子电路方案五：利用1片555定时器和其他器件构成555振荡器；如图8-27，由555定时器和外接元件R 1、R 2、C 2构成多谐振荡器，电路没有稳态，仅存两个暂稳态，电路亦不需要外加触发信号，利用电源通过R 1、R 2向电容C 2充电，以及C 2通过R2向放电端DIS 放电，使电路产生振荡。
电容C2在1/3Vcc 和2/3Vcc 之间充电和放电。
输出信号时间参数是T=t w1+t w2，t w1=0.7(R 1+R 2)C 2,t w2=0.7R 2C 2。
多功能数字时钟毕业设计【范本模板】
摘要数字电子时钟是人们日常生活中不可或缺的必需品.电子钟主要是利用现代电子技术将时钟电子化、数字化.与传统的机械钟相比，具有时钟精确、显示直观、无机械传动装置等优点，因而得到广泛应用.另外，在生活和工农业生产中,人们对电子钟的功能又提出了诸多要求:报时、闹钟、日历、温度显示,这就需要电子时钟的多功能性。
根据人们的不同要求，本设计主要为实现一款可正常显示时钟，测量环境温度、湿度，带有定时闹铃,倒计时的多功能电子时钟。
本设计采用液晶显示以其亮度高、显示直观等优点被广泛应用于智能仪器及家用电器等领域。
该时钟系统主要由时钟模块、闹钟模块、环境温度湿度检测模块、液晶显示模块、键盘控制模块以及信号提示模块组成.能够准确显示时间（显示格式为时时:分分：秒秒,24小时制），可随时进行时间调整，具有闹钟时间设置、闹钟开/关、止闹功能,能够对时钟所在的环境温度进行测量并显示。
设计以硬件软件化为指导思想,充分发挥单片机功能,大部分功能通过软件编程来实现，电路简单明了,系统稳定性高。
关键词：电子时钟;单片机;多功能；温湿度传感器AbstractDigital electronic clock is indispensable to daily life. Electronic clock is the use of modern electronic technology to clock electronic, digital. Compared with the traditional mechanical clock, a clock—accurate，intuitive display, no mechanical transmission device，etc.，and thus are widely used. In addition，the in the the in the life and industrial and agricultural production，, the people pairs of the the the function of of electronic bell also proposed a a lot of of the requirements of：timekeeping，alarm clock，calendar，temperature display, which requires the the the versatility of electronic clock。
单片机多功能数字电子时钟设计毕业设计论文
单片机多功能数字电子时钟设计绪论概述时间对人们来说是非常宝贵的，准确的掌握时间和分配时间对人们来说至关重要。
因此自从时钟发明的那刻起，就成为人类的好朋友。
随着时间的流逝，科学技术的不断发展和提高人们对时间计量的精度要求越来越高，应用越来越广。
怎样让时钟更好、更方便、更精确的显示时间，这就要求人们不断设计研发。
出新型的时钟。
高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英钟都采用了石英技术，因此走时精度高稳定性好、使用方便、不需要经常调校。
数字式电子钟用集成电路计时时译码代替机械式传动，用LCD显示器代替指针进而显示时间、减小了计时误差，这种表具有时、分、秒显示时间的功能，还可以进行时和分的校对，片选的灵活性好。
时钟电路在计算机系统中起着非常重要的作用 是保证系统正常工作的基础。
在单片机的应用系统中，时钟有两个方面的含义。
一是指为保障系统正常工作的基准振荡定时信号、主要由晶振和外围电路组成，晶振频率的大小决定了单片机系统工作的快慢二是指系统的标准定时时钟即定时时间。
它通常有两种实现方法：一是用软件实现，即用单片机内部的可编程定时器/计数器来实现，二是用专门的时钟芯实现。
2研究目的通过利用STC89C52单片机和DS1302芯片和DS18B20以及外围的按键和LCD显示器等部件显示完整的日历和温度，设计一个基于单片机的电子时钟。
通过设计可以很好的学习单片机的基础知识。
具有日历、时间、温度显示功能。
设计的电子时钟通过液晶显示器显示并能通过按键对时间进行设置。
第一章设计要求与方案论证1.1设计要求1具有年、月、日、星期、时、分、秒显示功能，2具有年、月、日、星期、时、分、秒校正功能，3具有12/24小时切换显示功能，4具有显示温度功能。
1.2系统基本方案选择和论证1.2.1 单片机芯片的选择方案和论证方案一:采用STC89C52芯片作为硬件核心。
STC89C52内部具有8KB ROM 存储空间,512字节数据存储空间、带有2K字节的EEPROM存储空间与MCS-51系列单片机完全兼容,STC89C52可以通过串口下载。
本科毕业设计论文--eda课程设计报告多功能数字钟设计
湖北大学物电学院EDA课程设计报告（论文）题目：多功能数字钟设计专业班级: 14微电子科学与工程*名：**时间：2016年12月20日指导教师：万美琳卢仕完成日期：2015年12月20日多功能数字钟设计任务书1．设计目的与要求了解多功能数字钟的工作原理，加深利用EDA技术实现数字系统的理解2．设计内容1，能正常走时，时分秒各占2个数码管，时分秒之间用小时个位和分钟个位所在数码管的小数点隔开；2，能用按键调时调分；3，能整点报时，到达整点时，蜂鸣器响一秒；4，拓展功能：秒表，闹钟，闹钟可调3．编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。
4．答辩在规定时间内，完成叙述并回答问题。
目录（四号仿宋_GB2312加粗居中）（空一行）1 引言 (1)2 总体设计方案 (1)2.1 设计思路 (1)2.2总体设计框图 (2)3设计原理分析 (3)3.1分频器 (4)3.2计时器和时间调节 (4)3.3秒表模块 (5)3.4状态机模块 (6)3.5数码管显示模块 (7)3.6顶层模块 (8)3.7管脚绑定和顶层原理图 (9)4 总结与体会 (11)多功能电子表摘要:本EDA课程主要利用QuartusII软件Verilog语言的基本运用设计一个多功能数字钟，进行试验设计和软件仿真调试，分别实现时分秒计时，闹钟闹铃，时分手动较时，时分秒清零，时间保持和整点报时等多种基本功能关键词:Verilog语言，多功能数字钟，数码管显示；1 引言QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程，解决了传统硬件电路连线麻烦，出错率高且不易修改，很难控制成本的缺点。
利用软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然2 总体设计方案2.1 设计思路根据系统设计的要求，系统设计采用自顶层向下的设计方法，由时钟分频部分，计时部分，按键调时部分，数码管显示部分，蜂鸣器四部分组成。
基于FPGA的数字时钟设计毕业设计论文
摘要之阿布丰王创作本设计为一个多功能的数字时钟,具有时、分、秒计数显示功能,以24小时循环计数；具有校对功能. 本设计采纳EDA技术,以硬件描述语言Verilog HDL为系统逻辑描述语言设计文件,在QUARTUSII工具软件环境下,采纳自顶向下的设计方法,由各个基本模块共同构建了一个基于FPGA的数字钟.系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及组成.经编译和仿真所设计的法式,在可编程逻辑器件上下载验证,本系统能够完成时、分、秒的分别显示,按键进行校准,整点报时,闹钟功能.关键词：数字时钟,硬件描述语言,Verilog HDL,FPGAAbstractThe design for a multi-functional digital clock, with hours, minutes and seconds count display to a 24-hour cycle count; have proof functions function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in QUAETUSII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the hours, minutes and seconds respectively, using keys to cleared , to calibrating time. And on time alarm and clock for digital clock.Keywords：digital clock,hardware description language,Verilog HDL,FPGA目录第一章绪论1.1.选题意义与研究现状在这个时间就是金钱的年代里,数字电子钟已成为人们生活中的必需品.目前应用的数字钟不单可以实现对年、月、日、时、分、秒的数字显示,还能实现对电子钟所在地址的温度显示和智能闹钟功能,广泛应用于车站、医院、机场、码头、茅厕等公共场所的时间显示.随着现场可编程门阵列( field program-mable gate array ,FPGA) 的呈现,电子系统向集成化、年夜规模和高速度等方向发展的趋势更加明显, 作为可编程的集成度较高的ASIC,可在芯片级实现任意数字逻辑电路,从而可以简化硬件电路,提高系统工作速度,缩短产物研发周期.故利用 FPGA这一新的技术手段来研究电子钟有重要的现实意义.设计采纳FPGA现场可编程技术,运用自顶向下的设计思想设计电子钟.防止了硬件电路的焊接与调试,而且由于FPGA的 I /O 端口丰富,内部逻辑可随意更改,使得数字电子钟的实现较为方便.本课题使用Cyclone EP1C6Q240的FPGA器件,完成实现一个可以计时的数字时钟.该系统具有显示时、分、秒,智能闹钟,按键实现校准时钟,整点报时等功能.满足人们获得精确时间以及时间提醒的需求,方便人们生活.1.2.国内外研究及趋势随着人们生活水平的提高和生活节奏的加快,对时间的要求越来越高,精准数字计时的消费需求也是越来越多.二十一世纪的今天,最具代表性的计时产物就是电子时钟,它是近代世界钟表业界的第三次革命.第一次是摆和摆轮游丝的发明,相对稳定的机械振荡频率源使钟表的走时差从分级缩小到秒级,代表性的产物就是带有摆或摆轮游丝的机械钟或表.第二次革命是石英晶体振荡器的应用,发明了走时精度更高的石英电子钟表,使钟表的走时月差从分级缩小到秒级.第三次革命就是单片机数码计时技术的应用,使计时产物的走时日差从分级缩小到1/600万秒,从原有传统指针计时的方式发展为人们日常更为熟悉的夜光数字显示方式,直观明了,并增加了全自动日期、星期的显示功能,它更符合消费者的生活需求！因此,电子时钟的呈现带来了钟表计时业界跨跃性的进步.我国生产的电子时钟有很多种,总体上来说以研究多功能电子时钟为主,使电子时钟除原有的显示时间基本功能外,还具有闹铃,报警等功能.商家生产的电子时钟更从质量,价格,实用上考虑,不竭的改进电子时钟的设计,使其更加的具有市场.1.3.论文结构第一章详细论述了近些年来,数字化时钟系统研究领域的静态及整个数字化时钟系统的发展状况,同时分析了所面临的问题与解决方案,从而提出了本论文的研究任务.第二章从研究任务着手,选择符合设计要求的经常使用芯片及其它元器件,详细论述了各接口电路的设计与连接,以模块化的形式,整合数字化时钟硬件的设计从小到年夜,从局部到整体,循序渐进,最终实现一个功能齐全的数字化时钟系统.第三章根据系统设计要求,着手对数字化时钟系统软件进行功能的实现,将各功能模块有机结合,实现时钟走时,实现闹铃、整点报时附加功能.第四章依照设计思路,在联机调试过程中,对时钟系统的缺乏和缺点进行分析,将调试过程作重点的记录.第五章对全文的总结,对本系统功能实现以及制作过程中需要注意的方面,及整个系统软件编写中所吸取的经验教训进行论述,同时,也对整个研究应用进行展望.第二章编程软件及语言介绍2.1Quarters II编程环境介绍运行环境设计采纳quartus II软件实现,因此针对软件需要用到的一些功能在这里进行描述.Quartus II软件界面简单易把持,如下图2.1:图2.1Quartus II软件界面图2.1.1菜单栏1)【File】菜单Quartus II的【 File】菜单除具有文件管理的功能外,还有许多其他选项图2.2Quartus II菜单栏图（1）【New 】选项：新建工程或文件,其下还有子菜单【New Quartus II Project】选项：新建工程.【Design File】选项：新建设计文件,经常使用的有：AHDL文本文件、VHDL文本文件、Verilog HDL文本文件、原理图文件等.【Vector Waveform Five】选项：矢量波形文件.（2）【Open】选项：翻开一个文件.（3）【New Project Wizard 】选项：创立新工程.点击后弹出对话框.单击对话框最上第一栏右侧的“…”按钮,找到文件夹已存盘的文件,再单击翻开按钮,既呈现如图所示的设置情况.对话框中第一行暗示工程所在的工作库文件夹,第二行暗示此项工程的工程名,第三行暗示顶层文件的实体名,一般与工程名相同.图2.3Quartus II新建工程图（4）【creat /update】选项:生成元件符号.可以将设计的电路封装成一个元件符号,供以后在原理图编纂器下进行条理设计时调用.2)【View】菜单：进行全屏显示或对窗口进行切换,包括条理窗口、状态窗口、消息窗口等.图2.4Quartus II菜单栏全屏切换图3)【Assignments】菜单（1）【Device】选项：为以后设计选择器件.（2）【Pin】选项：为以后条理树的一个或多个逻辑功能块分配芯片引脚或芯片内的位置.（3）【Timing Ananlysis Setting】选项：为以后设计的 tpd、tco、tsu、fmax 等时间参数设按时序要求.（4）【EDA tool setting】选项：EDA 设置工具.使用此工具可以对工程进行综合、仿真、时序分析,等等.EDA 设置工具属于第三方工具.（5）【Setting】选项：设置控制.可以使用它对工程、文件、参数等进行修改,还可以设置编译器、仿真器、时序分析、功耗分析等.（6）【assignment editor】选项：任务编纂器.（7）【pin planner 】选项：可以使用它将所设计电路的 I/O 引脚合理的分配到已设定器件的引脚上.图2.5Quartus II菜单栏设定引脚下拉图4)【processing】菜单【processing】菜单的功能是对所设计的电路进行编译和检查设计的正确性. （1）【Stop process】选项：停止编译设计项目.（2）【Start Compilation】选项：开始完全编译过程,这里包括分析与综合、适配、装配文件、按时分析、网表文件提取等过程.（3）【analyze current file】选项：分析以后的设计文件,主要是对以后设计文件的语法、语序进行检查.（4）【compilation report】选项：适配信息陈说,通过它可以检查详细的适配信息,包括设置和适配结果等.（5）【start simulation】选项：开始功能仿真.（6）【simulation report】选项：生胜利能仿真陈说.（7）【compiler tool】选项：它是一个编译工具,可以有选择对项目中的各个文件进行分别编译.（8）【simulation tool】选项：对编译过电路进行功能仿真和时序仿真. （9）【classic timing analyzer tool】选项：classic时序仿真工具.（10）【powerplay power analyzer tool】选项：PowerPlay 功耗分析工具.图2.6Quartus II菜单栏运行下拉图5)【tools】菜单【tools 】菜单的功能是（1）【run EDA simulation tool 】选项：运行EDA仿真工具,EDA是第三方仿真工具.（2）【run EDA timing analyzer tool 】选项：运行EDA时序分析工具,EDA 是第三方仿真工具.（3）【Programmer 】选项：翻开编程器窗口,以便对Altera 的器件进行下载编程.图2.7Quartus II仿真菜单下拉图2.1.2工具栏工具栏紧邻菜单栏下方,它其实是各菜单功能的快捷按钮组合区.2.8Quartus II菜单栏图图2.9Quartus II菜单栏按键功能图2.1.3功能仿真流程1、新建仿真文件图2.10Quartus II菜单栏新建文件夹图2、功能方正把持在菜单上点processing在下拉菜单中,如下图：图2.11Quartus II菜单栏processing下拉图2.2Verilog HDL语言介2.2.1什么是verilog HDL语言Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种笼统设计条理的数字系统建模.被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间.数字系统能够按条理描述,并可在相同描述中显式地进行时序建模.Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包括响应监控和设计验证方面的时延和波形发生机制.所有这些都使用同一种建模语言.另外,Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间从设计外部访问设计,包括模拟的具体控制和运行.Verilog HDL语言不单界说了语法,而且对每个语法结构都界说了清晰的模拟、仿真语义.因此,用这种语言编写的模型能够使用Ve rilog仿真器进行验证.语言从C编程语言中继承了多种把持符和结构.Verilog HDL提供了扩展的建模能力,其中许多扩展最初很难理解.可是,Verilog HDL语言的核心子集非常易于学习和使用,这对年夜大都建模应用来说已经足够.固然,完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述.2.2.2主要功能下面列出的是Verilog硬件描述语言的主要能力：●基本逻辑门,例如and、or和nan d等都内置在语言中.●用户界说原语（UP）创立的灵活性.用户界说的原语既可以是组合逻辑原语,也可以是时序逻辑原语.●开关级基本结构模型,例如pmos和nmos等也被内置在语言中.●提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查.●可采纳三种分歧方式或混合方式对设计建模.这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模.●Verilog HDL中有两类数据类型：线网数据类型和寄存器数据类型.线网类型暗示构件间的物理连线,而寄存器类型暗示笼统的数据存储元件.●能够描述条理设计,可使用模块实例结构描述任何条理.●设计的规模可以是任意的；语言分歧毛病设计的规模（年夜小）施加任何限制.●Verilog HDL不再是某些公司的专有语言而是IEEE标准.●人和机器都可阅读Verilog语言,因此它可作为EDA的工具和设计者之间的交互语言.●Verilog HDL语言的描述能力能够通过使用编程语言接口（PLI）机制进一步扩展.PLI是允许外部函数访问Verilog模块内信息、允许设计者与模拟器交互的例程集合.●设计能够在多个条理上加以描述,从开关级、门级、寄存器传送级（RTL）到算法级,包括进程和队列级.●能够使用内置开关级原语在开关级对设计完整建模.●同一语言可用于生成模拟激励和指定测试的验证约束条件,例如输入值的指定.●Verilog HDL能够监控模拟验证的执行,即模拟验证执行过程中设计的值能够被监控和显示.这些值也能够用于与期望值比力,在不匹配的情况下,打印陈说消息.●在行为级描述中,Verilog HDL不单能够在RTL级上进行设计描述,而且能够在体系结构级描述及其算法级行为上进行设计描述.●能够使用门和模块实例化语句在结构级进行结构描述.●如图显示了Verilog HDL的混合方式建模能力,即在一个设计中每个模块均可以在分歧设计条理上建模.●Verilog HDL还具有内置逻辑函数,例如&（按位与）和|（按位或）.●对高级编程语言结构,例如条件语句、情况语句和循环语句,语言中都可以使用.●可以显式地对并发和按时进行建模.●提供强有力的文件读写能力.●语言在特定情况下是非确定性的,即在分歧的模拟器上模型可以发生分歧的结果；例如,事件队列上的事件顺序在标准中没有界说.图2.12混合设计条理图第三章数字化时钟系统硬件设计3.1系统核心板电路分析本系统采纳的开发平台标配的核心板是QuickSOPC,可以实现EDA、SOP 和DSP的实验及研发.本系统采纳QuickSOPC标准配置为Altera公司的EP1C6Q240C8芯片.（1）核心板的硬件资源核心板采纳4层板精心设计,采纳120针接口.QuickSOPC核心板的硬件原图3.1QuickSOPC硬件方块图（2）FPGA电路核心板QuickSOPC上所用的FPGA为Altera公司Cyclone系列的EP1C6Q240.EP1C6Q240包括有5980个逻辑单位和92Kbit的片上RAM.EP1C6Q240有185个用户I/O口,封装为240-Pin PQFP.核心板EP1C6Q240器件特性如表2-1.表3-1核心EP1C6Q240器件特性：特性核心板EP1C6Q240器件逻辑单位（LE）5980M4K RAM 块20RAM总量（bit）92160PLL(个) 2185最年夜用户I/O数（个）1167216配置二进制文件（.rbf）年夜小（bit）可选串行主动配置器件EPCS1/ EPCS4/ EPCS16（3）配置电路Cyclone FPGA的配置方式包括：主动配置模式、主动配置模式以及JTAG配置模式.本系统采纳的是JTAG配置模式下载配置数据到FPGA.通过JTAG结果,利用Quartus II软件可以直接对FPGA进行独自的硬件重新配置.Quartus II软件在编译时会自动生成用于JTAG配置的.sof文件.Cyclone FPGA设计成的JTAG指令比其他任何器件把持模式的优先级都高,因此JTAG配置可随时进行而不用等候其他配置模式完成.JTAG模式使用4个专门的信号引脚：TDI、TDO、TMS以及TCK.JTAG的3个输入脚TDI、TMS 和TCK具有内部弱上拉,上拉电阻年夜约为25kΩ.在JGTA进行配置的时候,所有用户I/O扣都为高阻态.（4）时钟电路FPGA内部没振荡电路,使用有源晶振是比力理想的选择.EP1C6Q240C8的输入的时钟频率范围为15.625~387MHz,经过内部的PLL电路后可输出15.625~275MHz的系统时钟.当输入时钟频率较低时,可以使用FPGA的内部PLL 调整FPGA所需的系统时钟,使系统运行速度更快.核心板包括一个48MHz的有源晶振作为系统的时钟源.如图2-2所示.为了获得一个稳定、精确的时钟频率,有源晶振的供电电源经过了LC滤波.本系统硬件整体设计框图如图2-3所示：图3.2数字时钟系统硬件电路总体框图3.2系统主板电路分析3.2.1时钟模块电路FPGA内部没振荡电路,使用有源晶振是比力理想的选择.EP1C6Q240C8的输入的时钟频率范围为15.625~387MHz,经过内部的PLL电路后可输出15.625~275MHz的系统时钟.当输入时钟频率较低时,可以使用FPGA的内部PLL 调整FPGA所需的系统时钟,使系统运行速度更快.核心板包括一个50MHz的有源晶振作为系统的时钟源.为了获得一个稳定、精确的时钟频率,有源晶振的供电电源经过了LC滤波.图3.3系统时钟电路图3.2.2显示电路由于本设计需要显示时间信息包括：时、分、秒,显所以采纳主板上七段数码管显示电路与系统连接实现显示模块的功能.主板上七段数码管显示电路如图2-4 所示,RP4和 RP6 是段码上的限流电阻,位码由于电流较年夜,采纳了三极管驱动.图3.4七段数码管显示电路图数码管 LED显示是工程项目中使用较广的一种输出显示器件.罕见的数管有共阴和共阳 2 种.共阴数码管是将 8 个发光二极管的阴极连接在一起作为公共端,而共阳数码管是将 8 个发光二极管的阳极连接在一起作为公共端.公共端常被称作位码,而将其他的 8 位称作段码.如图 2-5所示为共阳数码管及其电路,数码管有 8 个段分别为：h、g、f、e、d、c、b 和a（h 为小数点） ,只要公共端为高电平“1” ,某个段输出低电平“0”则相应的段就亮.图3.5七段数码管显示电路图从电路可以看出,数码管是共阳的,当位码驱动信号为 0时,对应的数码管才华把持；当段码驱动信号为 0 时,对应的段码点亮.3.2.3键盘控制电路键盘控制电路要实现时钟系统调时的功能和闹铃开关的功能.本设计采纳主板上的自力键盘来实现这两个功能.当键盘被按下是为“0”,未被按下是为“1”.电路连接图如图2-6所示.电路中为了防止FPGA的I/O设为输出且为高电平在按键下直接对地短路,电阻RP9、RP10对此都能起到呵护作用.图3.6 键盘电路图3.2.4蜂鸣电路设计如图2-7所示,蜂鸣器使用 PNP三极管进行驱动控制,蜂鸣器使用的是交流蜂鸣器.当在BEEP输入一定频率的脉冲时,蜂鸣器蜂鸣,改变输入频率可以改变蜂鸣器的响声.因此可以利用一个PWM 来控制BEEP,通过改变PWM 的频率来获得分歧的声响,也可以用来播放音乐.若把 JP7断开,Q4 截止,蜂鸣器停止蜂鸣.图3.7蜂鸣电路图第四章数字化时钟系统软件设计4.1整体方案介绍4.1.1整体设计描述设计中的数字时钟,带有按键校准,定点报时,数码管显示等功能.因此数字时钟所包括的模块可分为,分频模块,按键模块,计时校准模块,闹钟模块,LED显示模块,模块之间的关系下图：图4.1整体模块框图针对框图流程,设定出各个模块的需求：1、分频电路：针对计时器模块与闹钟设定模块的需求,可以知道分频模块需要生成一个1Hz的频率信号,确保计时模块可以正常计数.2、计时器模块：计数模块的作用是收到分频模块1Hz频率的信号线,能进行正确计时,而且可以通过按键进行时间的修改,且当整点时,给蜂鸣器发生使能信号,进行整点报时,播放音乐.3、闹钟设定模块：可根据按键的设定闹钟的时间,当计时模块的时间与闹钟设定模块的时间相等的时候,给蜂鸣器一个使能信号,蜂鸣器闹铃..4、蜂鸣器模块：根据计时模块,闹钟模块给出的使能信号,判定蜂鸣器是整点报时,还是闹钟响铃.整点报时会播放音乐,闹钟时嘀嘀嘀报警.5、LED显示模块：根据实际的需求显示计时模块的时间,还是闹钟设定模块的时间,8个七段码LED数码管,进行扫描方式显示数据.4.1.2整体信号界说对整个模块进行信号界说.接口及寄存器界说module clock(clk,key,dig,seg,beep);// 模块名 clockinput clk; // 输入时钟input [4:0] key; //输入按键,key[3:0]分别为秒,分钟,小时的增加按键.Key[4]为闹钟设置按键,key[5]为校准设置按键.output [7:0] dig; // 数码管选择输出引脚 aoutput [7:0] seg; // 数码管段输出引脚output beep; //蜂鸣器输出端reg [7:0] seg_r = 8'h0; //界说数码管输出寄存器reg [7:0] dig_r; //界说数码管选择输出寄存器reg [3:0] disp_dat; // 界说显示数据寄存器reg [8:0] count1; //界说计数寄存器reg [14:0] count; //界说计数中间寄存器reg [23:0] hour = 24'h235956; // 界说现在时刻寄存器reg [23:0] clktime = 24'h000000; //界说设定闹钟reg [1:0] keyen = 2'b11; // 界说标识表记标帜位reg [4:0] dout1 = 5'b11111;reg [4:0] dout2 = 5'b11111;reg [4:0] dout3 = 5'b11111; // 寄存器wire [4:0] key_done; // 按键消抖输出reg [15:0] beep_count = 16'h0; //蜂鸣器寄存器reg [15:0] beep_count_end = 16'hffff; //蜂鸣器截止寄存器reg clktime_en = 1'b1; //闹钟使能寄存器reg sec ; //1秒时钟reg clk1; //1ms时钟reg beep_r; //寄存器wire beepen; //闹钟使能信号4.1.3模块框图通过quartus II的creat symble for current file功能生成框图如下：图4.2生成的符号图分频模块实现,计数电路所需时钟信号为1HZ,而系统时钟为48MHZ,所以要对系统时钟进行分频以来满足电路的需要.4.2分频模块实现4.2.1分频模块描述对分频模块,关键是生成个1Hz的时钟信号.考虑到仿真的需要,模块中间生成1个1kHz的时钟信号.1Hz的信号的发生用来发生时钟的秒脉冲,框图如下图4.2：图4.3分频模块图4.2.2分频模块设计本系统法式设计时钟的准确与否主要取决于秒脉冲的精确度.为了保证计时准确,我们对系统时钟48MHz进行了48000分频生成1kHz信号clk1,在通过1kHz信号,生成1Hz信号clk.//1ms信号发生部份always @(posedge clk) // 界说 clock 上升沿触发begincount = count + 1'b1;if(count == 15'd24000) //0.5mS到了吗？begincount = 15'd0; //计数器清零clk1 = ~clk1; //置位秒标识表记标帜endend//秒信号发生部份always @(posedge clk1) // 界说 clock 上升沿触发begincount1 = count1 + 1'b1;if(count1 == 9'd500) //0.5S到了吗？begincount1 = 9'd0; //计数器清零sec = ~sec; //置位秒标识表记标帜endEnd4.2.3分频模块仿真通过设置功能仿真,检查代码的正确性5仿真结果图4.4分频模块波形仿真图右上图可以知道,计数寄存器count累加到23999时,重新酿成0,共计数了24000个值.触发clk1跳变,使得count1加一,count1累加到499的时候,下一个数据为0,共技术500个值.所以,sec信号的频率为1Hz,满足设计要求.5.1计时模块实现5.1.1计时模块描述与实现计时模块是采纳16进制来实现的,将hour[23,0]界说为其时分秒,其中hour[3,0]为其秒钟上的个位数值,hour[4,7]为其秒钟上的十位数值,以此类推分钟、时钟的个位和十位.当clk脉冲过来时,秒个位hour[3,0]便开始加1,当加到9时,秒十位加1,与此同时秒个位清零,继续加1.当秒十位hour[7,4]为5秒个位为9时（即59秒）,分个位hour[11,8]加1,与此同时秒个位和秒十位都清零.以此类推,当分十位hour[15,12]为5和分个位为9时（即59分）,时个位加1,与此同时分个位hour[19,16]和分十位都清零.那时分十位[23,20]为2和分个位为4,全部清零,开始重新计时.从功能上讲分别为模60计数器,模60计数器和模24计数器.//时间计算及校准部份always @(negedge sec)//计时处置beginhour[3:0] = hour[3:0] + 1'b1;//秒加 1if(hour[3:0] >= 4'ha)//加到10,复位beginhour[3:0] = 4'h0;hour[7:4] = hour[7:4] + 1'b1;// 秒的十位加一if(hour[7:4] >= 4'h6)//加到6,复位beginhour[7:4] = 4'h0;hour[11:8] = hour[11:8] + 1'b1;//分个位加一if(hour[11:8] >= 4'ha)//加到10,复位beginhour[11:8] = 4'h0;hour[15:12] = hour[15:12] + 1'b1;//分十位加一if(hour[15:12] >= 4'h6)//加到6,复位beginhour[15:12] = 4'h0;hour[19:16] = hour[19:16] + 1'b1;//时个位加一if(hour[19:16] >= 4'ha)//加到10,复位beginhour[19:16] = 4'h0;hour[23:20] = hour[23:20] + 1'b1;//时十位加一endif(hour[23:16] >= 8'h24)//加到24,复位hour[23:16] = 8'h0;endendendendendend5.1.2计时模块仿真对计时模块进行仿真,记录仿真波形图4.5计时模块仿真图由上图可见,当sec信号下降沿跳变时,hour寄出去会加1,也就相当于跳了一秒钟时间.当hour的时间为235959是,下一个计数器的值为000000,hour寄存器归零,相当于三更0点的时刻.仿真的结果达到预期,通过.5.2按键处置模块实现5.2.1按键处置模块描述框图如下图4.4：图4.6按键控制功能图模块讲计时部份和时间调整部份整合到一起,正常态的时候,时间正常运行,当key[5]被按下时,进入时间校准,可以通过key[2:0]三个键,分别对秒,分,时进行加1把持,从而进行时间校准.当key[3]被按下时,进入闹钟设定,可以通过key[2:0]三个键,分别对秒,分,时进行加1把持,从而进行闹钟的设定.图4.7按键模块仿真图通过按键key进行仿真控制,可以发现clktime会随着按键的按下,分别有时钟,分钟秒钟加1,仿真结果满足设计要求.5.2.2按键去抖处置模块设计按键模块实现去抖处置,及乒乓按键设计,确保后面的计时模块与闹钟模块的功能实现.assign key_done = key|dout3; // 按键消抖输出always @(posedge count1[5]) //按键去噪声begindout1 <= key;dout2 <= dout1;dout3 <= dout2; //连续赋值endalways @(negedge key_done[4])beginkeyen[1] = ~keyen[1]; //校准按键转换乒乓按键endalways @(negedge key_done[3])beginkeyen[0] = ~keyen[0]; //按时按键转换乒乓按键End5.2.3按键模块去抖仿真对按键去颤动仿真,同样才用功能仿真方式,这里不再重复设置与把持,如同上面的分频模块进行设置并进行仿真.Key寄存器为输入按键,初始化电路为高电平,当有按键按下去的时候,酿成低电平.因此改变key的值,观察仿真结果是否正确.功能仿真,记录仿真结果,如下图：图4.8按键模块仿真图通过上图可以知道,key_done会随着key的变动而发生相应的变动,并有消除噪声的作用,功能仿真正确,达到设计目的.5.3闹钟模块实现5.3.1闹钟模块设计本设计中,判断闹铃时间到,是通过判按时钟系统实时时间的时钟与分钟是否分别即是设定的闹铃时间的时钟、分钟、秒钟.那时间（hour[23:0]）即是设定的闹钟时间（clktime[23:0]）时,闹钟触发时,播放嘀嘀嘀报警声,闹钟会响10秒的时间(clktime[23:0]+10 >=hour[23:0]).正常情况下,闹铃时间到会进行为时1分钟的蜂鸣报时,可以通过按下闹钟按键key[3]使其停止.当闹铃设置为整点是,会先进行整点报时,然后进入闹铃.图4.9闹钟控制键功能图5.3.2闹钟设定模块仿真图4.10闹钟模块仿真图通过按键key进行仿真控制,可以发现clktime会随着按键的按下,分别有时钟,分钟秒钟加1,仿真结果满足设计要求.5.4蜂鸣器模块实现5.4.1蜂鸣器模块描述蜂鸣器模块负责整点报时,和闹铃的时候进行作声的作用.整点报时的时候,播放音乐,10秒音乐播报完后停止整点报时.闹钟触发时,播放嘀嘀嘀报警声.当闹铃设置为整点是,会先进行整点报时,然后进入闹铃.当闹钟设定键被按下,响起的蜂鸣声会被屏蔽.模块框图如下图4.9：5.4.2蜂鸣器模块实现//蜂鸣器的计数按时器always@(posedge clk)。
多功能电子时钟毕业论文设计
多功能电子时钟毕业论文设计目录摘要 ................................................... 错误!未定义书签。
Abstract ................................................. 错误!未定义书签。
绪论 .. (1)1. 多功能电子时钟研究的背景和意义 (1)2. 电子时钟的功能 (2)第一章电子时钟设计方案分析 (3)1.1 FPGA设计方案 (3)1.2 单片机设计方案 (3)第二章基于单片机的电子时钟硬件设计 (5)2.1 主要IC芯片选择 (5)2.1.1 微处理器选择 (5)2.1.2 时钟芯片选择 (6)2.1.2.1 DS1302简介及引脚说明 (7)2.1.2.2DS1302的控制字和读写时序说明 (8)2.1.2.3DS1302的片寄存器 (10)2.2 电子时钟硬件电路设计 (12)2.2.1 时钟电路设计 (13)2.2.2 显示电路设计 (14)2.2.3 按键电路设计 (15)2.2.4 闹铃电路设计 (17)2.2.5 复位电路设计 (18)第三章电子时钟软件设计 (20)3.1 主程序设计 (20)3.2 子程序设计 (21)3.2.1日历子程序设计 (21)3.2.2 显示子程序设计 (21)3.2.3 键盘扫描子程序 (22)3.2.4 闹铃子程序设计 (22)第四章系统调试 (26)4.1 硬件调试 (27)4.1.1 单片机基础电路调试 (27)4.1.2 显示电路调试 (28)4.1.3 DS1302电路调试 (30)4.1.4 按键电路调试 (31)4.2 软件调试 (32)4.2.1 键盘子程序调试 (32)4.2.2 时钟日历子程序调试 (32)结论 (33)参考文献 (34)附录一程序 (35)附录二多功能电子时钟元器件一览表 (60)附录三多功能电子时钟硬件原理图 (61)致谢 (63)绪论时间是人类生活必不可少的重要元素，如果没有时间的概念，社会将不会有所发展和进步。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一引言 (2)二硬件系统方案设计 (3)2.1电话拨号防盗报警器硬件系统方案 (3)2.1.1 硬件系统方案设计 (3)2.1.2 脉冲拨号原理 (3)2.1.3 脉冲拨号实现过程 (5)2.1.4 AT89S2052单片机的功能特点 (6)2.2 时钟计时器的硬件设计方案论证分析 (8)2.2.1 功能要求 (8)2.2.2 方案论证 (8)2.2.3 系统硬件电路设计 (9)4.1.2时钟计时器的硬件电路设计描述 (10)三系统的软件设计 (12)3.1电话拨号防盗报警器程序设计 (12)3.1.1主程序设计 (12)3.2 时钟显示程序设计 (13)3.2.1主函数 (13)3.2.2 LED显示子函数 (14)3.2.3 定时器T0中断函数 (14)3.2.4 中断函数 (15)3.2.5 功能函数 (15)四系统的调试部分 (17)4.1 时钟系统的调试 (17)4.1.1 时钟系统的硬件调试 (17)4.1.2 时钟系统的软件调试 (17)4.1.3 性能分析 (17)4.2 拨号报警器功能调试 (17)五总结 (19)参考文献 (20)附录 (22)附录1 程序清单 (22)附录2 系统使用说明 (22)附录3 英文资料 (22)附录4 系统PCB板图 (22)附录1：程序清单 (23)附录2：系统使用说明 (40)一引言随着人们生活水平的不断提高，大家对住宅和办公室的安全意识也日益增加。
因此，研究和开发防盗报警装置引起了科研单位和生产厂家的重视，特别是面对普通居民、价格低、运行可靠的自动报警系统。
长期以来，一些电子杂志介绍的廉价防盗报警均无电话拨号报警功能，而市售的可自动拨号报警的防盗器材又价格高昂。
这里介绍的电话拨号防盗报警器可在这两者之间找到平衡，即兼具高性能和低价位。
为了以低成本实现高性能，设计时利用了电信局的交换机支持脉冲拨号方式来实现拨号报警，这样可利用单片机直接发出拨号脉冲，精简了电路，降低了成本。
电话拨号防盗报警器作为家庭防盗报警器材的一员，非常经济实用。
它进入工作警戒后，主控CPU不断检查触发开关的状态，当盗贼入室触发开关时，立即启动电话拨号报警程序向主人告警（当然也可以通过修改软件使其在现场发出高分贝报警音）。
实践证明，该系统报警快速、准确。
由于该系统电路简单，而且利用的是公共通信网，因此不存在建立的报警系统网络问题，具有成本低、体积小、能耗极低、体积小、能耗极低且不影响正常打电话等突出优点。
平时可以作为时钟计时器来使用，真是一举两得。
二硬件系统方案设计2.1电话拨号防盗报警器硬件系统方案2.1.1 硬件系统方案设计图2.1为电话拨号报警器的系统构成方框图，由单片机控制器、键盘输入、数码管显示、触发电路、拨号电路及电源等6部分组成。
单片机控制器是整个系统的核心，负责控制检测输入/输出显示、模拟摘机、拨号摘机、拨号报警、挂机等一系列的程序动作。
这里使用了小引脚、高性能、低价位的AT89S2052。
键盘输入电路负责输入电片机中一系列工作参数及功能设定。
发光二极管数码管显示器在整个系统工作过程中充当一个简单的人机界面，用以显示工作状况及输入/输出的数据等。
电话拨号防盗报警器的触发电路用磁性开关（门磁开关），简单可靠，也可用红外探测器或无线门磁，以实现全方位远距离监测。
报警器应采用隐蔽安装，防止小偷发现。
拨号及报警电路用来完成模拟摘机、拨号、发出报警音、挂机等工作过程，它的工作由单片机控制。
电源部分负责对整个系统供电。
平时由电话线上取得工作电流并对后备电池充电，拨号报警时转由后备电池供电。
图2.1 电话拨号防盗报警器方框图2.1.2 脉冲拨号原理脉冲拨号是目前电话机两种拨号方式中的一种，另一种为双音多频拨号方式。
脉冲拨号就是指在电话机上拨入的电话号码以脉冲个数的形式发出，也就是说，在已经通以直流电流的回路上，利用拨号盘及发号电路将回路断开、再接通而形成的脉冲信号，来完成输入电话号码的发送。
在操作中，若用户拨1，则送出1个脉冲，回路中断一次、接通一次；拨2，则发出2个脉冲，回路断一次、接通一次、再断一次；……；而拨0时，则发出10个脉冲，回路断、接通轮流10次。
图2.2为电话号码“32”的脉冲波形。
图2.2 电话号码“32”的脉冲波形正常拨号时，电路电流中断的时间一般在58～65ms之间，视断续比的不同而不同。
快速拨号时，只要取一半时间即可。
电路电流接通的时间（即在同一位号码中的2个断脉冲之间的接通电流时间）约在32～42ms之间，视断续比的不同而不同。
快速拨号时，只要取一半时间即可。
显然脉冲周期等于脉冲中断时间和脉冲接通时间之和，每一个周期的时间为100ms左右。
快速拨号时，在50ms左右。
2位号码（即2组脉冲串）之间的最小时间间隔，通常为800ms左右；而快速拨号时，其值减半，为400ms左右。
我国目前采用的电话脉冲拨号的速率是10PPS（每秒的脉冲数），即每秒发出10个脉冲，因此上述各参数不存在快速拨号时的值。
为了提高拨号的可靠性及稳定性，这里设计时选定更低的脉冲拨号速率：1个脉冲代表播出1，2个脉冲代表拨出2，……，10个脉冲代表拨出0，每个脉冲的宽度和间隔为100ms。
工作时首先进行模拟摘机，然后开始脉冲拨号，拨出1位号码后停顿500ms（保持接通）再拨下一位，直至全部拨完后再发报警音，……，最后挂机。
2.1.3 脉冲拨号实现过程图2.3为脉冲拨号的实现电路。
平时电话线上的电压约为50～60V左右。
未拨号时电片机的P3.0、P3.1 均输出低电平。
拨号过程如下：①单片机的P3.0输出高电平，使TR1导通，由于电话线路上接入了负载R1，这样电话线的电压下降，模拟摘机。
②单片机的P3.0开始输出拨号脉冲，使电话线的电压（电平）也呈高、低变化。
1个脉冲代表拨出1，2个脉冲代表拨出2，……，10个脉冲代表拨出0，每个脉冲的宽度和间隔均为100ms。
拨出1位号码后停顿500ms（保持P3.0高电平）再拨下一位，直至全部拨完。
③P3.0 保持高电平（保持电话线路接通），P3.1输出1KHz的报警音脉冲驱动TR2，以2Hz进行调制（即接通1kHz信号0.5s、断开1kHz信号0.5s）,这样从接听方的电话中就会听到“嘟、嘟……”的报警声。
报警音的时间根据设计为60s。
④60后，P3.1输出低电平，TR2 截止，停止报警。
随后P3.0也输出低电平，模拟挂机。
完成一次报警过程。
2.1.4 AT89S2052单片机的功能特点电话拨号防盗报警器的核心控制器是单片机AT89S2052。
AT89S2052 是美国ATMEL半导体公司生产的一种高性能单片机。
该单片机以与MCS-51系列单片机高度兼容、低功耗、可以在接近零频率下工作等诸多优点，而广泛应用于各类计算机系统、工业控制、电信设备、消费类产品中。
由于ATMEL是全球最大的FLASH 和EEPROM生产制造公司之一，加之以其EEPROM技术与INTEL的80C51内核技术交换，使ATMEL拥有了80C51内核的使用权，其生产的AT89系列电片机不仅与80C51有极好的兼容性，而且具有极高的性能价格比。
1.AT89S2051的主要性能特点指令与MCS-51完全兼容；内带2KB可编程闪速存储器（FLASH MEMORY）可重复擦写1000次；数据保留10年；工作电压范围2.7～6V；工作频率0～24MHZ；两极程序加密锁定；128B内部RAM；15条可编程双向I/O口线；2个16位定时器/计时器；5个中断源；可编程串行UART通道；输出口可直接驱动LED；片内含模拟比较器；低功耗的闲置和掉电模式。
AT89S2052是AT89 系列电片机种的一种精简产品。
它是将TA89C52的P0口、P2口、EA/Vpp、ALE/PROG、PSEN口线省去后，形成的一种仅20个引脚的单片机，相当于早期INTEL8031的最小应用系统。
这对于一些不太复杂的控制场合，仅用一片AT89S2052就足够了，是真正意义上的“单片机”。
由于将多功能8位CPU和2KB的闪速存储器集成在单个芯片中，使其成为一种高效的微控制器。
AT89S2052的出现为很多规模不太大的嵌入式控制系统提供了一种极佳的选择方案，使传统的51系列单片机的体积大、功耗大、可选模式少等诸多困扰设计工程师们的致命弱点不复存在。
2.引脚功能介绍AT89S2052引脚外形如图所示。
Vcc：电源端。
GND：接地。
P1 口（P1.0～P1.7）：是一个8位双向I/O口，其中P1.2至P1.7提供内部上拉电阻，P1.0和P1.1需外接上拉电阻。
P1.0和P1.1也可作为片内精确模拟比较器的正向输入（AINO）和反向输入（AINI）。
P1口输出缓冲器能提供20mA的灌电流，可直接驱动LED。
P1口写入“1”后可用作输入。
P3口：引脚P3.0至P3.7（P3.5除外）是7个带内部上拉电阻的双向I/O口线。
原P3.6不能使用，已连接片内比较器输出端。
与P1口相同，P3口也能提供20mA 的灌电流，并可直接驱动LED显示器。
与80C51相同，P3口也有第2功能，P3.0作为串行数据接收RXD；P3.1作为串行数据发送TXD；P3.2为外部中断0申请INT0；P3.3 为外部中断1申请INT1；P3.4 为定时器/计时器0输入；P3.5位定时器/计数器1输入；P3.7无第2功能RD。
RST：复制输入。
要使芯片可靠复位，要保持RST引脚2个机器周期的高电平。
XTAL1：反向振荡放大的输入及内部时钟电路的殊荣。
XTAL2：来自反向振荡放大器的输出。
3.特殊功能寄存器（SFR）与80C51完全相同4.程序存储器锁定AT89S2052片内有2个锁定位，可以不编程（U），也可以编程（P），以获得一些附加的特性，如表2.1所示。
表2.1 程序存储器锁定5、闲置模式在闲置模式下，CPU自身处于休眠状态，而片内所有其他外围设备保持工作状态。
该模式是软件生成的。
在该模式期间，片内RAM和所有特殊功能寄存器的内容保持不变。
闲置模式可以允许由中断或硬件复位终止。
如果不采用外部上拉，P1.0和P1.1应置0；如果采用外部上拉，则置1。
应注意的是，当闲置模式被硬件复位中止时，器件要从闲置处恢复程序的执行，执行2个机器周期后，内部复位算法才起作用。
此时，硬件禁止访问内部RAM，但允许访问端口引脚。
为了排除闲置被复位中止时对端口意外写入的可能性，跟在生成闲置模式后的指令不应是对端口引脚的读/写操作。
6.掉电模式在掉电模式下，振荡器停止工作，生成掉电状态的指令是最后执行的一条指令。
片内RAM和特殊功能寄存器保持其值不变直到掉电模式终止。
从掉电模式退出的唯一办法是硬件复位。
复位将重新定义特殊功能寄存器（SFR），但不会影响片内RAM。