第三章 计算机的硬件电路基础

图
8*4的存储器示意图
随机存储器 RAM(random access memory)
RAM称读写存储器，RAM的每一个存储单元相当于 一个可控缓冲器。 1、RAM的材料 用磁芯作为记忆元件，防止掉电失去记忆能力， 体积较大。 用集成电路制成的记忆元件，容量大，体积小， 但掉电失去记忆。 2、静态RAM及动态RAM 静态RAM用触发器保存信息，只要加电于触发器， 数据即可长期保留。 动态RAM用电容来保存信息。电容漏电，需要刷 新。每隔2ms充电一次，须“刷新”电源。
2．5 总线结构
通过总线结构示意图，来说明不同单元之 间的信息的交换过程。请看下图总线结构原 理图。
W
LA CLK EA LB CLK EB LC A C
CLK EC
LD CLK ED
B
D
总线结构框图
控制字CON：将各寄存器的L门和E门按次序排成一行。
即：CON=LAEALBEBLCECL DED
2．2．1
RS触发器
RS触发器可以用两个与非门组成，如图2-2 所示。图2-3是 RS触发器的符号. S R 图2-2 RS触发器 Q Q 图2-3 S Q R Q RS触发器的符号
S=0，R=1时，Q=0（Q=1）称为复位；R端称为复位端 S=1，R=0时，Q=1（Q=0）称为置位；S端称为置位端
Q3 D3 Q2 D2 Q1 D1 Q0 D0
Din
CLK
(a) 左移寄存器
Q3 D3 Din Q2 D2
Q1
D1
Q0 D0
CLK
(b) 右移寄存器
2．3．3 计数器（Counter）
计数器的特点是能把贮存在其中的数字加1。计 数器的种类有很多：如,行波计数器、同步计数器、 环形计数器和程序计数器等。 （1）行波计数器（Travelling Wave Counter） 行波计数器电路原理图如图所示。
一个存储器可以存放很多数据，每个存储 单元都有一个固定地址。
例如，一个8×4存储器如图所示，其中“8”表示该 存储器的容量，即该存储器有8个存储单元。“4” 表示每个存储单元能存储4位二进制代码。
D3 D2 D1 D0
R0 R1 R2 R3 R4 R5 R6 R7
A0 A1 A2 译 码 器
图
8*4的存储器
L
≥1 Q3 D3
≥1 Q2 D2
≥1 Q1 D1 Q0 D0
≥1
CLK CLR
图2-14
可控缓冲寄存器
在讲计算机原理时，经常会用到L门。要记L门 的作用。可控缓冲寄存器的符号如图示。
X
LOAD CLK CLR Q
图
可控缓冲寄存器的符号
2．3．2 移位R （Shifting Register）
移位寄存器能将输入的数据在其内部逐位向左 或向右移动，移位寄存器原理图如图所示。
A
C
CLK EC LD CLK ED
B
D
图
总线结构框图
解： ③数据由C到B的控制字CON=LAEALBEBLCECL DED =？ =0010，0100
W
LA CLK EA LB CLK EB LC
A
C
CLK EC LD CLK ED
B
D
图
总线结构框图
第四节 存储器
静态 RAM（SRAM） 随机存取存储器 （RAM） 半导体 存储器 动态 RAM（DRAM）
(2)环形计数器 （Ring Counter）
特点：任一时刻，计数器的输出，只有一位为高 电平，其余各位都为低。环形计数器主要用来发出 顺序控制信号，环形计数器原理图如下所示。
Q3
D3 Q2 CLR
D2 CLR
Q1
D1 CLR
Q0
D0
PR CLR CLK
图
环形计数器原理图
Q3 D3
Q2 D2 CLR
24 23 22 21 20 19 18 17 16 15 14 13
VDD A8 A9 VPP -OE A10 CE/PGM O7 O6 O5 O4 O3
Flash存储器


由Intel公司于1988年首先推出的。所谓Flash可译 为快闪或闪存，实际上Flash 存储器就是可用电快 速擦写的非易失性存储器，简称Flash。快速是相 对于E2PROM而言的。 从原理上看，Flash存储器属于ROM型存储器，但 它可以随时改写所存信息；从功能上看，它又相 当于RAM，使以前对RAM与ROM的划分变得模糊 起来。但从存取速度和擦写的寿命两方面来衡量， 它还赶不上DRAM，因此，在计算机中，目前它 还是作为ROM的一种来应用。在工业控制与办公 设备等领域，Flash可用来作为在线改写的ROM。
根据二进制编码原理，除地线共用之 外，n根地址线可以译成2n个地址号。
表 地址线与地址数对照表 可编译的地址号数 4 （22） 256 （28） 1024=1K （210） 64*1K=64K （216） 1024*1K=1M （220） 1024*1M=1G （230）
地址线数n 2 8 10 16 20 30
R Q S
Q
图
边沿D触发器
带置位D触发器如图所示
PRESET(预直)
D CLK R
S Q Q
CLEAR(清零)
图
带置位D触发器
触发器的符号图2-9所示.
PR CLK
D Q CLK
PR
D Q CLK
PR D Q Q CLR
Qwk.baidu.com
CLR 图2-9
Q
CLR
正负边缘的D触发器符号
2．2．3
JK触发器
JK触发器是组成计数器的理想记忆元 件，JK触发器的电路原理如图所示。
非易失 RAM（NVRAM）
掩膜式ROM
只读存储器 （ROM）
一次性可编程 ROM（PROM）
紫外线擦除可编程 ROM（EPROM） 电擦除可编程 ROM（EEPROM）
存储器由寄存器组成，每个存储单元相当 于一个缓冲寄存器。
每个存储单元由若干位（BIT）组成，8位 存储单元称为一个字节（BYTE），16位存储 单元称为一个字（WORD）。
只读存储器 ROM(read only memory )
ROM用来存储程序数据。一旦程序数据写入之后， 不能改变。下图是4*2ROM内部电路原理图。
A0 R0 ①一条 横线相 R1 当于一 R2 个存储 单元， R3 一条竖 线相当 一位。
A1
译 码 器
②译码器的输出，在 任一时刻，只有一根 线为高电平
Q1 D1 Q0 D0 PR CLR CLR CLK
CLR
图 CLR CLK Q0 Q1 Q2 Q3
环形计数器原理图
环形计数器工作波形图
环形计数器
Q5 Q4 Q3 Q2 Q1 Q0
CLK
CLR
图
环形计数器的符号
(3)程序R (Program Counter）
程序计数器是 一个可预置数行波 计数。程序计数器 的符号如图所示。 COUNT为计数端， LOAD为置数端，
为避免信息在公共总线W中乱窜，规定某一时钟 节拍（CLK为正半周），只有一个寄存器L门和另一个寄 存器E门为高电位，其余各门则必须为低电位。
LA CLK EA LB CLK EB W A C LC CLK EC LD CLK ED
B
D
图
总线结构框图
例：数据由A到B、数据由D到A、数据由C到B，求 它门的控制字
CLK
J K
R Q
S Q
图
JK触发器电路原理
JK触发器的工 作过程是:
J 0 0 1 1
K 0 1 0 1
Q 保持不变 0 1 原态的反码
动作 自锁状态 复位 置位 翻转
CLK
J
K
R Q
S Q
图
JK触发器电路原理
2.3 寄存器R
寄存器是由触发器组成的。有许多寄存器, 因其作用不同,给了其不同名字。常见的器有： 缓冲R：用于暂存数据 移位R：寄存器中的数据能够向左或向右移。 计数器：能够累计时钟脉冲数。
第二章
微型计算机的基本组成电路
教学目的和要求
通过本章的学习，使大家了解触发器、 寄存器的工作原理，了解总线结构，了解 存储器结构及其工作原理。 教学重点 触发器 寄存器 总线结构


本章学习一些典型电路，为学习计算机原 理奠定基础。
常见的基本电路部件：算术逻辑单元 （Arithmatic Logical Unit, ALU）、触发器 （Trigger）、寄存器（Register）、存储器 （Memory）、总线结构以及“控制字”的概念。 了解内容：基本电路部件内部结构及其工作 原理。
解：①数据由A到B的控制字CON=LAEALBEBLCECL DED
=？ =0110，0000
W
LA CLK EA
LB CLK EB
LC C CLK EC LD CLK ED
A
B
D
图
总线结构框图
解： ②数据由D到A的控制字CON=LAEALBEBLCECL DED =？ =1000，0001
W LA CLK EA LB CLK EB LC
累加器A：在计算机中,使用最多的一个寄存器。
下面分别介绍这些寄存器的工作原理。
2．3．1 缓冲R（Buffer Register ）
图是一个4位缓冲寄存器的电路原理图。 Y3 Q3 D3 CLK X3 Y2 X2 Y1 X1
Y0
Q0 D0 CLK
X0
Q2 D2 CLK
Q1 D1 CLK
CLK
CLR 图 4位缓冲寄存器的电路原理图
可控缓冲寄存器是在缓冲寄存器的基础上，在输 入端增加了一个“装入门L” ，其电路图如图所示。
X3 X2 X1
X0 L
≥1 Q 3 D 3 Q 2 D 2
≥1
≥1
≥1 Q 0 D 0 CLK CLR
Q 1
D1
图
可控缓冲寄存器
L门的作用：L为高电平时，数据可装入；低电平时， 数据自锁在其中。
X3 X2 X1 X0
EPROM芯片2716

存储容量为 2K×8 24个引脚：




11 根地址线 A10～A0 8 根数据线 DO7～DO0 片选/编程 CE/PGM 读写 OE 编程电压 VPP
A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 Vss
1 2 3 4 5 6 7 8 9 10 11 12
E（ENABLE） ≥1 A 图 ≥1 三态输出电路 VDD
E
0
A
0 1 0 1
B
高阻 高阻 0 1
B
0 1 1
三态门符号如下图所示。
E E
(a)
(b)
三态门符号
L门：专管对寄存器的装入数据的控制；
E门：专管由寄存器输出数据的控制；
总线结构的输入/输出采用了L门和E门的结构，使 计算机的信息传递线路简单化。
2.1
算术逻辑单元（ALU）
ALU是进行二进制数四则运算、布尔代数 的逻辑运算部件。其符号如图2-1所示.
A
ALU B control
图2-1
S ALU的符号
2．2
触发器（Trigger）
触发器是记忆装置的基本单元，可以用触 发器组成寄存器，也可用触发器组成存储器。 本节将介绍的触发器有：RS、D和JK 触发 器。着重了解各类触发器的特点及不同点。
S、R不能同时为零；否则，RS触发器处于不稳定状态。
2．2．2 D触发器
D S R Q
Q
D触发器只有一 个输入端,其原 理如图2-5所示.
图2-5
D CLK
D触发器
R Q
时标D触发器
S Q
图2-6 时标D触发器
边沿D触发器
在正半周前沿，才有可能使触发器翻转。 触发器电路如图所示。
CLK A C D A R
Q3
J3 K3
Q2
J2 K2
Q1
J1 K1
Q0
J0 K0
CLK
CLR
图
行波计数器电路原理
，边 Q0 K 要缘 Q2 Q1 Q3 一到 J 位来行 一时波 位开计 的始数 CLR 1 2 3 4 5 6 7 8 向计器 CLK 前数的 Q0 推，工 进由作 Q1 。右原 边理 Q2 第是 Q3 一在 位时 行波计数器实际上是 开 钟 行波计数器波形图 始的 一个加一计数器
存储器各单元地址
A2 0 ┅ A1 0 ┅ A0 0 ┅ R R0 ┅
1
1
1
R7
D3 D2 D1 D0 A0 A1 A2 译 码 器 R0 R1 R2 R3 R4 R5 R6 R7
存储器的通用表 示方法：M× N 例如： 256 ×8、1K×4、 64K ×8，等。
存储器分为两大 类：只读存储器ROM) 和随机存取存储器 RAM(random access memory)。
X
2.3.4 累加器 （Accumulator）
累加器在CPU内部，是一 个非常重要的寄存器，其符 号如图所示。
X
LOAD CLK SHL SHR CLR Y
COUNT PC Y 图 程序计数器符号 图
LOAD CLR
累加器的符号
2.4三态输电路
三态门广泛应用于计算机内部总线结构中。 利用三态门，多个不同的单元的信息可以用 一条传输线分时进行传输。三态输出电路如 图所示。
D1 只读存储器原理图
D0
E
图
可擦除的可编程的只读存储器EPROM

EPROM 芯片顶部开有一个圆形的石英窗口， 用于紫外线透过、以擦除芯片中保存的信息 使用专门的编程器（烧写器） 对EPROM芯片 进行编程 编程后，应贴上不透光的封条 出厂时，每个基本存储单元存储的都是信息 “1”，编程实际上就是将“0”写入某些基本存 储单元