低成本多路输出CMOS带隙基准电压源设计

低成本多路输出CMOS带隙基准电压源设计
蔡元;张涛
【摘要】在传统Brokaw带隙基准源的基础上,提出一种采用自偏置结构和共源共栅电流镜的低成本多路基准电压输出的CMOS带隙基准源结构,省去了一个放大器,并减小了所需的电阻阻值,大大降低了成本,减小了功耗和噪声.该设计基于华虹1 μm的CMOS工艺,进行了设计与仿真实现.Cadence仿真结果表明,在-40～140℃的温度范围内,温度系数为23.6 ppm/℃,静态电流为24μA,并且能够产生精确的
3V,2V,1V和0.15V基准电压,启动速度快,能够满足大多数开关电源的设计需求与应用.%Based on the traditional Brakaw bandgap reference source, a CMOS bandgap reference source structure of low-cost multi-path reference voltage output is presented, which adopts a self-biased structure and cascode current mirror instead of an amplifier. It decreases the demands of the resistance value, and reduces the cost, power consumption and noise greatly. The circuit was implemented with Hua Hong lμm CMOS technology. Cadence simulation results show that its temperature coefficient is 23. 6 ppm/℃ and the quiescent current is 24 μA at the range of - 40~140℃ , it can generate accurate reference vultages of 3 V, 2 V, 1 V and 0.15 V, has a advantage of fast start-up, and meets the design requirements of the most switching power supplies.
【期刊名称】《现代电子技术》
【年(卷),期】2012(035)016
【总页数】4页(P130-133)
【关键词】带隙基准源;多路基准电压输出;温度系数;Cadence
【作者】蔡元;张涛
【作者单位】武汉科技大学信息科学与工程学院,湖北武汉430081;武汉科技大学
信息科学与工程学院,湖北武汉430081
【正文语种】中文
【中图分类】TN710-34
0 引言
带隙基准电压源通常是模拟和混合信号处理系统中重要的组成模块，它用来提供高稳定的参考电压，对系统的性能起着至关重要的作用。

带隙基准广泛地应用于ADC,DAC、线性稳压器、开关电源、温度传感器和网络通信等各种电路中。

衡量
带隙基准源性能的重要指标有低温度系数、低线性调整率、低电源电压、低成本、低功耗和高电源抑制比[1]。

文献[2]采用的是衬底PNP的CMOS工艺带隙结构，并且提出一种采用一阶温度
补偿和电阻二次分压设计的带隙基准，在10～60 ℃范围内，温度系数为25×10-6℃-1；文献[3]使用了二阶曲率补偿技术，增加了2个电阻，获得了好的温度系数，但是增加的电阻会引入更多的输出噪声；文献[4]提出了一种指数曲率补偿技术，
将温度系数减小至8.9×10-6℃-1，但是这种结构比较复杂且不易实现；文献[5]提出了一种分段线性补偿技术，将温度系数减小到了2×10-6 ℃-1，但是增加了多
个电阻和放大器，增加了设计的复杂度和功耗。

本文在对传统的Brokaw带隙基准源进行分析和总结的基础上，针对AC/DC开关电源芯片的应用需求，设计了一款应用于开关电源的低成本、多输出的CMOS带
隙基准源。

1 带隙基准电压源的基本原理
带隙基准源的基本原理是根据硅材料的带隙电压与温度无关的特性，利用ΔVBE 的正温度系数与双极晶体管VBE的负温度系数相互抵消[6]，实现低温漂、高精度的基准电压：
Vref=VBE+αΔVBE=VBE+αVTln N
式中：N为两个晶体管发射极的面积比；α为常数；VT=kT/q为热电压，k是波尔兹曼常数，q是单位电荷量，T为绝对温度。

令K=αln n，则:
Vref=VBE+KVT
(1)
传统的Brokaw带隙电压基准电路如图1所示。

图1 传统的Brokaw带隙电压基准
在图1中，根据运放“虚短”的原理，有VA=VB，由于R3=R4，可得I1=I2，则I0=2I1。

ΔVBE=VBE2-VBE1=VTln N=I1R1
(2)
式中N为Q1与Q2发射极面积之比。

(3)
令K=(2R0ln N)/R1，则可发现式(3)与式(1)相等。

如果N值一定，则可通过选取适当的R0与R1的比值，获得合适的K值，就可使温度系数为零，从而得到不随温度变化的基准电压[7]。

由于传统的Brokaw带隙基准使用了放大器，电路结构较复杂，且R0的值较大，
会产生更多的输出噪声，同时电阻R3和R4也会增加版图的设计难度。

2 低成本多路输出带隙基准源结构
本文所设计的带隙基准源框图如图2所示，其核心电路是在传统的Brokaw带隙基准结构基础上，综合考虑了电路性能和针对开关电源的应用需求，用简单的电路形式实现。

多路输出基准电压电路采用带负反馈的运放实现，通过电阻串分压得到多路输出。

图2 带隙基准源的整体电路
2.1 带隙基准电压源的核心电路
本文所设计的Brokaw带隙基准电压源核心电路如图3虚线右侧所示，是在传统的Brokaw带隙基准源的基础上采用自偏置结构和共源共栅电流镜，这种改进可以精确地保证I2=2I1，同时可以使电阻R0的值比传统结构中的更小(本文中R0的值为传统结构的2/3)，小的R0值能够减小输出电压的噪声。

而且这种结构省去了放大器，并且直接在产生PTAT电流的支路上生成带隙基准电压，这样不仅可使电路结构简化，降低成本，而且减小了所需的静态功耗。

由于使用共源共栅电流镜代替了两个电阻，使得版图易于实现。

在图3中，可看到:
VBE2=VBE1+I1R1
(4)
VBE=VTln(I/IS)
(5)
式中：I为流过晶体管的电流；IS为晶体管的饱和电流[6]。

(6)
由于M3的宽长比为M1的2倍，因此I2=2I1，而I0=3I1；又由于IS正比于晶
体管发射极面积，而Q1与Q2发射极面积之比为4∶1，则IS1=4IS2，因此：
(7)
Vref =VBE2+I0R0=VBE2+3I1R0
(8)
让Vref对温度求导，使其在某一温度下的温度系数为零，则：
(9)
式(9)中的第一项VBE2具有负温度系数，而第二项具有正温度系数，只要选择合
适的工作点，就可使两项之和在某一温度下为零，从而得到具有较好温度特性的基准电压[6]。

图3 带隙基准电压源核心电路和启动电路
2.2 启动电路
由于本文所设计的带隙基准源采用的是自偏置结构，因此需要增加启动电路使带隙主电路摆脱简并偏置点。

图3虚线右侧所示，电路未启动时，N1和N2始终保持高电位，输出则保持在零状态，并且一直处于这种状态。

启动电路的作用就是使电路摆脱这种零状态，进入正常工作状态[8]。

本文所设计的启动电路如图3虚线左侧所示，在电路启动时，N3变为高电位使
M21导通，则N1变为低电位使M15导通，并且带隙主电路开始工作，启动完成。

由于M16为二极管接法，所以M16支路导通，并且M22与其所在支路也导通了，此时M22的导通将N3拉到较低电位，使M21截止，并且由于M22所在支路的导通，会使M21一直保持截止状态，启动电路停止工作，降低了功耗。

2.3 多路基准电压输出的设计
多路输出电路如图4所示，整个电路相当于一个带负反馈的多输出放大器，可以
得到稳定的3 V,2 V,1 V和0.15 V基准电压。

由于Vref为1.14 V，利用运放的“虚短”可得到Vref1,Vref2,Vref3和Vref4的值，其中Vref2计算式为：
(10)
图4 多路输出基准电压结构图
多输出运放的第一级采用折叠共源共栅放大器，如图5所示。

该折叠共源共栅放大器具有宽的共模输入范围和大的输出电压摆幅。

同时为了减小共源极失调电压对后级共栅电路的影响，本文在设计过程中使M36和M37支路
的电流为M23支路电流的3倍。

在图4中，多输出运放的第二级采用由M41和电阻串组成的共源极电路，提高了增益。

C4和R2分别是补偿电容和调零电阻，对整个运放进行频率补偿，增强电
路的稳定性。

M40的特殊接法是为了降低该管上的压降，从而得到所需的3
V(Vref1)电压。

该多输出运放可以通过选择合适的电阻值，非常方便地得到从0到接近VDD的任意电压值，且这些电压值与电阻的绝对值无关，只与选取电阻的比例有关，因此适用于各种工艺。

图5 折叠共源共栅放大器
3 仿真结果与分析
整体电路采用华虹1 μm的CMOS工艺设计，利用Cadence仿真软件进行仿真，并对仿真结果进行了分析。

3.1 带隙基准源仿真结果
带隙基准电压源核心电路的温度特性曲线如图6所示，温漂TCF的计算由下式给
出：
(11)
图6 基准电压随温度变化的特性曲线
由图6可知，在-40～140 ℃的温度范围内，根据式(11)可得温漂为23.6×10-6℃-1，实现了宽温度范围内低温漂的设计目标；带隙主电路的PSRR为67 dB；静态电流低至24 μA，大大降低了芯片的功耗，可以满足开关电源芯片的设计需求。

对启动电路进行瞬态仿真，可以得到启动电路的启动时间为0.114 μs，启动速度快，满足设计要求。

3.2 多路输出基准电压仿真结果
分压电路采用带负反馈的两级运放，跟踪性能好。

以Vref2为输出端的仿真结果如图7～图9所示。

对运放的交流小信号增益与相位进行仿真，得到如图7所示曲线。

从图中可以看到，运放增益为80 dB，相位裕度为85°，单位增益带宽为7.15 MHz。

对运放进行瞬态仿真，得到图8所示曲线。

从图中可以看到，曲线并没有振铃出现，说明运放比较稳定。

根据图8可计算出运放的转换速率为4 V/μs，建立时间为0.58 μs。

图7 幅频与相频特性曲线
图8 瞬态特性曲线
对运放的CMRR(共模抑制比)进行仿真，得到如图9所示曲线。

从图中可以看出，CMRR为88 dB，说明运放具有较好的共模抑制特性。

4 结语
结合开关电源管理芯片项目的设计需求，设计了一款多输出、低成本、高性能的
CMOS带隙基准电压源。

设计中采用了一种结构简单的Brokaw带隙基准核心电
路和带负反馈的折叠共源共栅运放，实现了低成本和多输出的设计要求。

通过Cadence的仿真结果可以看到，该带隙基准源性能良好，能够提供比较精确稳定
的基准电压。

图9 共模抑制比特性曲线参考文献
[1] 张正旭,李小青.多路V/I输出的高性能CMOS带隙基准源[J].微电子
学,2009,39(4):503-507.
[2] 朱樟明,杨银堂.一种高性能CMOS带隙电压基准源的设计[J].半导体学
报,2004,25(5):542-546.
[3] 胡波,李骏.一种实用的曲率补偿带隙基准电压源[J].微电子学,2007,37(5):764-767.
[4] LEE I, KIM G, KIM W. Exponential curvature-compensated BiCMOS bandgap references [J]. IEEE J Sol Sta Circ, 1994, 29: 1396-1403.
[5] WANG Hong-yi, LAI Xin-quan. A piecewise-linear compensated bandgap reference [J]. Chinese Journal of Semiconductors, 2004, 25(7):
772-776.
[6] RAZAVI B.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2002.
[7] BROKAW P. A simple three-terminal IC bandgap reference [J]. IEEE J Sol Sta Circ, 1974, SC-9: 388-393.
[8] 郑浩,叶星宁.一种低压CMOS带隙电压基准源[J].微电子学,2005,35(5):542-548.
[9] 高菊，周玮.一种高精度的CMOS带隙电压基准[J].现代电子技术，2010,33(2)：
12-14.。