计算机组成原理(白中英)第5章
陕西师范大学_计算机组成原理_课件ppt_白中英第5版_chp5
指令存储器
数据存储器
5.2.3 LAD指令执行过程详解
◊ 取指令过程与MOV指令相同 ◊ 下面讲解执行指令过程
∙43/210∙ 陕西师范大学 计算机科学学院
∙44/210 ∙ , 陕西师范大学 计算机科学学院 ③ ④ ⑤ ⑥ ① 从 指令寄存器中的操作码（ CPU 程序计数器 程序计数器内容加 102 识别出是 号地址读出的 PC LAD 中的值为 指令，至此，取指周期即告结束。 1LAD ，变成 102 指令通过指令总线 OP 103 （八进制）； ）被译码； ，为取下一条指令做好准备； IBUS 装入指令寄存器 IR； ② PC 的内容被放到指令地址总线 ABUS(I) 上,对指存进行译码 并启动读命令；
5.2.2 MOV指令执行过程详解-执行指令 ◊ 执行指令过程详解
∙40/210∙ 陕西师范大学 计算机科学学院
5.6 MOV指令执行过程详解-取指令
10
目标 源
① ③ ⑤ OC 送出控制信号，打开 OC）送出控制信号到通用寄存器，选择 DR ALU 中的数据 输出三态门，将 10 打入到目标寄存器 ALU输出送到数据总线 R1 R0 （ ， 10 R0 ）作源寄存器，选择 的内容由 DBUS 00 上。注意， 变为10。 R0 ② 操作控制器（ ④ OC送出控制信号，将 送出控制信号到 送出控制信号，将 ALU DBUS ，指定 上的数据打入到数据缓冲寄存器 ALU 做传送操作； DR （10 ）； ∙41/210∙ 陕西师范大学 计算机科学学院 任何时候 至此， 作目标寄存器； MOV DBUS 指令执行结束。 上只能有一个数据。
∙32/210∙ 陕西师范大学 计算机科学学院
Eg.
白中英 第五版 计算机组成原理第5章.
用二进制码表示的指令和数据都放在内存里， 那么CPU是怎样识别出它们是数据还是指令呢?
从时间上来说:
▴ ▴
取指发生在指令周期的第一个CPU周期; 取数发生在后面几个CPU周期，即 “执行指令”阶段。
从空间上来说:
▴ 送指令寄存器IR —指令 ▴
送运算器 — 数据。
计算机组成原理
30
5.3
时序产生器和控制方式
送操作 数地址
取出操 作数
取指令阶段
计算机组成原理
执行指令阶段
16
LAD指令的指令周期——执行
play 计算机组成原理
17
5.2.4
ADD指令的指令周期
ADD R1, R2是一条RR指令
计算机组成原理
18
ADD指令的指令周期——执行
play
计算机组成原理
19
5.2.5
STO指令的指令周期
STO R2, (R3)是一条RS指令
5.4.1 微命令和微操作
▲ 微命令：控制部件通过控制线向执行部件发出的各种
控制命令。
▲ 微操作：执行部件接受微命令后所进行的操作。 ▲ 微操作可分为相容性和相斥性两种。 在同时或同一个CPU周期 内可以并行执行的微操作 不能在同时或同一个CPU 周期内并行执行的微操作
7
计算机组成原理
5.1.4 操作控制器与时序产生器
数据通路： 是许多寄存器之间传送信息的通路。 操作控制器的功能 : 根据指令操作码和时序信号，产 生各种操作控制信号，以便正确地建立数据通路， 从而完成取指令和执行指令的控制。 根据设计方法不同，操作控制器可分为：
1.硬布线控制器 2.微程序控制器
；（R1）→R0 ；（6）→ R1
白中英《计算机组成原理》(第5版)笔记和课后习题详解复习答案
白中英《计算机组成原理》（第5版）笔记和课后习题详解完整版>精研学习网>无偿试用20％资料
全国547所院校视频及题库全收集
考研全套>视频资料>课后答案>往年真题>职称考试
第1章计算机系统概论
1.1复习笔记
1.2课后习题详解
第2章运算方法和运算器
2.1复习笔记
2.2课后习题详解
第3章多层次的存储器
3.1复习笔记
3.2课后习题详解
第4章指令系统
4.1复习笔记
4.2课后习题详解
第5章中央处理器
5.1复习笔记
5.2课后习题详解
第6章总线系统
6.1复习笔记
6.2课后习题详解
第7章外存与I/O设备
7.1复习笔记
7.2课后习题详解
第8章输入输出系统
8.1复习笔记
8.2课后习题详解
第9章并行组织与结构
9.1复习笔记
9.2课后习题详解
第10章课程教学实验设计
第11章课程综合设计。
计算机组成原理本全白中英
22
１、定点数的表示
定点表示：约定机器中所有数据的小数点位置是 固定不变的。 由于约定在固定的位置，小数点就不再使用记号 “.”来表示。通常将数据表示成纯小数或纯整数。 n+1位定点数表示： X0 X1 X2X3… Xi … Xn-2 Xn-1Xn 其中X0为符号位， X１… Xn为数值部分, Xi为０或１。
27
任意十进制N，可以化为 N＝M×10E 其中M为小数，E为整数 一个数S的任意进制表示 （S）R＝m×Re m ：尾数，是一个纯小数。 e ：比例因子的指数，称为浮点的指数，是一个 整数。 R ：比例因子的基数，对于二进计数值的机器 是一个常数，一般规定Ｒ 为2，8或16。
28
浮点表示法：把一个数的有效数字和数的范围 在计算机的一个存储单元中分别予以表示， 这种把数的范围和精度分别表示的方法，数 的小数点位置随比例因子的不同而在一定范 围内自由浮动。 对于：101.1101（=0.1011101×20011） 只需存放0.1011101和0011即010111010011
7
第三节
计算机的硬件
一、数字计算机硬件的组成
硬件：指计算机中的电子线路和物理装置。 计算机硬件由五大部分组成：即运算器、控制器、 存储器、输入设备、输出设备。 运算器 进行数据处理或信息加工（Ｐ８） 包括各种算术运算、逻辑运算和判断处理 存储器 存放程序和数据（Ｐ９） 程序 是计算机进行各种操作和控制的依据 数据 是计算机进行操作的对象 计算机中存放的程序和数据都是二进制形式的
计算机系统具有层次性，它是由多级层次结 构组成的。其层次之间的关系十分紧密，上 层是下层功能的扩展，下层是上层的基础； 层次的划分不是绝对的，各层之间有时是相 互渗透的。
13
计算机组成原理(白中英)
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉的方式存于各盘， 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘（Write Once Only）：可以由用户写入 信息，不过只能写一次，写入后不能修改，可以多次读 出，相当于PROM。在盘片上留有空白区，可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘（Rewriteable）：利用磁光效应存取信 息，采纳特殊的磁性薄膜作记录介质，用激光束来记录、 再现和删除信息，又称为磁光盘，类似于磁盘，可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉方式存于各盘， 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”，负脉冲电流表示“0”； – 不论记录“0”或“1”，在记录下一信息前，记录电流
恢复到零电流 – 简洁易行，记录密度低，改写磁层上的记录比较困难，
计算机组成原理-白中英-第5版
80G硬盘
硬盘数据线
DVD光驱
机内电源插头
1.1 计算机的分类
如P2 图1.1
数字计算机
专用计算机
是针对某一任务设计的最有 效、最经济和最快速的计算
机，但适应性很差。
低
高
双核机
处理数字量信息
单片机 体积
分 类
按位运算，
不连续地跳动计算通用计算机
适应性很大，但
微型机 服务器
牺牲了效率、速
模拟计算机 度和经济性。
大型机
功能Biblioteka 简数据存储量 易指令系统
性
价格
处理模拟量信息
超级计算机 高
低
数值连续、运算过程连续
1.2 计算机的发展简史
1.2.1 计算机的五代变化
电子管 1946~1957年，第一代计算机
晶体管 1958~1964年 第二代计算机
摩尔定律
中小规模 集成电路
1965~1971年 1972~1990年
1991年~至今
用算盘模拟一下计算机 y=ax+b-c人 ---------- 控制器
行数
解题步骤和数据
说明
1
取数
（9）→算盘
2
乘法 （12）→算盘
针对标量机（执行一条指令，只得到一个运算结果）
MFLOPS：每秒百万次浮点操作数，衡量机器浮点操作的性能。
针对向量机（执行一条向量指令，通常可得到多个运算结果）
其他的性能指标
主存储器的读写速度、IO的数据传送率、带宽的均衡性……
1.3 计算机的硬件
1.3.1 硬件的组成要素
纸 ---------- 存储器 算盘 ---------- 运算器 笔 ---------- 输入/输出设备
计算机组成原理_白中英_教案
x=1－2－n x=2－n x=－2－n x=－（1－2－n ）
最大 最接近0的正数 最接近0的负数 最小
定点纯整数
• x0 x1 x2 x3 … xn-1 xn
符号 量值 小数点固定于最后一位之后， 不需专门存放位置
• 表示数的范围是
？：最小数、最大数、最接近0的正数、最接近0的负数呢
n 0≤|ｘ|≤2 －1
阶符 阶码 数符 尾数
IEEE754标准
– IEEE754标准(规定了浮点数的表 示格式,运算规则)
• 规则规定了单精度(32)和双精度(64) 的基本格式. • 规则中,尾数用原码,指数用移码(便于 对阶和比较)
IEEE754标准
• 按照移码的定义应为E=e+128,为什么书上?? • 原因:规格化的32位浮点数尾数第一位应为1 • 如数+0.111*220(规格化数)
（证明）
-n [-y] [-y] = 乛 [y] +2 为了求得同时 补，需要证明 补 补 （意义是[-y]补等于[y]补取反，末位加1）
2.2.1补码加减法
– 如： y=0.0111 [y]补=0.0111 [-y]补=1.1001
从右边到左边，除了第一个1和右边的0保 持不变以外，其它按位取反,很重要哟！
• • • • 操作系统 各种服务程序 语言程序 数据库管理系统
– 应用软件
返回
发展演变（以系统软件为例）
• • • • 手编程序 汇编程序 算法语言 操作系统
– – – – BPOS TSOS RTOS NWOS
返回
§1.4计算机系统的层次结构
高级语言机器 虚拟机M4
• 多 级 组 成 的 计 算 机 系 统
白中英《计算机组成原理》第5版考研教材及真题视频讲解
白中英《计算机组成原理》第5版考研教材及真题视频讲解白中英《计算机组成原理》（第5版）网授精讲班【教材精讲＋考研真题串讲】目录白中英《计算机组成原理》（第5版）网授精讲班【共41课时】电子书（题库）•白中英《计算机组成原理》（第5版）【教材精讲＋考研真题解析】讲义与视频课程【30小时高清视频】•白中英《计算机组成原理》（第5版）笔记和课后习题详解•白中英《计算机组成原理》（第5版）配套题库【考研真题精选＋章节题库】•试看部分内容教材精讲[视频讲解]第1章计算机系统概论[视频讲解]学习与考查目标1．理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。
2．理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。
3．能够综合运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。
考纲要求1．计算机发展历程2．计算机系统层次结构（1）计算机硬件的基本组成；（2）计算机软件的分类；（3）计算机的工作过程。
3．计算机的性能指标吞吐量、响应时间；CPU时钟周期、主频、CPI、C PU执行时间；MIPS、MFLOPS1.1 计算机系统的分类一、计算机系统的分类如图1-1所示。
图1-1 计算机系统分类图二、计算机系统的基本组成如图1-2所示。
图1-2 计算机系统组成图三、概述计算机的分类：机械计算机电子模拟计算机：数值由连续的量来表示。
电子数字计算机：计算机中的数值由不连续的数字来表示。
专用机：经济，有效，快速，适应性差通用机：适应性强巨型机大型机中型机小型机微型机单片机低简易性高高体积，功耗，性能，价格低如图1-3所示。
图1-3数字计算机与模拟计算机的主要区别如表1-1所示。
表1-1 数字计算机与模拟计算机的主要区别考研真题精选一、选择题1下列关于冯·诺依曼结构计算机基本思想的叙述中，错误的是（）。
白中英计算机组成原理第5章_中央处理机资料
2020年6月1日星期一
11
数据通路的建立
写入 读出 运算 类型
写入 读出Байду номын сангаас
写入 读出
锁存
锁存
2020年6月1日星期一
写入 读出
增量 写入 读出
写入 读出
12
5.2 指令周期
5.2.1 指令周期的基本概念 5.2.2 MOV R0 , R1指令的指令周期 5.2.3 LAD R1 , 6指令的指令周期 5.2.4 ADD R1 , R2指令的指令周期 5.2.5 STO R2 , (R3)指令的指令周期 5.2.6 JMP 101指令的指令周期 5.2.7 用方框图语言表示指令周期
2. 通用寄存器 功能：暂时存放ALU运算的数据或结果。 CPU中的通用寄存器可多达16个，32个，甚至更多。
2020年6月1日星期一
8
5.1.3 CPU中的主要寄存器（2/3）
3.状态条件寄存器（PSW） 保存各种状态和条件控制信号；
进位标志(C)，溢出标志(V)，零标 志(Z)，符号标志(N)
控制程序的执行顺序；
操作控制 对指令操作码译码后产生控制信号 产生和发送各操作信号；
时间控制 维持各类操作的时序关系
控制指令、或操作的实施时间；
数据加工 由ALU完成具体的运算 对数据进行算术逻辑运算；
2020年6月1日星期一
5
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
始终存放下一条指令的地址，对应于指令Cache的访问；
其内容变化分两种情况
顺序执行： PC+1PC 转移执行： (指令OPR)PC
6.指令寄存器（IR）
计数功能 寄存功能
计算机组成原理前3章课后习题参考答案解析
白中英第五版计算机组成原理课后习题参考答案第一章计算机系统概述4、冯•诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？答：冯•诺依曼型计算机的主要设计思想是存储程序和程序控制，其中存储程序是指将程序和数据事先存放到存储器中，而程序控制是指控制器依据存储的程序来控制全机协调地完成计算任务。
总体来讲，存储程序并按地址顺序执行，这就是冯•诺依曼型计算机的主要设计思想。
5、什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？答：见教材P8和P10。
7、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？答：见教材P10。
第二章运算方法和运算器1、写出下列各整数的原码、反码、补码表示（用8位二进制数）。
3、有一个字长为32位的浮点数，符号位1位，阶码8位，用移码表示，尾数23位，用补码表示，基数为2，请写出：（1）最大数的二进制表示阶码用移码表示，题中并未说明具体偏移量，故此处按照移码的定义，即采用偏移量为27=128，则此时阶码E的表示范围为0000 0000~1111 1111，即0~255，则在上述条件下，浮点数为最大数的条件如下：所以最大数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111 对应十进制真值为：+（1-2-23）×2127（2）最小数的二进制表示浮点数为最小数的条件如下：所以最小数的二进制表示为：1 1111 1111 0000 0000 0000 0000 0000 000对应十进制真值为：-1×2127（3）规格化数所表示数的范围规格化要求尾数若为补码表示，则符号位和最高有效位符号必须不同。
（A）浮点数为最大正数的条件如下：所以最大正数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111 对应十进制真值为：+（1-2-23）×2127（B）浮点数为最小正数的条件如下：所以最小正数的二进制表示为：0 0000 0000 1000 0000 0000 0000 0000 000 对应十进制真值为：+2-1×2-128=+2-129（C）浮点数为最大负数的条件如下：所以最大负数的二进制表示为：0 0000 0000 0111 1111 1111 1111 1111 111 对应十进制真值为：-（2-1+2-23）×2-128（D）浮点数为最小负数的条件如下：所以最小负数的二进制表示为：0 0000 0000 0000 0000 0000 0000 0000 000 对应十进制真值为：-1×2127所以，规格化数所表示数的范围如下：正数 +2-129~+（1-2-23）×2127负数 -2127 ~-（2-1+2-23）×2-1284、将下列十进制数表示成IEEE754标准的32位浮点规格化数。
计算机组成原理第五章(白中英版)PPT课件
取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
15
2
第5章 中央处理器 计算机组成原理
5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.8 流水CPU 5.9 RISC CPU 5.10 多媒体CPU 5.11 CPU性能评价
3
5.1 CPU的功能和组成
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
16
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
17
取出并执行ADD指令
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织
计算机组成原理知识点总结
计算机组成原理白中英复习第一章计算机系统概论电子数字计算机的分类P1通用计算机超级计算机、大型机、服务器、工作站、微型机和单片机和专用计算机;计算机的性能指标P5数字计算机的五大部件及各自主要功能P6五大部件：存储器、运算器、控制器、输入设备、输出设备;存储器主要功能：保存原始数据和解题步骤;运算器主要功能：进行算术、逻辑运算;控制器主要功能：从内存中取出解题步骤程序分析,执行操作;输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式;输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式;计算机软件P11系统程序——用来管理整个计算机系统应用程序——按任务需要编制成的各种程序第二章运算方法和运算器课件+作业第三章内部存储器存储器的分类P65按存储介质分类：易失性：半导体存储器非易失性：磁表面存储器、磁芯存储器、光盘存储器按存取方式分类：存取时间与物理地址无关随机访问：随机存储器RAM——在程序的执行过程中可读可写只读存储器ROM——在程序的执行过程中只读存取时间与物理地址有关串行访问：顺序存取存储器磁带直接存取存储器磁盘按在计算机中的作用分类：主存储器：随机存储器RAM——静态RAM、动态RAM只读存储器ROM——MROM、PROM、EPROM、EEPROMFlash Memory高速缓冲存储器Cache辅助存储器——磁盘、磁带、光盘存储器的分级P66存储器三个主要特性的关系：速度、容量、价格/位多级存储器体系结构：高速缓冲存储器cache、主存储器、外存储器;主存储器的技术指标P67存储容量：存储单元个数M×每单元位数N存取时间：从启动读写操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间 ,时间单位为ns;存储器带宽：单位时间里存储器所存取的信息量,位/秒、字节/每秒,是衡量数据传输速率的重要技术指标;SRAM存储器P67基本存储元：用一个锁存器触发器作为存储元;基本的静态存储元阵列P68双译码方式P68读周期、写周期、存取周期P70DRAM存储器P70基本存储元：由一个MOS晶体管和电容器组成的记忆电路;存储原理：所存储的信息1或0由电容器上的电荷量来体现充满电荷：1；没有电荷：0;一个DRAM存储元的写、读、刷新操作P71DRAM的刷新：集中式刷新和分散式刷新P73存储器容量的扩充P73位扩展——增加存储字长P73字扩展——增加存储字的数量P73字、位扩展P74例题P73只读存储器ROM P80掩模ROM、PROM、EPROM、EEPROM、Flash 存储器P80-86并行存储器P86双端口存储器：指同一个存储器具有两组相互独立的读写控制线路;多模块交叉存储器：连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续的;对连续字的成块传送可实现多模块流水式并行存取,大大提高存储器的带宽; cache基本原理P92避免 CPU“空等”现象CPU 和主存DRAM的速度差异程序访问的局部性原理cache由高速的SRAM组成cache的基本原理P93命中、未命中、命中率P93例题P94cache与主存的地址映射P94全相联映像：主存中的任一块可以映象到缓存中的任一块;直接映像：每个缓存块可以和若干个主存块对应；每个主存块只能和一个缓存块对应;组相联映像：某一主存块 j 按模 u 映射到缓存的第i 组中的任一块;替换算法P98先进先出算法FIFO：把一组中最先调入cache的块替换出去,不需要随时记录各个块的使用情况,所以实现容易,开销小;近期最少使用算法LRU：将近期内长久未被访问过的行块换出;每行设置一个计数器,cache每命中一次,命中行计数器清零,其它各行计数器增1;当需要替换时,比较各特定行的计数值,将计数值最大的行换出;最不经常使用LFU：被访问的行计数器增加1,换值小的行,不能反映近期cache的访问情况;随机替换：从特定的行位置中随机地选取一行换出; cache的写操作策略P99写回法、全写法、写一次法P99-100第四章指令系统指令系统P103程序、高级语言、机器语言、指令、指令系统、复杂指令系统计算机CISC、精简指令系统计算机RISCP103指令格式P105操作码：指令操作性质的二进制数代码地址码：指令中的地址码用来指出该指令的源操作数地址一个或两个、结果地址及下一条指令的地址;三地址指令、二地址指令、一地址指令、零地址指令；三种二地址指令SS、RR、RSP106指令字长度、机器字长P107例题P110操作数类型P110地址数据、数值数据、字符数据、逻辑数据寻址方式P112确定本条指令的操作数地址,下一条欲执行指令的指令地址指令寻址顺序寻址——PC+1跳跃寻址——转移类指令数据寻址P112-116立即寻址——形式地址就是操作数直接寻址——有效地址由形式地址直接给出隐含寻址——操作数地址隐含在操作码中间接寻址——有效地址由形式地址间接提供寄存器寻址——有效地址即为寄存器编号寄存器间接寻址——有效地址在寄存器中基址寻址——有效地址=形式地址+基地址变址寻址——有效地址=形式地址+变址寄存器的内容相对寻址——有效地址=PC的内容+形式地址堆栈寻址——栈顶指针段寻址例题P118指令的分类119数据处理、数据存储、数据传送、程序控制RISC技术P121RISC——精简指令系统计算机CISC——复杂指令系统计算机RISC指令系统的特点P121第五章中央处理器CPU的功能P127指令控制、操作控制、时间控制、数据加工CPU的基本组成P127控制器、运算器、cacheCPU中的主要寄存器P128数据缓冲寄存器DR、指令寄存器IR、程序计数器PC、数据地址寄存器AR、通用寄存器、状态字寄存器PSW操作控制器的分类P130时序逻辑型：硬布线控制器存储逻辑型：微程序控制器指令周期P131取出并执行一条指令所需的全部时间;指令周期、机器周期、时钟周期P131一个指令周期含若干个机器周期一个机器周期包含若干个时钟周期取指周期数据流P132执行周期数据流P133—138时序信号的作用和体制P141时序信号的基本体制是电位—脉冲制;数据加在触发器的电位输入端D ,打入数据的控制信号加在触发器的时钟脉冲输入端 CP;电位高低表示数据是1还是0,要求打入数据的控制信号来之前电位信号必须已稳定;节拍电位、节拍脉冲P142控制器的控制方式P144同步控制方式：即固定时序控制方式,各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲;异步控制方式：不受统一的时钟周期节拍的约束；各操作之间的衔接与各部件之间的信息交换采取应答方式;联合控制方式：同步控制和异步控制相结合的方式,大部分指令在固定的周期内完成,少数难以确定的操作采用异步方式;微程序控制原理P145微程序控制是指运行一个微程序来实现一条机器指令的功能;微程序控制的基本思想：仿照计算机的解题程序,把微操作控制信号编制成通常所说的“微指令”,再把这些微指令按时序先后排列成微程序,将其存放在一个只读存储器里,当计算机执行指令时,一条条地读出这些微指令,从而产生相应的操作控制信号,控制相应的部件执行规定的操作;微程序、微指令、微命令、微操作P145机器指令与微指令的关系P150微命令的编码方法P151直接表示法：微指令的每一位代表一个微命令,不需要译码;编码表示法：把一组相斥性的微命令信号组成一个小组即一个字段,然后通过小组字段译码器对每一个微命令信号进行译码,译码输出作为操作控制信号;混合表示法：把直接表示法与字段编码表示法混合使用,以便能综合考虑微指令字长、灵活性、速度等方面的要求;微指令格式P153水平型微指令：是指一次能定义并能并行执行多个微命令的微指令;垂直型微指令：微指令中设置微操作码字段,采用微操作码编译法,由微操作码规定微指令的功能,称为垂直型微指令;垂直型微指令的结构类似于机器指令的结构;硬连线控制器P155基本思想：通过逻辑电路直接连线而产生的,又称为组合逻辑控制方式;这种逻辑电路是一种由门电路和触发器构成的复杂树形逻辑网络;三个输入：来自指令操作码译码器的输出；来自执行部件的反馈信息；来自时序产生器的时序信号,包括节拍电位信号M和节拍脉冲信号T;一个输出：微操作控制信号硬布线控制器的基本原理：某一微操作控制信号C用一个逻辑函数来表达;并行处理技术P161并行性的概念：问题中具有可以同时进行运算或操作的特性;时间并行：让多个处理过程在时间上相互错开,轮流使用同一套硬件设备的各个部件,以加快硬件周转而赢得速度,实现方式就是采用流水处理部件;空间并行：以数量取胜;它能真正的体现同时性时间+空间并行：综合应用;Pentium中采用了超标量流水线技术;流水线的分类P163指令流水线：指指令步骤的并行;将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段;算术流水线：指运算操作步骤的并行;如流水加法器、流水乘法器、流水除法器等;处理机流水线：是指程序步骤的并行;由一串级联的处理机构成流水线的各个过程段,每台处理机负责某一特定的任务;流水线中的主要问题P164资源相关：指多条指令进入流水线后在同一机器时钟周期内争用一个功能部件所发生的冲突;数据相关：在一个程序中,如果必须等前一条指令执行完毕后,才能执行后一条指令;解决数据相关冲突的办法：为了解决数据相关冲突,流水CPU的运算器中特意设置若干运算结果缓冲寄存器,暂时保留运算结果,以便于后继指令直接使用,称为“向前”或定向传送技术;控制相关：由转移指令引起的;解决控制相关冲突的办法：延迟转移法、转移预测法;例题P165第六章总线系统总线的概念P184总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路;总线的分类P184内部总线——CPU内部连接各寄存器及运算部件之间的总线;系统总线——CPU和计算机系统中其他高速功能部件相互连接的总线;按系统传输信息的不同,又可分为三类：数据总线,地址总线和控制总线;I/O总线——中、低速I/O设备之间互相连接的总线;总线性能指标P185总线宽度：指数据总线的根数;寻址能力：取决于地址总线的根数;PCI总线的地址总线为32位,寻址能力达4GB;传输率：也称为总线带宽,是衡量总线性能的重要指标;例题P193总线上信息传送方式P190串行传送：使用一条传输线,采用脉冲传送有脉冲为1,无脉冲为0;连续几个无脉冲的处理方法：位时间;并行传送：每一数据位需要一条传输线,一般采用电位传送电位高为1,电位低为0;分时传送：总线复用、共享总线的部件分时使用总线;总线接口P192I/O接口,也叫适配器,和CPU数据的交换一定是并行的方式,和外设数据的交换可以是并行的,也可以是串行的;总线的仲裁P193集中式仲裁：有统一的总线仲裁器;链式查询方式、计数器定时查询方式、独立请求方式P193—195分布式仲裁：不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁器和仲裁号;P195总线的定时P196同步定时：事件出现在总线上的时刻由总线时钟信号来确定;异步定时：后一事件出现在总线上的时刻取决于前一事件的出现,即建立在应答式或互锁机制基础上;PCI总线P200PCI：外围设备互连,PCI总线：连接各种高速的PCI设备;PCI是一个与处理器无关的高速外围总线,又是至关重要的层间总线;它采用同步时序协议和集中式仲裁策略,并具有自动配置能力;PCI总线支持无限的猝发式传送;即插即用;第七章外围设备外围设备的定义和分类P209除了CPU和主存外,计算机系统的每一部分都可作为一个外围设备来看待;外围设备可分为输入设备、输出设备、外存设备、数据通信设备和过程控制设备几大类;磁记录原理P210计算机的外存储器又称磁表面存储设备;所谓磁表面存储,是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息;磁盘存储器、磁带存储器均属于磁表面存储器;磁性材料上呈现剩磁状态的地方形成了一个磁化元或存储元,是记录一个二进制信息位的最小单位;磁表面存储器的读写原理P211在磁表面存储器中,利用一种称为磁头的装置来形成和判别磁层中的不同磁化状态;通过电-磁变换,利用磁头写线圈中的脉冲电流,可把一位二进制代码转换成载磁体存储元的不同剩磁状态；通过磁-电变换,利用磁头读出线圈,可将由存储元的不同剩磁状态表示的二进制代码转换成电信号输出;磁盘的组成和分类P213硬磁盘是指记录介质为硬质圆形盘片的磁表面存储设备; 它主要由磁记录介质、磁盘控制器、磁盘驱动器三大部分组成;温彻斯特磁盘简称温盘,是一种采用先进技术研制的可移动磁头固定盘片的磁盘机;它是一种密封组合式的硬磁盘,即磁头、盘片、电机等驱动部件乃至读写电路等组装成一个不可随意拆卸的整体;磁盘上信息的分布P215记录面、磁道、扇区P215磁道编号P215磁盘地址由记录面号也称磁头号、磁道号和扇区号三部分组成;磁盘存储器的技术指标P216存储密度：存储密度分道密度、位密度和面密度;道密度：沿磁盘半径方向单位长度上的磁道数,单位道/英寸;位密度：磁道单位长度上能记录的二进制代码位数,单位为位/英寸;面密度：位密度和道密度的乘积,单位为位/平方英寸;平均存储时间=寻道时间+等待时间+数据传送时间P216数据传输率P217例题P217磁盘cacheP218磁盘cache是为了弥补慢速磁盘和主存之间速度上的差异;磁盘阵列RAIDP218RAID：独立磁盘冗余阵列廉价冗余磁盘阵列,或简称磁盘阵列;简单的说, RAID 是一种把多块独立的硬盘物理硬盘按不同方式组合起来形成一个硬盘组逻辑硬盘,从而提供比单个硬盘更高的存储性能和提供数据冗余的技术;组成磁盘阵列的不同方式成为 RAID 级别;RAID 0 提高存储性能的原理是把连续的数据分散到多个磁盘上存取, 这样,系统有数据请求就可以被多个磁盘并行的执行,每个磁盘执行属于它自己的那部分数据请求;这种数据上的并行操作可以充分利用总线的带宽,显着提高磁盘整体存取性能;第八章输入输出系统外围设备的速度分级P236在CPU和外设之间数据传送时加以定时：速度极慢或简单的外设：CPU只需要接受或者发送数据即可;慢速或者中速的设备：可以采用异步定时的方式;高速外设：采用同步定时方式;I/O和主机信息交换方式P237程序查询方式、程序中断方式、直接内存访问DMA方式、通道方式程序查询方式P239数据在CPU和外围设备之间的传送完全靠计算机程序控制;当需要输入/输出时,CPU暂停执行主程序,转去执行设备输入/输出的服务程序,根据服务程序中的I/O指令进行数据传送;这是一种最简单、最经济的输入/输出方式,只需要很少的硬件;但由于外围设备动作很慢,程序进入查询循环时将浪费CPU时间;中断的概念P242中断是指CPU暂时中止现行程序,转去处理随机发生的紧急事件,处理完后自动返回原程序的功能和技术;程序中断方式的原理P242在程序中断方式中,某一外设的数据准备就绪后,它“主动”向CPU发出请求中断的信号,请求CPU暂时中断目前正在执行的程序而进行数据交换;当CPU响应这个中断时,便暂停运行主程序,并自动转移到该设备的中断服务程序;当中断服务程序结束以后,CPU又回到原来的主程序;中断处理过程中的几个问题P243CPU只有在当前一条指令执行完毕后,即转入公操作时才受理设备的中断请求;保存现场P243中断屏蔽P243中断处理过程P243单级中断和多级中断P245单级中断系统中,所有的中断源都属于同一级,所有中断源触发器排成一行,其优先次序是离CPU近的优先权高; 当响应某一中断请求时,执行该中断源的中断服务程序;在此过程中,不允许其他中断源再打断中断服务程序,既使优先权比它高的中断源也不能再打断;多级中断系统是指计算机系统中有相当多的中断源,根据各中断事件的轻重缓急程度不同而分成若干级别,每一中断级分配给一个优先权;优先权高的中断级可以打断优先权低的中断服务程序,以程序嵌套方式工作;一维多级中断是指每一级中断里只有一个中断源,二维多级中断是指每一级中断里又有多个中断源;DMA的基本概念P253直接内存访问DMA是一种完全由硬件执行I/O交换的工作方式;在这种方式中,DMA控制器从CPU完全接管对总线的控制,数据交换不经过CPU,而直接在内存和I/O设备之间进行;DMA方式一般用于高速传送成组数据;DMA方式的优点P253DMA能执行的一些操作P254从外围设备发出DMA请求；CPU响应请求,把CPU工作改成DMA操作方式,DMA控制器从CPU接管总线的控制；由DMA 控制器对内存寻址,即决定数据传送的内存单元地址及数据传送个数的计数,并执行数据传送的操作；发中断,向CPU报告DMA操作的结束;DMA传送方式P254停止CPU访问内存、周期挪用、DMA与CPU交替访内P254 DMA数据传送过程P257传送前预处理；正式传送；传送后处理;P257通道的基本概念P261通道是一个特殊功能的处理器,它有自己的指令和程序专门负责数据输入输出的传输控制,而CPU将“传输控制”的功能下放给通道后只负责“数据处理”功能;这样,通道与CPU 分时使用内存,实现了CPU内部运算与I/O设备的平行工作;通道的功能P253通道具有两种类型的总线：存储总线：承担通道与内存、CPU与内存之间的数据传输任务;通道总线即I/O总线,承担外围设备与通道间的数据传送任务;从逻辑结构上讲,I/O系统一般具有四级连接：CPU与内存通道设备控制器外围设备优先级别：由于大多数I/O设备的读写信号具有实时性,不及时处理会丢失数据；所以通道与CPU同时要求访内时,通道优先权高于CPU;CPU对通道的管理P262CPU是通过执行I/O指令以及处理来自通道的中断,实现对通道的管理;来自通道的中断有两种,一种是数据传送结束中断,另一种是故障中断;通道对I/O模块的管理P262通道通过使用通道指令控制I/O模块进行数据传送操作,并以通道状态字接收I/O模块反映的外围设备的状态;通道的类型P262选择通道、数组多路通道、字节多路通道P263第九章操作系统支持虚拟存储器的概念P282虚拟存储器是借助于磁盘等辅助存储器来扩大主存容量,使之为更大或更多的程序所使用;是一个容量非常大的存储器的逻辑模型,不是任何实际的物理存储器;它指的是主存-外存层次;以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间;实地址：或物理地址,计算机物理内存的访问地址,由CPU引脚送出,是用于访问主存的地址,对应的存储空间——物理存储空间或主存空间;虚地址：或逻辑地址,在编制程序时独立编址,使用的地址,对应的存储空间——虚存空间或逻辑地址空间;虚地址到实地址的转换过程——程序的再定位;虚存的访问过程P283虚拟存储器的用户程序以虚拟地址编址并存放在辅存中；程序运行时CPU以虚地址访问主存,由辅助硬件找出虚地址和物理地址的对应关系,判断这个虚地址指示的存储单元是否已装入主存：如果在主存,CPU就直接执行已在主存的程序；如果不在,要进行辅存向主存的调度;虚存与cache的异同P283几种虚拟存储器P284段式、页式、段页式页式虚拟存储器P284页、页表：页式虚拟存储系统中,虚地址空间被分成等长大小的页,称为逻辑页；主存空间也被分成同样大小的页,称为物理页;相应地,虚地址分为两个字段：高字段为逻辑页号,低字段为页内地址偏移量；实存地址也分两个字段：高字段为物理页号,低字段为页内地址;通过页表可以把虚地址逻辑地址转换成物理地址;页式虚存地址映射：地址变换时,用逻辑页号作为页表内的偏移地址索引页表,并找到相应物理页号,用物理页号作为实存地址的高字段,再与虚地址的页内偏移量拼接,就构成完整的物理地址;虚页内容若没有调入主存,则计算机启动输入输出系统,把虚地址指示的一页内容从辅存调入主存,再提供CPU访问;转换后援缓冲器P285段式虚拟存储器P286段式虚拟存储器,是以程序的逻辑结构所形成的段如主程序、子程序、过程、表格等作为主存分配单位的虚拟存储器管理方式的存储器;每个段的大小可以不相等;每个程序都有一个段表映象表,用于存放该道程序各程序段从辅存装入主存的状况信息;段表一般驻留在主存中;段式虚存地址映射P287段页式虚拟存储器P287把程序按逻辑单位分段以后,再把每段分成固定大小的页;程序对主存的调入调出是按页面进行的,但它又可以按段实现共享和保护,兼备页式和段式的优点;虚存的替换算法P289虚拟存储器中的替换策略一般采用LRU Least Recent1y Used算法、LFU算法、FIFO算法,或将两种算法结合起来使用;例题P289。
《计算机组成原理-白中英版》习题答案
第二章运算方法和运算器1.写出下列各数的原码、反码、补码、移码表示（用8位二进制数）。
其中MSB是最高位（又是符号位）LSB是最低位。
如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。
(1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1解：(1)先把十进制数-35/64写成二进制小数：(-35/64)10=(-100011/1000000)2=(-100011×2-6)2=(-0.100011)2令x=-0.100011B∴ [x]原=1.1000110 (注意位数为8位) [x]反=1.0111001[x]补=1.0111010 [x]移=0.0111010(2) 先把十进制数23/128写成二进制小数：(23/128)10=(10111/10000000)2=(10111×2-111)2=(0.0001011)2令x=0.0001011B∴ [x]原=0.0001011 [x]反=0.0001011[x]补=0.0001011 [x]移=1.0001011(3) 先把十进制数-127写成二进制小数：(-127)10=(-1111111)2令x= -1111111B∴ [x]原=1.1111111 [x]反=1.0000000[x]补=1.0000001 [x]移=1.0000001(4) 令x=-1.000000B∴ 原码、反码无法表示[x]补=1.0000000 [x]移=0.0000000(5) 令Y=-1=-0000001B∴ [Y]原=10000001 [Y]反=11111110[Y]补=11111111 [Y]移=011111115.已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。
（2）X=0.11011 Y= -0.10101解：x+y = 0.00110无溢出6.已知X 和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。
白中英《计算机组成原理》(第5版)教材精讲(外存与I／O设备 磁带存储设备)
十万种考研考证电子书、题库视频学习平 台
7.4 磁带存储设备
磁带机的记录原理与磁盘机基本相同，只是它的载磁体是一种带状塑料，叫做磁带。 写入时可通过磁头把信息代码记录在磁带上。当记录有代码的磁带在磁头下移动时，就可 在磁头线圈上感应出电动势，即读出信息代码。磁带存储设备由磁带机和磁带两部分组成， 它通常用作为海量存储设备的数据备份。
磁带速度比磁盘速度慢，原因是磁带上的数据采用顺序访问方式，而磁盘则采用随机 访问方式。
1/1
白中英计算机组成原理第5章_中央处理机
100
LAD R1,6
①
②
103 102
动画 演示
LAD ③ 6
2015年11月5日星期四 21
LAD R1 , 6指令周期中的控制信号
D取指周期
CPU动作与取MOV指令的取值周期中一样。
D指令的执行周期
IR DBUS AR；
该过程为寻址周期；
IR读ቤተ መጻሕፍቲ ባይዱAR锁存
ARABUS数据Cache ，译码并启动； 数据Cache启动 数据Cache DBUS DRR1；
作为CPU和内存、外部设备之间信息传送的中转站； 补偿CPU和内存、外围设备之间在操作速度上的差别；
2. 通用寄存器
功能：暂时存放ALU运算的数据或结果。 CPU中的通用寄存器可多达16个，32个，甚至更多。
2015年11月5日星期四 8
5.1.3
CPU中的主要寄存器（2/3）
3.状态条件寄存器（PSW） 保存各种状态和条件控制信号；
2015年11月5日星期四 11
采用时序逻辑技术实现； 采用存储逻辑实现；
③ 前两种方式的结合；
数据通路的建立
写入 读出 运算 类型 写入 读出 写入 写入 读出
读出
增量
写入
锁存
锁存
读出
写入
读出
2015年11月5日星期四 12
5.2 指令周期
5.2.1 指令周期的基本概念 5.2.2 MOV R0 , R1指令的指令周期 5.2.3 LAD R1 , 6指令的指令周期 5.2.4 5.2.5 ADD R1 , R2指令的指令周期 STO R2 , (R3)指令的指令周期
2015年11月5日星期四
23
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CPU的基本模型
CPU 状态条件寄存器 累加器AC 程序计数器PC c 算术逻辑单元 ALU
取指 控制
执行 控制 时钟
操作控制器 时序产生器 c 指令译码器 c
状态 反馈
c 地址寄存器AR 缓冲寄存器 DR 存储器
c
指令寄存器IR
地址总线ABUS
I/O
数据总线DBUS
5.1.3 CPU中的主要寄存器
MERQ’ IORQ’ IORQ°
MREQ°
RD° WE° T1° T2° T3° T4°
RD’ WR’
节拍脉冲和读写时序译码逻辑
环形脉冲发生器
Φ
时钟脉冲源
产生一组有序的间隔相 提供频率稳定且电平匹配 等或不等的脉冲序列 的方波时钟脉冲信号 由石英晶体振荡器组成
时序产生器 (1/4)
一、 概念 1、时序部件：计算机的机内时钟。它用其产生的 周期状态，节拍电位及时钟脉冲去对指令周期进 行时间划分，刻度和标定。 2、指令周期：在计算机中从指令的读取到指令的 执行完成，执行一条指令所需要的时间，称为指 令周期。 指令周期通常由若干个CPU周期来表示，CPU周 期也称为机器周期。由于CPU内部的操作速度较 快，而 CPU访问一次内存所花的时间较长，通常 用存储周期为基础来规定CPU周期。
5.1.4 操作控制器与时序产生器
• 操作控制器在各寄存器之间建立数据通路 （传送信息的通路） • 操作控制器的功能 : 就是根据指令操作码 和时序信号，产生各种操作控制信号，以 便正确地建立数据通路，从而完成取指令 和执行指令的控制
1. 硬布线控制器 2. 微程序控制器
• 时序产生器产生并发出计算机所需要的时 序控制信号
;
;
数据
数据
5.2.2 CLA指令的指令周期
一个CPU周期 开始 取指令 PC+1 执行指令 一个CPU周期 取下条指 令PC+1
对指令 译码 取指令阶段 执行指令阶段
取出CLA指令
CPU
状态条件寄存器 算术逻辑单元
ALU c
取指 控制 操作控制器 时序产生器
执行 控制 时钟 状态 反馈
累加器AC 程序计数器PC 000 021 020
参考书
第5章 中央处理器
5.1 CPU的组成和功能
计算机组成原理
5.8 流水CPU
5.2 指令周期
5.3 时序产生器和控制方式
5.9 RISC CPU
5.10 多媒体CPU
5.4 微程序控制器
5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.11 CPU性能评价
5.1 CPU的功能和组成
计算机组成原理
目录
☼
☼
☼ ☼ ☼ ☼ ☼ ☼ ☼
第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章 第九章
计算机系统概论 运算方法和运算器 存储系统 指令系统 中央处理器 总线系统 外围设备 输入输出系统 并行组织
教材
白中英，计算机组成原理· 网络版，科学出版 社，2002 石磊，计算机组成原理· 第2版, 清华大学出版 社，2006 钱晓捷，微型计算机原理及应用, 清华大学出 版社，2006 王爱英,计算机组成与结构· 第3版, 清华大学 出版社，2001 白中英 邝坚，计算机组织与结构· 网络版，科 学出版社，2003
+ 1 c
20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006
指令译码器
CLA CLA
c
指令寄存器IR
000 020 地址寄存器AR
c
缓冲寄存器DR
地址总线ABUS
数据总线DBUS
执行CLA指令
CPU
状态条件寄存器 算术逻辑单元
ALU
执行 控制 时钟
时序产生器
状态 反馈
累加器AC 程序计数器PC 000 021 024 025
c
指令译码器
+1
c
20 21 22 23 24
30 40
JMP
CLA ADD 30 STA 40 NOP JMP 21
000 006 000 006
21
c
指令寄存器 IR
000 000024 021 地址寄存器AR
c
指令译码器
000 022 021
+1 c
20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006
ADD 000 ADD 006
30
c
指令寄存器 IR
000 000021 030 地址寄存器AR
c
缓冲寄存器DR 数据总线DBUS
地址总线ABUS3.Fra bibliotek联合控制方式同步控制和异步控制相结合的方式
完全同步控制方式
CPU周期 取指周期 W0 P0 P1 P2 W1 CPU周期 取源数 CPU周期 取目标数 CPU周期 执行周期
异步控制方式
第N条指令 结束应答 W0 W1 … Wi 第N+2条指令 结束应答
当代主流计算机所遵循的仍然是冯 . 诺依曼的 “存储程序、程序控制”思想
程序告诉计算机：应该逐步执行什么操作；在什 么地方找到用来操作的数据，结果存到何处等 中央处理器是控制计算机自动完成取出指令和 执行指令任务的部件。它是计算机的核心部件，通 常简称为CPU（Central Processing Unit）
JMP 21
c
缓冲寄存器DR 数据总线DBUS
地址总线ABUS
[思考]
5.3 时序产生器和控制方式
用二进制码表示的指令和数据都放在内存里，那么 CPU是怎样识别出它们是数据还是指令呢?
从时间上来说: 取指令事件发生在指令周期的第一 个CPU周期中，即发生在“取指令”阶段，而取数据 事件发生在指令周期的后面几个CPU周期中，即发生 在“执行指令”阶段。 从空间上来说: 如果取出的代码是指令，那么一定 经DR送往指令寄存器IR，如果取出的代码是数据，那 么一定送往运算器。
时序产生器 (4/4)
周期
节拍
时标脉冲 图6-7 三级时序系统
5.3.3 控制方式
控制不同操作序列时序信号的方法
1. 同步控制方式
已定的指令在执行时所需的CPU周期（机器周期） 数和时钟周期数都固定不变。例如采用完全统一的机 器周期执行各种不同的指令
2. 异步控制方式
控制器发出某一操作控制信号后，等待执行部件完 成操作后发“回答”信号，再开始新的操作
时序产生器 (2/4)
二、3级时序信号 1、周期 （1）在一个控制阶段内均持续起作用的信号； （2）通常用周期状态寄存器来标志和指明某某周期控制； （3）指令周期可分为取指周期、分析周期、执行周期。 2、节拍 （1）把一个机器周期分成若干个相等的时间段，每一个时间段对应 一个电位信号，称节拍电位； （2）一般都以能保证ALU进行一次运算操作作为一拍电位的时间宽 度。 3、时标工作脉冲 （1） 及时改变标志状态； （2） 时标脉冲的宽度一般为节拍电位宽度的 1/N，只要能保证所有 的触发器都能可靠地，稳定地翻转即可。
• 控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令，并指出下一 条指令在内存中的位置； (2) 对指令进行译码，并产生相应的操作控制信号， 送往相应的部件，启动规定的动作； (3) 指挥并控制CPU、内存与输入/输出（I/O）设备 之间数据流动的方向 • 运算器是数据加工处理部件，所进行的全部操作由 控制器发出的控制信号指挥 (1)执行所有的算术运算； (2)执行所有的逻辑运算，并进行逻辑测试
5.2.4
STA指令的指令周期
取出并执行STA指令
CPU
状态条件寄存器 算术逻辑单元
ALU
000 006
取指 控制 操作控制器 时序产生器
执行 控制 时钟 状态 反馈
累加器AC 程序计数器PC 000 023 022
c
指令译码器
+1 c
20 21 22 23 24 30 CLA ADD 30 STA 40 NOP JMP 21 000 006
主状态周期-节拍电位-节拍脉冲
主状态周期
节拍电位1
节拍电位2 节拍脉冲
节拍电位-节拍脉冲
控制信号：脉冲
数据：电位
数据准备好后，以电位的方式送触发器 控制信号来到后，用一个脉冲信号把数据装入触发器
5.3.2 时序信号产生器
IORQ MREQ RD WE T1 T2 T3 T4
启动
启停控制逻辑
停机
5.2 指令周期
• 指令的执行过程
取指令
执行指令
—读取指令
指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 形 成 下 一 条 指 令 地 址
—分析指令 —按指令规定内容执行指令
不同指令的操作步骤数 和具体操作内容差异很大
—检查有无中断请求
若无，则转入下一条指令的执行过程
5.2.1 指令周期的基本概念
指令周期 : CPU从内存取出一条指令并执行完这 条指令的时间总和 取指时间＋执行指令时间 CPU周期 : 又称机器周期（总线周期），CPU访问 内存所花的时间较长，因此用CPU从内存读取一条指令 字的所需的最短时间来定义 时钟周期 : 通常称为节拍脉冲或T周期。一个CPU 周期包含若干个时钟周期T 相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
时间控制对计算机来说是非常重要的！
5.3.1
时序信号的作用和体制
计算机的协调动作需要时间标志，而且需要采用多 级时序体制。而时间标志则用时序信号来体现。 硬布线控制器中，时序信号往往采用主状态周期-节 拍电位-节拍脉冲三级体制。 •主状态周期（指令周期）：包含若干个节拍周期，可 以用一个触发器的状态持续时间来表示 •节拍电位（机器周期）：表示一个 CPU 周期的时间， 包含若干个节拍脉冲 •节拍脉冲（时钟周期）：表示较小的时间单位 微程序控制器中，时序信号则一般采用节拍电位-节 拍脉冲二级体制。