计算机系统结构计算题
计算机系统结构习题解答
1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段;每一段的时间分别是△t 、2△t 和3△t..在下列各种情况下;分别写出连续执行n 条指令所需要的时间表达式.. ⑴ 顺序执行方式..⑵ 仅“取指令”和“执行”重叠.. ⑶ “取指令”、“分析”和“执行”重叠.. 答：⑴ 顺序执行方式12......12 12T ＝∑=++n1i i i i )t t t (执行分析取址＝n △t ＋2△t ＋3△t ＝6n △t⑵ 仅“取指令”和“执行”重叠12......12 12T ＝6△t ＋∑=+1-n 1i i i )t t (执行分析＝6△t ＋n-12△t ＋3△t ＝5n ＋1△t⑶ “取指令”、“分析”和“执行”重叠△2△t3△t△2△t3△t1 2 34......1 234 1234T ＝6△t ＋∑=1-n 1i i )t (执行＝6△t ＋n-13△t ＝3n ＋3△t2. 一条线性流水线有4个功能段组成;每个功能段的延迟时间都相等;都为△t..开始5个任务;每间隔一个△t 向流水线输入一个任务;然后停顿2个△t;如此重复..求流水线的实际吞吐率、加速比和效率.. 答：1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 56 7 8 9 1011 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 56 7 8 9 1011 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出;在7n+1Δt 的时间内;可以输出5n 个结果;如果指令的序列足够长n →∞;并且指令间不存在相关;那么;吞吐率可以认为满足：加速比为：从上面的时空图很容易看出;效率为：3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F ..每个功能段的延迟时间均相等;流水线的输出端与输入端之间有直接数据通路;而且设置有足够的缓冲寄存器..要求用尽可能短的时间完成计算;画出流水线时空图;计算流水线的实际吞吐率、加速比和效率..答：首先需要考虑的是“10个数的和最少需要做几次加法”;我们可以发现;加法的次数是不能减少的：9次；于是我们要尽可能快的完成任务;就只有考虑如何让流水线尽可能充满;这需要消除前后指令之间的相关..由于加法满足交换律和结合律;我们可以调整运算次序如以下的指令序列;我们把中间结果寄存器称为R;源操作数寄存器称为A;最后结果寄存器称为F;并假设源操作数已经在寄存器中;则指令如下：I1：R1←A1+A2I2：R2←A3+A4I3：R3←A5+A6I4：R4←A7+A8I5：R5←A9+A10I6：R6←R1+R2I7：R7←R3+R4I8：R8←R5+R6I9：F←R7+R8这并不是唯一可能的计算方法..假设功能段的延迟为Δt..时空图如下图中的数字是指令号：1234567891234567891234567891234567891 2 3 4 5 6 7891 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21整个计算过程需要21Δt;所以吞吐率为： 加速比为： 效率为：4. 一条线性静态多功能流水线由6个功能段组成;加法操作使用其中的1、2、3、6功能段;乘法操作使用其中的1、4、5、6功能段;每个功能段的延迟时间均相等..流水线的输出端与输入端之间有直接数据通路;而且设置有足够的缓冲寄存器..用这条流水线计算向量点积i 60i i b a B A ⨯=⨯∑=;画出流水线时空图;计算流水线的实际吞吐率、加速比和效率.. 答：我们安排运算次序如下：把中间结果寄存器称为R;源操作数寄存器称为A 、B;最后结果寄存器称为F;并假设源操作数已经在寄存器中;则指令如下：I1： R0←A0B0 I8： R7←R0+R1 I2： R1←A1B1 I9：R8←R2+R3I3： R2←A2B2 I10： R9←R4+R5 I4： R3←A3B3 I11： R10←R6+R7 I5： R4←A4B4 I12： R11←R8+R9 I6： R5←A5B5I13： F ←R10+R11I7： R6←A6B6假设功能段的延迟为Δt..时空图如下图中的数字是指令号：1 2 3 4 5 6 7 8 9 101112131 2 3 4 5 6 71 2 3 4 5 6 78 9 10 11 12138 9 1011 12131 2 3 4 5 6 78 9 10 11 12131 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 整个计算过程需要24Δt;所以吞吐率为： 加速比为： 效率为：5. 一条有三个功能段的流水线如下图..每个功能段的延迟时间均相等;都为△t..其中功能段S 2的输出要返回到它自己的输入端循环一次..⑴ 如果每间隔一个△t 向流水线的输入端连续输入新任务;问这条流水线会发生什么情况⑵ 求这条流水线能够正常工作的最大吞吐率、加速比和效率.. ⑶ 有什么办法能够提高这条流水线的吞吐率;画出新的流水线.. 答：△t △t △t⑴如果每间隔一个△t向流水线的输入端连续输入新任务;流水线S2功能段存在资源冲突..见下表：⑵每间隔两个△t向流水线的输入端连续输入新任务如见下表所示可获得最佳性能..我们可以看出：在2n+2Δt的时间内;可以输出n个结果;如果指令的序列足够长n→∞;并且指令间不存在相关;那么;吞吐率为：加速比为：效率为：⑶如要提高这条流水线的吞吐率;可采用：将功能段S2重复设置一次;见下图：6. 一条有4个功能段的非线性流水线;每个功能段的延迟时间都相等;都为20ns;它的预约表如下：⑴ 写出流水线的禁止向量和初始冲突向量.. ⑵ 画出调度流水线的状态图..⑶ 求流水线的最小启动循环和最小平均启动距离.. ⑷ 求平均启动距离最小的恒定循环.. ⑸ 求流水线的最大吞吐率..⑹ 按照最小启动循环连续输入10个任务;求流水线的实际吞吐率.. ⑺ 画出该流水线各功能段之间的连接图.. 答： ⑴禁止向量F=6;4;2；冲突向量C=101010..输入△t⑵⑶∴流水线的最小启动循环为：1;7或3;5或5;3;最小平均启动距离为4..⑷由上表可知：平均启动距离最小的恒定循环为5..⑸采用最小平均启动距离为4的最小启动循环可获得流水线的最大吞吐率;以1;7为例：其他类似;最大吞吐率皆相同当任务数为偶数2n 时： 当任务数为奇数2n+1时： ∴ 流水线的最大吞吐率为：)s /(M 5.12ns2041t 41任务=⨯=∆ ⑹10个任务的实际吞吐率：利用上式可得偶数个任务TP 10=1/4△t=12.5M 任务/s.. ⑺该流水线的连接图为：7.一条由4个功能段组成的非线性流水线的预约表如下;每个功能段的延迟时间都为10ns..47⑴ 写出流水线的禁止向量和初始冲突向量.. ⑵ 画出调度流水线的状态图..⑶ 求流水线的最小启动循环和最小平均启动距离..⑷ 在流水线中插入一个非计算延迟功能段后;求该流水线的最佳启动循环及其最小平均启动距离..⑸ 画出插入一个非计算延迟功能段后的流水线预约表5行8列.. ⑹ 画出插入一个非计算延迟功能段后的流水线状态变换图.. ⑺ 分别计算在插入一个非计算延迟功能段前、后的最大吞吐率.. ⑻ 如果连续输入10个任务;分别计算在插入一个非计算延迟功能段前、后的实际吞吐率.. 答： ⑴禁止向量F=5;2;1；冲突向量C=10011..⑵⑶i=466最小启动循环为3;最小平均启动距离为3..⑷插入一个非计算延迟功能段后;最小平均启动距离为2因为预约表中每行至多2个×;相应地可改进最小启动循环为2..⑸⑹流水线的禁止向量为1;3;7;流水线的冲突向量为1000101;流水线的状态图如下：6C0-C065C0-C2-C255;4C0-C2 4.55;6C0-C2 5.5流水线的最小启动循环为2;最小平均启动距离为2..⑺插入前：插入后：⑻连续输入10个任务;插入前的实际吞吐率为：连续输入10个任务;插入后的实际吞吐率为：8. 在流水线处理机中;有独立的加法操作部件和乘法操作部件各一个;加法操作部件为4段流水线;乘法操作部件6段流水线;都在第一段从通用寄存器读操作数;在最后一段把运算结果写到通用寄存器中..每段的时间长度都相等;都是一个时钟周期..每个时钟周期发出一条指令..问可能发生哪几种数据相关写出发生相关的指令序列;分析相关发生的原因;并给出解决相关的具体办法..答：可能的数据相关性有：⑴“先写后读”RAW相关Read After 加法写..原因：还没有写好就已经读取寄存器中的数据了..DADD R1;R2;R3 ；R2＋R3→R1DSUB R4;R1;R5 ；R1－R5→R4Read After 乘法写..原因：还没有写好已经读取寄存器中的数据了..DMUL R1;R2;R3 ；R2×R3→R1DSUB R4;R1;R5 ；R1－R5→R4本相关在流水线顺序执行和乱序执行时都可能发生..解决的方法是：利用编译程序调整指令的次序方法；延迟执行是避免数据相关最简单的方法；建立寄存器之间的专用路径..⑵“写—写”WAW相关Write After 乘法写..原因：后写的反而早执行乘法所化的时间长;后面一个写任务反而先完成;使最后写入的内容不正确..DMUL R1;R2;R3 ；R2×R3→R1DSUB R1;R4;R5 ；R4－R5→R1本相关只有在流水线乱序执行时才可能发生..解决的方法是：寄存器换名..⑶“先读后写”WAR相关Write After 任何读..原因：前面的读操作因为某种原因被推迟;要读的内容被后面的写操作修改了..DSUB R4;R1;R5 ；R1－R5→R4DADD R1;R2;R3 ；R2＋R3→R1本相关只有在流水线乱序执行时才可能发生..解决的方法是：寄存器换名..9. 在下列不同结构的处理机上运行8×8的矩阵乘法C=A×B;计算所需要的最短时间..只计算乘法指令和加法指令的执行时间;不计算取操作数、数据传送和程序控制等指令的执行时间..加法部件和乘法部件的延迟时间都是3个时钟周期;另外;加法指令和乘法指令还要经过一个“取指令”和“指令译码”的时钟周期;每个时钟周期为20ns;C 的初始值为“0”..各操作部件的输出端有直接数据通路连接到有关操作部件的输入端;在操作部件的输出端设置有足够容量的缓冲寄存器..⑴处理机内只有一个通用操作部件;采用顺序方式执行指令..⑵单流水线标量处理机;有一条两个功能的静态流水线;流水线每个功能段的延迟时间均为一个时钟周期;加法操作和乘法操作各经过3个功能段..⑶多操作部件处理机;处理机内有独立的乘法部件和加法部件;两个操作部件可以并行工作..只有一个指令流水线;操作部件不采用流水线结构..⑷单流水线标量处理机;处理机内有两条独立的操作流水线;流水线每个功能段的延迟时间均为一个时钟周期..⑸超标量处理机;每个时钟周期同时发射一条乘法指令和一条加法指令;处理机内有两条独立的操作流水线;流水线的每个功能段的延迟时间均为一个时钟周期..⑹超流水线处理机;把一个时钟周期分为两个流水级;加法部件和乘法部件的延迟时间都为6个流水级;每个时钟周期能够分时发射两条指令;即每个流水级能够发射一条指令..⑺超标量超流水线处理机;把一个时钟周期分为两个流水级;加法部件和乘法部件延迟时间都为6个流水级;每个流水级能够同时发射一条乘法指令和一条加法指令..答：要完成上面的矩阵乘法;需要完成的乘法数目为8×8×8=512次；需要完成的加法数目为8×8×7=448次；下面分析处理机的结构会给性能带来什么样的影响..⑴通用操作部件采用顺序方式执行顺序执行时;每个乘法和加法指令都需要5个时钟周期取指令、指令分析、指令执行；所以所需要的时间为：⑵单流水线标量处理机;有一条两个功能的静态流水线因为有足够的缓冲寄存器;所以我们可以首先把所有的乘法计算完;并通过调度使加法流水线不出现停顿;所以所需要的时间为：123456785135145155165175189639649659661=①+②、2=1+③、3=2+④、4=3+⑤、5=4+⑥、6=5+⑦、7=6+⑧⑶多操作部件处理机;只有一条指令流水线由于只有一条指令流水线;所以只能一个时钟周期发射一条指令；由于操作部件不采用流水线;对于结果C矩阵的第一个元素;首先执行2次乘法;然后乘法和加法并行执行7次;此时C矩阵的第一个元素出来了;然后加法运算停顿3个时钟周期;再开始与乘法并行执行运算7次;如此下去;直到C的64个元素都出来..故执行时间为：⑷单流水线标量处理机;处理机内有两条独立的操作流水线由于只有一条指令流水线;所以只能一个时钟周期发射一条指令；对于乘法运算不存在数据相关;对于加法运算有数据相关;由于存在足够的缓冲寄存器;我们可以通过合适的调度消除加法的数据相关..因此;最佳情况下的执行时间为：12345678910111213141516171819202122 1=①+②、2=1+③、3=2+④、4=3+⑤、5=4+⑥、6=5+⑦、7=6+⑧⑸超标量处理机同一时钟周期可以有一条乘法指令和一条加法指令同时发射;对于乘法运算不存在数据相关性;对于加法运算有数据相关性;由于存在足够的缓冲寄存器;当运算完所有的乘法运算后;还要做一次加法运算..因此执行时间为：12345678910111213141516171819202122 1=①+②、2=1+③、3=2+④、4=3+⑤、5=4+⑥、6=5+⑦、7=6+⑧⑹超流水线处理机每个时钟周期发射两条指令;加法部件和乘法部件都为6个流水级..事实上相当于将时钟周期变成了10ns;而加法和乘法流水线变成了6级..因此执行时间为：⑺超标量超流水线处理机一个时钟周期分为两个流水级;加法部件和乘法部件都为6个流水级;每个流水级能同时发射一条加法和一条乘法指令..综合⑸和⑹的分析;我们可以知道;执行时间为：。
计算机系统结构试卷
《计算机系统结构》试卷(补)考点：学号：姓名：专业层次:试卷说明：1.本次考试为闭卷考试。
本试卷共计3页，3大部分，请勿漏答；附答题卷2页，请核查；2.考试时间为120分钟，请掌握好答题时间；3.答题之前，请将试卷和答题纸上的考点、学号、姓名和专业层次填写清楚；4.本试卷所有试题答案写在答题卷上；5.答题完毕，请将试卷和答题卷展开、正面向上交回，不得带出考场；6.考试中心提示：请遵守考场纪律，参与公平竞争！一．判断是非题,对的打√，错的打×（本大题共5小题，每小题2分，共10分）1.系列机是指由一个厂家生产的具有相同组成，但具有不同系统结构和实现的一系列不同型号的机器。
（）2.浮点数据表示可以表示表数范围内的所有实数。
（）3.按照Flynn分类法，Illiac IV阵列处理机是MIMD计算机。
（）4.多级混洗交换网络是阻塞网络。
（）5.Cray 1向量处理机中，由于每个向量寄存器的长度为64，当实际需要处理的向量长度大于64时，它就不能够处理了。
（）二．单项选择题（本大题共10小题，每小题2分，共20分）1.在计算机系统层次结构中，从下层到上层，各层相对顺序正确的是（）。
A.汇编语言机器级－操作系统机器级－高级语言机器级B.微程序机器级－传统机器语言机器级－汇编语言机器级C.传统机器语言机器级－高级语言机器级－汇编语言机器级D.汇编语言机器级－应用语言机器级－高级语言机器级2.某个时期投入市场的机器上编制的软件，不要修改就可运行在比它之后投入市场的机器上，这被称为（）。
A.向上兼容B.向下兼容C.向前兼容D.向后兼容3.机器内浮点数都包含阶码和尾数两部分。
当阶码的长度一定时，尾数采用什么基值会影响（）。
A.表数精度B.表数范围C.表数效率D.A，B和C4.程序员编写程序时使用的地址是（）。
A.主存地址B.逻辑地址C.物理地址D.有效地址5.RISC方向主要做的工作是（）。
A.软件功能硬化B.简化指令功能C.降低指令功能D.硬件功能软化6.输入输出数据不经过CPU内部寄存器的输入输出方式是（）。
计算机系统结构考试及答案
模拟试卷 1一、名词解释1. 系统结构：是对计算机系统中各机器级之间界面的划分和定义，以及对各级界面上、下的功能进行分配。
2. SIMD ：单指令流多数据流计算机系统。
3. 资源共享4. Cache：高速缓冲存储器5. 模拟: 是对真实事物或者过程的虚拟二、选择1. Cache 是介于CPU 和( C )之间的小容量存储器，能高速地向CPU 提供指令和数据，从而加快程序的执行速度。
A.寄存器B.DRAMC.主存D.硬盘2. 并行性开发的途径为时间重叠、资源共享和( C ) 等。
A.时间并行B.资源分布C.资源重复D.时间并发3. 冯?诺依曼型计算机的设计思想是( C )。
A.存储数据并按地址顺序执行B.存储程序并按地址逆序执行C.存储程序并按地址顺序执行D.存储程序并乱序执行4. 在计算机系统的层次结构中，属于硬件级的是( D )。
A.应用语言级B.高级语言级C.汇编语言级D.机器语言级5. 消除流水线性能瓶颈的方法：瓶颈段细分和( B )。
A.瓶颈段串联B.瓶颈段并联C.瓶颈段拆分D.瓶颈段流水三、简答1. 试述现代计算机系统的多级层次结构。
3. 试述全相联映像与直接映像的含义及区别。
直接映像: 指主存的一个字块只能映像到Cache的一个准确确定的字块中。
直接映象是一种最简单的地址映像方式，它的地址变换速度快，而且不涉及其他两种映像方式中的替换策略问题。
但是这种方式的块冲突概率较高，当称序往返访问两个相互冲突的块中的数据时，Cache 的命中率将急剧下降，因为这时即使Cache中有其他空闲块，也因为固定的地址映像关系而无法应用。
全相联映像：指主存的一个字块可以映像到整个Cache的任何一个字块中。
这种方式只有当C ache 中的块全部装满后才会出现块冲突，所以块冲突的概率低，可达到很高的Cache 命中率；但实现很复杂。
当访问一个块中的数据时，块地址要与Cache 块表中的所有地址标记进行比较已确定是否命中。
系统架构设计师真题解析(计算题)
系统架构设计师真题解析（计算题）第一章计算机组成与体系结构流水线吞吐率、加速比2017年下半年1.某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(2t ∆)、分析指令(1t ∆)、取操作数(3t ∆)、运算(1t ∆)和写回结果(2t ∆)组成，并分别用5个子部件完成，该流水线的最大吞吐率为()；若连续向流水线输入10条指令，则该流水线的加速比为()。
【解析】理论流水线执行时间=(2t ∆+1t ∆+3t ∆+1t ∆+2t ∆)+max(2t ∆,1t ∆,3t ∆,1t ∆,2t ∆)*(n-1)=9t ∆+(n-1)*3t ∆;第一问：最大吞吐率：Δt 31Δt 6t nΔ3n Δt31)(n-Δt+9n n =+=⨯∞→lim 第二问：10条指令使用流水线的执行时间=9t ∆+(10-1)*3t ∆=36t ∆。
10条指令不用流水线的执行时间=9t ∆*10=90t ∆。
加速比=使用流水线的执行时间/不使用流水线的执行时间=90t ∆/36t ∆=5:2。
2.例：某计算机系统，一条指令的执行需要经历取指（2ms ）、分析（4ms ）、执行（1ms ）三个阶段，现要执行100条指令，利用流水线技术需要多长时间?（教材1.3.1）理论上来说，1条指令的执行时间为：2ms+4ms+1ms=7ms 。
所以：理论流水线执行时间=2ms+4ms+1ms+(100-1)*4=403ms 。
而实际上，真正做流水线处理时，考虑到处理的复杂性，会将指令的每个执行阶段的时间都统一为流水线周期，即1条指令的执行时间为：4ms+4ms+4ms=12ms 。
所以：实际流水线执行时间=4ms+4ms+4ms+(100-1)*4=408ms扩展：上述题目中，如果采用3级操作，2级流水，等价于将3级操作变成2级操作。
最合理的划分是由取指（2ms ）、分析（4ms ）、执行（1ms ）相连划分为指（2ms ）、分析（4ms ）+执行（1ms ）={2,5}。
计算机系统结构复习题
1【简答题】传统的存储程序计算机的主要特征是什么？存在的主要问题是什么？目前计算机系统是如何改进的?正确答案：解：主要特征：(1)机器以运算器为中心；(2）采用存储程序原理；（3)存储器是按地址访问的、线性编址的空间；(4)控制流由指令流产生；（5）指令由操作码和地址码组成；（6)数据以二进制编码表示,采用二进制运算。
主要问题和改进：（1)问题：以运算器为中心,所有部件的操作都由控制器集中控制，导致慢速输入输出操作占用快速运算器矛盾,影响运算器效率发挥。
改进：各种分布式的I/O处理或输入输出方式如程序控制、DMA(直接存储器访问)方式、 I/O 处理机等。
（2）问题:数据和指令存放在同一存储器中，自我修改程序是难以编制、调试和使用的，不利于指令执行的重叠和流水。
改进:通过存储管理硬件的支持，由操作系统控制在程序执行过程中不准修改程序.(3)问题:访问存储器次数较多影响计算机系统性能。
改进：按内容访问的相联存储器CAM，大量使用通用寄存器,在CPU和主存之间设置高速缓冲存储器cache。
(4)问题：受程序计数器控制，程序执行只能串行、顺序执行.改进：改进CPU的组成，如采用重叠方式、先行控制、多操作部件甚至流水方式把若干条指令的操作重叠起来；采用向量处理技术、多机并行处理，总之通过并行处理技术进一步提升计算机系统速度。
（5）问题：需要指令功能更加丰富，但实现困难;计算机存储器容量大增，采用直接寻址方式指令中地址码位数不够.改进：出现了CISC和RISC指令系统，CISC用硬件实现大量丰富功能,RISC只包含使用频率高的少量指令；采用多种灵活的寻址方式,如间接寻址、相对寻址、变址寻址、基址寻址、页式寻址等。
2【简答题】通用寄存器型指令系统结构在灵活性和提高性能方面的优势主要体现在哪几个方面？正确答案:(1）寄存器的访问速度比存储器快很多;(2）对编译器而言，能更加容易、有效地分配和使用寄存器。
在表达式求值方面，通用寄存器型结构具有更大的灵活性和更高的效率。
计算机系统结构试题及答案
2009-2010学年度第一学期2007级《计算机系统结构》期末考试试卷(A）（闭卷）姓名：学号：专业:（注：①考试时间为120分钟；②所有解答必须写在答题纸上。
）一、单项选择题（每小题3分,共30分）1．在系列机中发展一种新型号机器，你认为下列（）设想是不行的?【A】新增加字符数据类型和若干条字符处理指令【B】将中断分级由原来的4级增加到5级【C】在CPU和主存之间增设Cache存贮器【D】将浮点数的下溢处理法由原来的恒置“1"法,改为查表舍入法2.对计算机系统结构来说，不透明的是( ）.【A】存储器采用交叉存取还是并行存取【B】CPU内部的数据通路的宽度是8位还是16位【C】采用浮点数据表示还是标志符数据表示【D】指令采用硬联逻辑实现还是微程序实现3．一个平衡的计算机系统,应该是（）。
【A】1MIPS的CPU速度【B】1MB的主存容量【C】1Mb/s的I/O吞吐率【D】A、B和C4、（）设计是现代计算机系统设计所采用的方法。
【A】由上往下【B】由下往上【C】由中间开始【D】上下同时开始5．当今微型机中实现软件移植最好的方法是（）。
【A】系列机【B】兼容机【C】仿真技术【D】统一高级语言6、不能够对向量数据结构提供直接支持的是（）数据表示.【A】向量【B】堆栈【C】描述符【D】A和C7、采用整数边界存储技术，其主要目的是（）.【A】节约主存空间【B】提高数据的访问速度【C】一个主存周期可取多条指令【D】一个主存周期至少可取到一条指令8、在指令的操作码编码方式中，优化实用的编码是（）.【A】Huffman编码【B】等长编码【C】Huffman扩展编码【D】BCD码9、流水计算机中将指令Cache和数据Cache分开，主要是为了（）.【A】提高存储系统的速度【B】增加主存容量【C】解决功能部件冲突【D】解决访存冲突10、当N=16时，能描述4组4元交换的函数是（）.【A】C1+C2 【B】C0+C1 【C】C0+C2 【D】C2+C3假若编译器优化后能去掉50％的ALU指令，但不能去掉其它三类指令。
系统体系结构练习题
题目： 下面四条常用术语的描述中，有错误的是____。 A.光标是显示屏上指示位置的标志 B.汇编语言是一种面向机器的低级语言，用汇编语言编写的程序计算机能直接执行 C.总线是计算机系统中各部件之间传输信息的公共通路 D.磁头是既能从磁表面存储器读出信息又能把信息写入磁表面存储器的装置 参考答案：B
题目： 关于 PC 机主板上的 CMOS 芯片，下面说法中正确的是____。 A.需一个电池给它供电，否则其中数据会因主机断电而丢失 B.存储计算机系统的配置参数，它是只读存储器 C.存储基本输入/输出系统程序，是易失性的 D.PC 机上电后对计算机进行自动检查测试 参考答案：A
题目： 下面____组设备包括: 输入设备、输出设备和存储设备。 A.CRT、CPU、ROM B.磁盘、鼠标器、键盘 C.鼠标器、绘图仪、光盘 D.磁带、打印机、激光打印机 参考答案：C
题目： 指令执行过程一般分为指令预取、____、地址计算并取操作数、执行计算、回送结果等多个 步骤。 A.操作数转换 B.操作数计算 C.指令回送 D.指令译码 参考答案：D
题目： 指令由____和操作数地址两部分组成。 A.读数 B.操作码 C.运算 D.输出 参考答案：B
题目： 在计算机中，____合称为处理器。
题目： 微机中的 I/O 接口卡位于____之间。 A、输入设备与输出设备 B、主机与外存 C、总线与外设 D、主存与外存 参考答案： C
计算机组成与系统结构第二章习题及答案
一、填空题（20每空2分）1.计数制中使用的数据个数被称为。
（基）2.移码常用来表示浮点数的部分，移码和补码比较，它们除外，其他各位都相同。
（阶码，符号位）3.码值80H：若表示真值0，则为；若表示-128，则为；若表示-127，则为；若表示-0，则为。
（移码补码反码原码）4. 在浮点运算过程中，如果运算结果的尾数部分不是形式，则需要进行规格化处理。
设尾数采用补码表示形式，当运算结果时，需要进行右规操作；当运算结果时，需要进行左规操作。
（规格化溢出不是规格化数）二、选择题（20每题2分）1.以下给出的浮点数，______是规格化浮点数。
（B）A．2^-10×0.010101 B．2^-11×0.101010C．2^-100×1.010100 D．2^-1×0.00101012.常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是______。
（C）A．提高运算速度 B. 提高运算精度C. 节省加法器的位数D. 便于控制3.逻辑异运算10010011和01011101的结果是。
（B）A.01001110B.11001110C.11011101D.100011104.浮点数尾数基值rm=8,尾数数值部分长6位，可表示的规格化最小正尾数为。
（C）1.A.0.5 B.0.25 C.0.125 D.1/645.当浮点数尾数的基值rm=16,除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值是。
（D）A.1/2B.15/16C.1/256D.255/2566.两个补码数相加，采用1位符号位，当时表示结果溢出。
（D）A、符号位有进位B、符号位进位和最高数位进位异或结果为0C、符号位为1D、符号位进位和最高数位进位异或结果为17.运算器的主要功能时进行。
（C）A、逻辑运算B、算术运算C、逻辑运算和算术运算D、只作加法8.运算器虽有许多部件组成，但核心部件是。
计算机系统结构考试计算题
计算机系统结构考试计算题3、12 有⼀指令流⽔线如下所⽰出 50ns 50ns 100ns 200ns（1）求连续输⼊10条指令,该流⽔线的实际吞吐率与效率;（2）该流⽔线的“瓶颈”在哪⼀段？请采取两种不同的措施消除此“瓶颈”。
对于您所给出的两种新的流⽔线,连续输⼊10条指令时,其实际吞吐率与效率各就是多少？解:(1) 2200(ns)2009200)10050(50t )1n (t T maxm1i i pipeline =?++++=?-+?=∑= )(ns 2201T nTP 1pipeline-==45.45%1154400TP mtTP E m1i i≈=?=??=∑= (2)瓶颈在3、4段。
变成⼋级流⽔线(细分)850(ns)509850t 1)(n t T maxm1i i pipeline =?+?=?-+?=∑=)(ns 851T nTP 1pipeline-==58.82%17108400TP mtiTP E m1i ≈=?=??=∑= ? 重复设置部件)(ns 851T nTP 1pipeline-==58.82%1710885010400E ≈=??=3、13有⼀个流⽔线由4段组成,其中每当流经第3段时,总要在该段循环⼀次,然后才能流到第4段。
如果每段经过⼀次所需要的时间都就是t ?,问: （1）当在流⽔线的输⼊端连续地每t ?时间输⼊任务时,该流⽔线会发⽣什么情况？（2）此流⽔线的最⼤吞吐率为多少？如果每t ?2输⼊⼀个任务,连续处理10个任务时的实际吞吐率与效率就是多少？（3）当每段时间不变时,如何提⾼该流⽔线的吞吐率？仍连续处理10个任务时,其吞吐率提⾼多少？段54.35%925045TP E 2310T nTp 23T 21TP pipelinepipeline max ≈=??=??==?=?=t tt t(3)重复设置部件t t===751410T nTP pipeline吞吐率提⾼倍数＝tt ??231075＝1、643、14 有⼀条静态多功能流⽔线由5段组成,加法⽤1、3、4、5段,乘法⽤1、2、5段,第3段的时间为2△t,其余各段的时间均为△t,⽽且流⽔线的输出可以直接返回输⼊端或暂存于相应的流⽔寄存器中。
计算机体系结构期末考试题(A卷)
福建师大网络教育学院《计算机体系结构》期末复习题系别_________ 班级_________ 姓名__________ 学号__________一、填空题（每空1分）1.按照弗林（Flynn）分类法，计算机系统可以分为4类：SISD计算机、______计算机、_______计算机和_______计算机。
2. 改进之后的冯•诺依曼计算机的只要特点是__________。
3. 当前计算机系统中的存储系统是一个层次结构，其各层分别为__________。
4.高速缓冲存储器的地址映象方式有三种，它们分别是：__________、__________、__________。
5.虚拟存储器的三种管理方式是__________，__________和__________6.目前计算机中常用数据有__________，__________和__________三种类型。
7.通常可能出现的流水线的相关性有__________。
8.解决中断引起的流水线断流的方法有_______和________。
9.目前向量处理机的系统结构有两种：__________和__________。
10.通用计算机基本指令分为5类，它们分别是：__________。
11．执行指令x1=x2+x3；x4=x1-x5会引起__________类型的数据相关，执行指令x5=x4*x3；x4=x0+x6会引起__________类型的数据相关，执行指令x6=x1+x2；x6=x4*x5会引起__________类型的数据相关。
12．多计算机网络中，通常出现的4种通信模式是__________。
13.传统的冯•诺依曼计算机是以控制驱动方式工作，以数据驱动方式工作的典型计算机是_______，以需求驱动方式工作的典型计算机是_______，以模式匹配驱动方式工作的典型计算机是_______。
二、名词解释（每题2分）1.计算机体系结构：2.系列机：3.模拟:4.程序的局部性原理:5.MIPS：6.高速缓冲存储器:7.虚拟存储器:8.快表:9.程序定位：10.延迟转移技术：11.窗口重叠技术：12.流水线技术：13.动态流水线：14.静态流水线：15.线性流水线：16.非线性流水线：17.流水线的吞吐率：18.超流水线计算机：19.向量的分段开采技术：20.基准测试程序：三、简答题（每题5分）1.什么是存储系统？2.简述全相联映象规则。
计算机系统结构考试试题
计算机系统结构考试试题
1. 简答题
a. 请简要阐述计算机系统结构的定义及其重要性。
b. 解释什么是指令集体系结构（ISA），并举例说明不同的ISA 类型。
c. 论述冯·诺伊曼体系结构的特点以及对计算机发展的影响。
2. 计算题
a. 给定一个16位的寄存器，寄存器中保存的数值为56902，将其转换为二进制和八进制表示。
b. 设计一个具有4位地址总线和8位数据总线的存储系统，假设寻址方式为直接地址寻址，计算其寻址范围。
c. 若一个指令的操作码占8位，寄存器地址占3位，立即数占5位，计算其最大可表示的指令数量。
3. 综合题
请设计一个简单的微处理器，包括寄存器组、ALU和控制器。
然后给出一个简单的汇编语言程序，要求能够将两个寄存器中的数值相加并存储到第三个寄存器中。
4. 分析题
请分析Intel x86和ARM架构在计算机系统结构上的异同点，并
讨论其适用领域及性能表现。
5. 论述题
论述存储层次结构在计算机系统中的重要性，并详细说明主存、
缓存和辅存的功能和特点。
同时分析存储层次结构对计算机系统性能
的影响。
在考试中，学生需要结合所学知识，对以上试题进行回答和解答。
对于计算题部分，需要给出详细的计算过程和结果。
对于综合题和分
析题部分，需要清晰地阐述思路和实现方案。
最终的目的是检验学生
对计算机系统结构理论和实践的掌握程度，以及对计算机体系结构相
关概念的理解和应用能力。
希望学生能够在考试中发挥所长，充分展示自己的学习成果和能力。
祝各位同学取得优异的成绩！。
计算机系统结构第二章（习题解答）
计算机系统结构第⼆章（习题解答）1. 数据类型、数据表⽰和数据结构之间是什么关系？在设计⼀个计算机系统时，确定数据表⽰的原则主要有哪⼏个？答：略2. 假设有A 和B 两种不同类型的处理机，A 处理机中的数据不带标志位，其指令字长和数据字长均为32位。
B 处理机的数据带有标志位，每个数据的字长增加⾄36位，其中有4位是标志符，它的指令条数由最多256条减少⾄不到64条。
如果每执⾏⼀条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。
对于⼀个由1000条指令组成的程序，分别计算这个程序在A 处理机和B 处理机中所占⽤的存储空间⼤⼩（包括指令和数据），从中得到什么启发？答：我们可以计算出数据的总数量：∵程序有1000条指令组成，且每条指令平均要访问两个操作数∴程序访问的数据总数为：1000×2＝2000个∵每个数据平均访问8次∴程序访问的不同数据个数为：2000÷8＝250对于A 处理机，所⽤的存储空间的⼤⼩为：bit4000032250321000MemMemMemdataninstructio A=?+?=+=对于B 处理机，指令字长由32位变为了30位（条数由256减少到64），这样，所⽤的存储空间的⼤⼩为：bit3900036250301000MemMemMemdataninstructio B=?+?=+=由此我们可以看出，由于数据的平均访问次数要⼤于指令，所以，采⽤带标志符的数据表⽰不会增加总的存储空间⼤⼩。
3. 对于⼀个字长为64位的存储器，访问这个存储器的地址按字节编址。
假设存放在这个存储器中的数据中有20％是独⽴的字节数据（指与这个字节数据相邻的不是⼀个字节数据），有30％是独⽴的16位数据，有20％是独⽴的32位数据，另外30％是独⽴的64位数据；并且规定只能从⼀个存储字的起始位置开始存放数据。
⑴计算这种存储器的存储空间利⽤率。
⑵给出提⾼存储空间利⽤率的⽅法，画出新⽅法的逻辑框图，并计算这种⽅法的存储空间利⽤率。
计算机系统结构期末考试试题及其答案
计算机科学系《计算机系统结构》期末考试试卷（A 卷）一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指令，是属于（B ）A.目态指令B.管态指令C.目态、管态都能用的指令D.编译程序只能用的指令2、 输入输出系统硬件的功能对(B )是透明的A.操作系统程序员B.应用程序员C.系统结构设计人员D.机器语言程序设计员3、 全相联地址映象是指（A ）A.任何虚页都可装入主存中任何实页的位置B.一个虚页只装进固定的主存实页位置C.组之间固定，组内任何虚页可装入任何实页位置D.组间可任意装入，组内是固定装入4、 ( C ) 属于MIMD 系统结构A.各处理单元同时受一个控制单元的管理B.各处理单元同时受同个控制单元送来的指令C.松耦合多处理机和多计算机系统D.阵列处理机5、 多处理机上两个程序段之间若有先写后读的数据相关，则（B ）A.可以并行执行B.不可能并行C.任何情况均可交换串行D.必须并行执行6、 计算机使用的语言是（B ）A.专属软件*畴，与计算机体系结构无关B.分属于计算机系统各个层次C.属于用以建立一个用户的应用环境D.属于符号化的机器指令7、 指令执行结果出现异常引起的中断是（C ）A.输入/输出中断B.机器校验中断C.程序性中断D.外部中断8、 块冲突概率最高的Cache 地址映象方式是（A ）A．直接 B ．组相联 C ．段相联 D ．全相联9、 组相联映象、LRU 替换的Cache 存储器，不影响Cache 命中率的是(B)A ．增大块的大小B ．增大主存容量C ．增大组的大小D ．增加Cache 中的块数10、 流水处理机对全局性相关的处理不．包括（C ） C.加快短循环程序的执行 D.设置相关专用通路1、 数据通路宽度就是数据总线上一次并行传送的信息位数。
2、 计算机仿真用微程序解释，计算机模拟用机器语言解释二 填空题：（20分，每题2分）3、阵列处理机按存贮器的组成方式可分为两种构形,分别为:分布式存储器和集中共享式。
计算机体系结构复习计算题
1. 将计算机系统中某一功能的处理速度加快10倍，但该功能的处理时间仅为整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少根据Amdahl定律可知：系统加速比＝＝＝由题可知：可改进比例 = 40% = 部件加速比 = 10系统加速比 =采用此增强功能方法后，能使整个系统的性能提高倍。
2. 假设一台计算机的I/O处理占10％，当其CPU性能改进到原来的10倍时，而I/O性能仅改进为原来的两倍时，系统总体性能会有什么改进加速比＝1/（10%/2+90%/10）=本题反映了Amdahl定律，要改进一个系统的性能要对各方面性能都进行改进，不然系统中最慢的地方就成为新系统的瓶颈。
3.双输入端的加、乘双功能静态流水线有1、2、3、4四个子部件，延时分别为Δt, Δt, 2Δt, Δt，“加”由1→2→4组成，“乘”由1→3→4组成，输出可直接返回输入或锁存。
现执行∑=* +41]) [(iiiicba（1）画出流水时空图，标出流水线输入端数据变化情况。
（2）求运算全部完成所需的时间和流水线效率。
（3）找出瓶颈子过程并将其细分，重新画出时空图并计算流水时间和效率。
（1）部件①②③④⑤⑥结果输入a a a a a+b a+b a+b a+b ①③⑤Δt 432（2）由上图可知，全部运算完的时间是23Δt 。
923723437=∆⨯∆=t t η（3）由上图可知，流水时间为20Δt 。
1003720537=∆⨯∆=t t η4. 有一条流水线如下所示。
50ns 50ns 100ns 200ns(1) 求连续输入5指令，该流水线的实际吞吐率和效率；(2) 该流水线的瓶颈在哪一段请采取两种不同的措施消除此“瓶颈”。
对于你所给出的新流水线，计算连续输入5条指令时，其实际吞吐率和效率。
5. 假设我们考虑条件分支指令的两种不同设计方法如下：(a)CPUA ：通过比较指令设置条件码，然后测试条件码进行分支；(b)CPUB ：在分支指令中包括比较过程。
计算机系统结构
第一章例1.1 将计算机系统中某一功能的处理速度提高到原来的20倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此提高性能的方法后，能使整个系统的性能提高多少？ 解 由题可知，可改进比例 = 40% = 0.4， 部件加速比 = 20 根据Amdahl 定律可知：采用此提高性能的方法后，能使整个系统的性能提高到原来的1.613倍。
例1.2 某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的20倍，而系统运行某一程序的整体性能提高到原来的5倍，试计算该程序中浮点操作所占的比例。
解 由题可知，部件加速比 = 20，系统加速比 = 5 根据Amdahl 定律可知()20115可改进比例可改进比例+-=由此可得：可改进比例 = 84.2% 即程序中浮点操作所占的比例为84.2%。
例 1.3 A common transformation required in graphics processors is square root. Implementations of floating-point (FP) square root vary significantly in performance, especially among processors designed for graphics. Suppose FP square root (FPSQR) is responsible for 20% of the execution time of a critical graphics benchmark. One proposalis to enhance the FPSQR hardware and speed up this operation by a factor of 10. Theother alternative is just to try to make all FP instructions in the graphics processor run faster by a factor of 1.6; FP instructions are responsible for half of the execution time for the application. The design team believes that they can make all FP instructions run 1.6 times faster with the same effort as required for the fast square root. Compare these two design alternatives.例1.4Suppose we have made the following measurements:Frequency of FP operations = 25%Average CPI of FP operations = 4.0Average CPI of other instructions = 1.33Frequency of FPSQR= 2%CPI of FPSQR = 20Assume that the two design alternatives are to decrease the CPI of FPSQR to 2 or to decrease the average CPI of all FP operations to 2.5. Compare these two design alternatives using the processor performance equation.解首先可求出两种情况下原始的CPI值：CPI原始=(4×25%)+(1.33 × 75%)= 2.0可以通过改进FPSQR部件缩减的时钟周期计算，改进后的CPI采用FPSQR技术CPI采用FPSQR技术＝CPI原始–2%*(CPIFPSQR –CPI仅采用FPSQR )= 2- 2% (20-2)=1.64而采用新的FP指令所需要的CPI采用FP值CPI采用FP =(75% × 1.33)+(25% × 2.5)= 1.625第二章例题：某应用程序，简单的基本指令占80%，而复杂指令占20%，在传统CISC计算机上运行，简单指令的CPI=4，复杂指令的CPI=8，而在RISC计算机上运行只有简单指令，其CPI=1，复杂指令用简单指令合成实现。
计算机系统结构复习题
1【简答题】传统的存储程序计算机的主要特征是什么？存在的主要问题是什么？目前计算机系统是如何改进的？正确答案：解：主要特征：(1)机器以运算器为中心；(2)采用存储程序原理；(3)存储器是按地址访问的、线性编址的空间；(4)控制流由指令流产生；(5)指令由操作码和地址码组成；(6)数据以二进制编码表示，采用二进制运算。
主要问题和改进：(1)问题：以运算器为中心，所有部件的操作都由控制器集中控制，导致慢速输入输出操作占用快速运算器矛盾，影响运算器效率发挥。
改进：各种分布式的I/O处理或输入输出方式如程序控制、DMA(直接存储器访问)方式、 I/O 处理机等。
(2)问题：数据和指令存放在同一存储器中，自我修改程序是难以编制、调试和使用的，不利于指令执行的重叠和流水。
改进：通过存储管理硬件的支持，由操作系统控制在程序执行过程中不准修改程序。
(3)问题：访问存储器次数较多影响计算机系统性能。
改进：按内容访问的相联存储器CAM，大量使用通用寄存器，在CPU和主存之间设置高速缓冲存储器cache。
(4)问题：受程序计数器控制，程序执行只能串行、顺序执行。
改进：改进CPU的组成，如采用重叠方式、先行控制、多操作部件甚至流水方式把若干条指令的操作重叠起来；采用向量处理技术、多机并行处理，总之通过并行处理技术进一步提升计算机系统速度。
(5)问题：需要指令功能更加丰富，但实现困难；计算机存储器容量大增，采用直接寻址方式指令中地址码位数不够。
改进：出现了CISC和RISC指令系统，CISC用硬件实现大量丰富功能，RISC只包含使用频率高的少量指令；采用多种灵活的寻址方式，如间接寻址、相对寻址、变址寻址、基址寻址、页式寻址等。
2【简答题】通用寄存器型指令系统结构在灵活性和提高性能方面的优势主要体现在哪几个方面？正确答案：(1)寄存器的访问速度比存储器快很多；(2)对编译器而言，能更加容易、有效地分配和使用寄存器。
在表达式求值方面，通用寄存器型结构具有更大的灵活性和更高的效率。
计算机系统结构习题
一、简答题（2题）相关概念、原理、方法说明及比较分析例题1：解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
软件兼容：一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。
差别只是执行时间的不同。
兼容机：由不同公司厂家生产的具有相同系统结构的计算机。
模拟：用软件的方法在一台现有的计算机(称为宿主机)上实现另一台计算机(称为虚拟机)的指令系统。
仿真：用一台现有计算机(称为宿主机)上的微程序去解释实现另一台计算机(称为目标机)的指令系统。
并行性：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。
只要在时间上相互重叠，就存在并行性。
它包括同时性与并发性两种含义。
时间重叠：在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
资源重复：在并行性概念中引入空间因素，以数量取胜。
通过重复设置硬件资源，大幅度地提高计算机系统的性能。
计算机系统结构基础习题
第三、四章习题一、选择题1．对真值0 表示形式唯一的机器数是__B_______。
A．原码Ｂ．补码和移码Ｃ．反码Ｄ．以上都不对2．某机字长8 位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______ _C_____。
A．－127~127 B．－128~128 C．－128~＋127 D. 0~2553．用ｎ＋１位字长表示定点数（其中1位为符号位），它所能表示的整数范围是_A____，它所能表示的小数范围是____D___。
ｎ－１Ｂ．0≤｜Ｎ｜≤２A．0≤｜Ｎ｜≤２ｎ＋１－１C．0≤｜Ｎ｜≤1－２－（ｎ＋１）Ｄ．0≤｜Ｎ｜≤１－２－ｎ4. 设机器数采用补码形式（含 1 位符号位），若寄存器内容为9BH，则对应的十进制数为 C 。
A. -27B. -97C. -101D. 1555. 若9BH 表示移码（含1位符号位），其对应的十进制数是 A 移码符号位用 1 表示正数，用0 表示负数。
A. 27B. -27C. -101D. 1016. 设寄存器内容为10000000，（移码，符号位为1，表示正0）若它等于0，则为 D 。
A. 原码B. 补码C. 反码D. 移码`7. 设寄存器内容为10000000，若它等于-128，则为 B 。
A. 原码B. 补码C. 反码D. 移码8. 设寄存器内容为10000000，若它等于-127，则为 C 。
A. 原码B. 补码C. 反码D. 移码9. 设寄存器内容为10000000，若它等于-0，则为 A 。
A. 原码B. 补码C. 反码D. 移码10. 设寄存器内容为11111111，若它等于+127，则为。
A. 原码B. 补码C 反码 D. 移码11. 大部分计算机内的减法是用_______实现。
A 将被减数加到减数中B 从被减数中减去减数C 补数的相加D 从减数中减去被减数12 补码加减法是指___________。
A. 操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B. 操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减法相同C. 操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成D. 操作数用补码表示，有数符决定两数的操作，符号位单独处理13 在原码一位乘中，符号位单独处理，参加操作的数是__________。
计算机系统结构模拟试题(3)(精)
计算机系统结构模拟试题（3）一、单选题:15分，每题03分1、一台模型机共有7条指令，各指令的使用的频率分别为45％,30％,15％,5％,3％,1％,1％。
要求操作码的平均长度最短，那么该值应该是：A: 2B: 1.87C: 2.1D: 1.972、设a为一个计算机系统中n台处理机可以同时执行的程序代码的百分比，其余代码必须用单处理机顺序执行。
而单个节点机的处理效率是4MIPS,那么在a=0.8的条件下，要让系统的效率达到20MIPS,则至少需要多少台节点机？A: 8B: 16C: 32D: 以上均错误3、一条流水线的可分为k段，各段的执行时间都是，共向该流水线输入n个任务，求该流水线实际吞吐率为：A:B:C:D:4、一条4段的流水线可以由以下时空图来表示，求该流水线的实际吞吐率（假设n=100）A:B:C:D:5、在超标量，超流水线，超标量超流水线等不同结构的指令级并行处理机上运行矩阵乘法C＝A×B（假设A是m×n阶的矩阵，B是n×l阶的矩阵），最少需要进行多少次乘法和多少次加法？A: mn, nlB: mnl, ml(n-1)C: mnl, mn(l-1)D: mnl, mnl二、多选题:04分，每题04分6、下列功能，那些一般由硬件实现？A : 第一次关CPU中断B : 返回中断点C : 第一次开CPU中断D : 保存中断点三、填空选择题:04分，每题04分7、星形网络的网络直径和链路数分别为（）和（）。
选项 1 :N-1N/22N(N-1)/2选项 2 :N-1N/22N(N-1)/2四、大型计算题:10分，每题10分8、假设我们考虑条件分支指令的两种不同设计方法如下：CPU1：通过比较指令设置条件码，然后测试条件码进行分支。
CPU2：在分支指令中包括比较过程。
在两种CPU中，条件分支指令都占用2个时钟周期而所有其他指令占用1个时钟周期，对于CPU1，执行的指令中分支指令占20％；由于每个分支指令之前都需要有比较指令，因此比较指令也占20％。
计算机系统结构基础习题
第三、四章习题一、选择题1．对真值0表示形式唯一的机器数是__B_______。
A．原码Ｂ．补码和移码Ｃ．反码Ｄ．以上都不对2．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的围是______ _C_____。
A．－127~127 B．－128~128 C．－128~＋127 D. 0~2553．用ｎ＋１位字长表示定点数（其中1位为符号位），它所能表示的整数围是_A____，它所能表示的小数围是____D___。
A．0≤｜Ｎ｜≤２ｎ－１Ｂ．0≤｜Ｎ｜≤２ｎ＋１－１C．0≤｜Ｎ｜≤1－２－（ｎ＋１）Ｄ．0≤｜Ｎ｜≤１－２－ｎ4. 设机器数采用补码形式（含1位符号位），若寄存器容为9BH，则对应的十进制数为 C 。
A. -27B. -97C. -101D. 1555. 若9BH表示移码（含1位符号位），其对应的十进制数是 A 移码符号位用1表示正数，用0表示负数。
A. 27B. -27C. -101D. 1016. 设寄存器容为10000000，（移码，符号位为1，表示正0）若它等于0，则为 D 。
A. 原码B. 补码C. 反码D. 移码 `7. 设寄存器容为10000000，若它等于-128，则为 B 。
A. 原码B. 补码C. 反码D. 移码8. 设寄存器容为10000000，若它等于-127，则为 C 。
A. 原码B. 补码C. 反码D. 移码9. 设寄存器容为10000000，若它等于-0，则为 A 。
A. 原码B. 补码C. 反码D. 移码10. 设寄存器容为11111111，若它等于+127，则为。
A. 原码B. 补码C 反码 D. 移码11. 大部分计算机的减法是用_______实现。
A 将被减数加到减数中B 从被减数中减去减数C 补数的相加D 从减数中减去被减数12 补码加减法是指___________。
A. 操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B. 操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减法相同C. 操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成D. 操作数用补码表示，有数符决定两数的操作，符号位单独处理13 在原码一位乘中，符号位单独处理，参加操作的数是__________。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算题
用一条4段浮点加法器流水线求8个浮点数的和：Z ＝A ＋B ＋C ＋D ＋E ＋F ＋G ＋H 解：
Z ＝[(A ＋B)＋(C ＋D)]＋[(E ＋F)＋(G ＋H)]
例 设在下图所示的静态流水线上计算：
流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中，试计算其吞吐率、加
周期 1 2 3 规格化
尾数加
对阶 求阶差 时间A C E G A+B E+F A+B+C+D 7个浮点加法共用了15个时钟周期。
流水线的吞吐率为：TP n T t t
k ==⋅=⋅7150471∆∆ 流水线的加速比为：S T T t t k ==⨯⋅⋅=⋅04715187∆∆ 流水线的效率为：E T k T t t k =⋅=⨯⋅⨯⋅=⋅047415047∆∆ 乘法 加减法 时间 段 输
入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A ×B C ×D
1 2 3 4
（3）计算性能
在18个△t 时间中，给出了7个结果。
吞吐率为：
不用流水线，由于一次求和需6△t ，一次求积需
则产生上述7个结果共需（4×6+3×4）△t = 36△t
加速比为
流水线的效率
例 有一条动态多功能流水线由5段组成，加法用1、3、4、5
段，乘法用1、2、5段，第2段的时间为2△t ，其余各段时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中。
若在该流水线上计算: 试计算其吞吐率、加速比和效率。
(1) 选择适合于流水线工作的算法
应先计算A 1×B 1、A 2×B 2、A 3×B 3和A 4×B 4；
再计算(A 1×B 1)＋(A 2×B 2)
(A 3×B 3)＋(A 4×B 4)；
然后求总的累加结果。
(2) 画出时空图
(3) 计算性能
非线性流水线
例5.3：一条4功能段的非线性流水线，每个功能段的延迟时间都相等，它的预约表如下：
(1)写出流水线的禁止向量和初始冲突向量。
乘法 加法 t TP ∆=18756.11828≈∆∆=t t S 31.018
54344≈⨯⨯+⨯=E
(2)画出调度流水线的状态图。
(3)求最小启动循环和最小平均启动距离。
(4)求平均启动距离最小的恒定循环。
解：
(1)禁止向量为：(2，4，6)
初始冲突向量：S = 101010
(2)构造状态图
S逻辑右移2、4、6位时，不作任何处理，
逻辑右移1、3、5和大于等于7时：
S右移1位之后：010101∨101010＝111111，
S右移3位之后：000101∨101010＝101111，
S右移5位之后：000001∨101010＝101011，
S右移7位或大于7位后：还原到它本身。
101111右移5位之后：000001∨101010＝101011，
101011右移3位之后：000101∨101010＝101111，
简单循环：状态图中各种冲突向量只经过一次的启动循环。
(3)最小的启动循环为（1，7）和（3，5）, 平均启动距离为4。
(4)启动距离最小的恒定循环为（5）
向量链接练习题
加法需6拍，相乘需7拍，从存储器读数需6拍，求倒数近似值需14拍，打入寄存器及启动功能部件（包括寄存器）各需1拍。
解：
(1) V0←存储器
V1←V2+V3
V4←V5*V6
三条指令可并行执行，所需时间为执行时间最长的指令的执行时间：(1+7+1) + (32-1) = 40 2) V2←V0+V1
V3←存储器
V4←V2*V3
指令1、指令2并行执行并与指令3链接，所需时间为(1+6+1) + (1+7+1) + (32-1) = 48 (3) V0←存储器
V3←V1+V2
V4←V0*V3
V6←V4+V5
指令1、指令2并行执行并与指令3链接，指令4与指令2存在功能部件冲突，需等待前一流水链完成之后执行，所需时间为(1+6+1) + (1+7+1) + (32-1) + (1+6+1) + (32-1) = 87
(4) V0←存储器
V1←1/V0
V3←V1+V2
V5←V3*V4
4条指令相链接，所需时间为(1+6+1) + (1+14+1) + (1+6+1) + (1+7+1) + (32-1) = 72
(5) V0←存储器
V1←V2+V3
V4←V5*V6
s0←s1+s2
前3条指令并行执行，最后一条与指令2存在功能部件冲突，所需时间为(1+7+1) + (32-1) + (1+6+1) = 48
(6) V3←存储器
V2←V0+V1
s0←s2+s3
V3←V1*V4
前2条指令并行执行，后2条指令并行执行，所需时间为(1+6+1) + (32-1) + (1+7+1) +(32-1) = 79
(7) V3←存储器
V2←V0+V1
V4←V2*V3
存储器←V4
前2条指令执行，再与第3条相链接，此流水链与第4条指令存在功能部件冲突，所需时间为(1+6+1) + (1+7+1) + (32-1) + (1+6+1) + (32-1) = 87
(8) V0←存储器
V2←V0+V1
V3←V2*V1
V5←V3*V4
前2条指令相链接，此流水链与第3条指令存在寄存器冲突，第3条指令与第4条指令存在功能部件冲突，所需时间为(1+6+1) + (1+6+1) + (32-1) + (1+7+1) + (32-1) + (1+7+1) + (32-1) = 127
在Cray 1机上，按链接方式执行下面4条向量指令（括号中给出相应功能部件时间），如果向量寄存器和功能部件之间的数据传输需要1拍，试求此链接流水线的流过时间为多少拍？如果向量长度为64，则需要多少拍能得到全部结果。
V0←存储器(存储器取数：7拍)
V2←V0+V1 (向量加：3拍)
V3←V2<A3 (按照A3左移：4拍)
V5←V3∧V4 (向量逻辑乘：2拍)
解：
流水线经过时间为(1+7+1) + (1+3+1) + (1+4+1) + (1+2+1) = 24。
如果向量长度为64，则需24 + (64-1) = 87拍能得到全部结果。
（此文档部分内容来源于网络，如有侵权请告知删除，文档可自行编辑修改内容，
供参考，感谢您的配合和支持）。