半导体集成电路原理与设计—绪论
半导体集成电路第2章
oxide silicon substrate silicon substrate
oxide
2014-5-15
去胶
field oxide
oxide silicon substrate silicon substrate
定义：为获得器件的结构必须把光刻胶的图
形转移到光刻胶下面的各层材料上面去。 目的：刻蚀的主要内容就是把经曝光、显影 后光刻胶微图形中下层材料的裸露部分去掉， 即在下层材料上重现与光刻胶相同的图形。
虽然，光刻和刻蚀是两个不同的加工工艺，但因为这两个 工艺只有连续进行，才能完成真正意义上的图形转移。在工 艺线上，这两个工艺是放在同一工序，因此，有时也将这两 个工艺步骤统称为光刻。
湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀 的方法。优点是选择性好、重复性好、生产效率高、设备简 单、成本低。缺点是钻蚀严重、对图形的控制性较差。 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或 游离基(处于激发态的分子、原子及各种原子基团等 )与材料 发生化学反应或通过轰击等物理作用而达到刻蚀的目的。
几种常见的光刻方法
接触式光刻：分辨率较高，但是容易造成掩膜
版和光刻胶膜的损伤。
接近式曝光：在硅片和掩膜版之间有一个很小
的间隙(10～25m)，可以大大减小掩膜版的损 伤，分辨率较低
投影式曝光：利用透镜或反射镜将掩膜版上的
图形投影到衬底上的曝光方法，目前用的最多 的曝光方式
刻蚀
刻蚀是用物理或者化学的方法有选择的从硅 片表面除去不需要的材料的过程
制成的硅锭要按电阻率和晶格完整度进行分 类，然后将尾部切除，再进行机械修整。 在硅锭上需要打磨出一条或多条平边，以指 示晶体方向和掺杂类型。 磨平后，用化学洗剂去除机械研磨造成的损 伤，再进行切割。 切割后，再用一系列步骤去除残留的机械损 伤，再用化学机械抛光等办法对晶圆进行抛 光。
集成电路设计-引言分解
更为迫切的要求 在为提高人们健康水平的医疗保健技术领域内，也愈
来愈多地使用了各种医用电子设备和集成电路产品。 娱乐消费类产品。
产业格局与产业结构
集成电路的生命力在于它可以大批量、低 成本和高可靠地生产出来。
50年代 晶体管得到大发展（材料由GeSi）
1952年 英国科学家杜默(J.W.Dummer)首次提出了集成电路 (Integrated Circuit——IC)思想。
——“随着晶体管的出现和对半导体的全面研究，现在似乎可以想象，未 来电子设备是一种没有连接线的固体组件．”
1958年 发明第一块简单IC 美国TI公司 Jack S.Kilby 基尔比
每片含100至 5，0O0个等效门或含有1，000至 100，000个元件的集成电路称为大规模集成电 路(LSI)；
每片有5，O00个门或100，000个元件以上的集 成电路则称为超大规模集成电路(VLSI)。
如按集成度高低分类，则半导体IC可分为：
IC按集成度的分类
分类
SSI MSI LSI VLSI ULSI GSI
集成电路芯片价格：101 ~ 102美元 生产线的投资： 109美元 （8”、0.25微米） 要想赢利：年产量~108
集成电路芯片是整机高附加值的倍增器， 但不是最终产品，如果不能在整机和系统 中应用，那它就没有价值和高附加值
决定集成电路产业的建设必须首先考虑整 机和系统应用的发展，即市场的需求
❖ 薄膜电路
——主要用以制作电阻器和电容器。可通过激光修条精确调整 阻值，性能和温度特性优良。主要工艺涂敷、淀积、光刻、腐 蚀等。所需设备复杂，费用较高。典型膜厚1000500Å。
第1章集成电路设计导论
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
➢ “自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单元设 计，在精心设计好各单元后逐步向上进行功能块、子系统 设计直至最终完成整个系统设计。在模拟IC和较简单的数 字IC设计中，大多仍采用“自底向上”的设计方法 。
5
半定制方法
半定制的设计方法分为： 门阵列（GA：Gate Array）法； 门海（GS：Sea of Gates）法； 标准单元（SC: Standard Cell）法； 积木块（BB：Building Block Layout）； 可编程逻辑器件（PLD：Programmable Logic Device)设计法。
标准单元法也存在不足：பைடு நூலகம்
(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时， 单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时 间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因 而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。
不满足 后仿真
满足
VLS流I数片、字封I装C、的测设试 计流图
功能要求
系统建模 （Matlab等）
不满足 电路仿真
满足 手工设计
版图 不满足
后仿真 满足
模流拟片、IC封的装、设测计试 流图
3
集成电路设计方法
➢ 全定制方法（Full-Custom Design Approach） ➢ 半定制方法（Semi-Custom Design Approach）
集成电路原理与设计课件3.2MOS器件瞬态和无源器件
材料
方块电阻(Ω/□)
n+、 p+扩散层
50~150
n+、 p+扩散层 （有硅化物 ）
3~5
N阱
1000 ~1500
多晶硅
150~200
多晶硅（有硅化物 ）
4~5
金属铝
0.05~0.1
40
减小互连线寄生电阻
41
Wire Spacing Comparisons
Intel P856.5 Al, 0.25m
- 0.10
M6
M4
- 0.50
M5
M3
- 0.50
M4
- 0.50
M3
M2
- 0.70
M2
M1
- 0.97
M1
From MPR, 2000
42
互连线
寄生电容 寄生电阻 寄生电感 互连线引起的可靠性问题 互连线的RC延迟
43
连线的寄生电感
VL
(t)
L
diL dt
44
寄生电感的典型值
2 MOS晶体管的寄生电容
源、漏区pn结电容
CSB ASC jA PSC jP nC jc CDB ADC jA PDC jP nC jc
C jA
C
j
0
1
V Vbi
1 2
C jP
C
jp
0
1
V Vbi
1 3
14
栅-源、栅-漏覆盖电容
LD
CG'S n+
CG' D n+
CGS ' CGD ' WLDCox CGS ' WCGS0 , CGD ' WCGD0
集成电路教案
《半导体集成电路》课程教学教案课程总体介绍：教材：选用清华大学出版社出版的朱正涌编写的高等学校电子信息类规划教材《半导体集成电路》一书。
根据同学的基础情况参考了上海科技出版社张延庆，张开华编写《半导体集成电路》。
1．该教材参考教学学时为120学时。
2．本教案按教学学时数：64学时编制。
3．教学内容学时分配：第一篇半导体集成电路制造工艺与寄生效应11学时第0章绪论2学时第一章半导体集成电路基本制造工艺5学时第二章集成电路的寄生效应4学时第二篇双极型逻辑集成电路21学时第三章TTL集成电路11学时第四章TTL中大规模集成电路设计与版图设计8学时第五章ECL电路与IIL电路2学时第三篇MOS 逻辑集成电路24学时第六章MOS反相器与传输们10学时第七章MOS基本逻辑门与版图设计8学时第八章MOS存储器6学时第四篇模拟集成电路8学时第九章模拟集成电路中的元器件与基本单元8学时教案结构：课程内容；课程重点；课程难点；基本概念；基本要求。
基本概念视同学的基础可以适当删减。
：课程教案:第一篇半导体集成电路制造工艺与寄生效应11学时第0章绪论2学时第一章半导体集成电路基本制造工艺5学时第二章集成电路的寄生效应4学时绪论2学时课程内容: 认识集成电路；集成电路的定义：集成电路的应用特点；集成电路分类。
1 半导体集成电路的发展史2 集成电路发展的特点3 半导体集成电路的分类4 课程内容介绍及要求课程重点：介绍了何谓集成电路，集成电路发展过程，集成电路是如何分类的（即可分为膜集成电路.半导体集成电路和混合集成电路。
半导体集成电路）是以制造工艺分类的，以集成电路的发展史集成电路有何特点；介绍了何谓半导体集成电路，半导体集成电路的分类（即按照电路中晶体管的导电载流子状况分类，可分为双极型集成电路和单极型集成电路两种；按照电路工作性质分类，可分为数字集成电路和模拟集成电路两种），半导体集成电路的重要概念-集成度，以及半导体集成电路的优点（即体积小重量轻；技术指标先进可靠性高以及便于大批量生产和成本低等）。
半导体物理-绪论
英国曼彻斯特大学物 理学家 安德烈·980－2000年的全球国民生产总值（WGP）及电子、汽车、半导体和钢铁工业的销售量，并外插此曲线到2010年止
太阳能电池、LED， 半导体制冷、IC设
计
从上图中可以得知： 电子工业和半导体工业已经超过传统的钢铁工业、汽车工业，成为
21世纪的高附加值、高科技的产业。电子工业的高速发展依赖于半导体 工业的快速提高，而在半导体工业中其核心是集成电路（电集成、光集 成、光电集成），集成电路在性能、集成度、速度等方面的快速发展是 以半导体物理、半导体器件、微电子工艺的发展为基础的。
半导体物理-绪论
课程介绍
联想？？？
定 位
半导体物理
近年诺贝尔物理学奖
法国科学家阿尔贝·费尔 （2007年） 德国科学家彼得·格林贝格尔
巨磁电阻效应，是指磁性材料的电阻率在有外磁场作用时 较之无外磁场作用时存在巨大变化的现象。根据这一效应 开发的小型大容量计算机硬盘已得到广泛应用。
高锟、威拉德·博伊尔和乔治·史密斯 （2009年）
“研究二维材料石墨烯的开创性实验”而共享。2004年制 成的石墨烯已迅速成为物理学和材料学的热门话题，现在 是世界上最薄的材料，仅有一个原子厚。在改良后，石墨 烯致力于塑造低功率电子元件，如晶体管。相比之下，铜 线和半导体都会产生电脑芯片75%的能量消耗，人们确定 了石墨烯拥有取代硅留名史册的本事。
《科学》：2009年十大科学突破 石墨烯微观结构：六角型呈蜂巢晶格的平面薄膜
《半导体集成电路》考试题目及参考答案
？ ？第一部分 考试试题第 0 章 绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类5.什么是特征尺寸？它对集成电路工艺有何影响6.名词解释：集成度、wafer size 、die size 、摩尔定律？第 1 章 集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下 pn 结隔离的 NPN 晶体管的光刻步骤？4.简述硅栅p 阱 CMOS 的光刻步骤？5.以 p 阱 CMOS 工艺为基础的BiCMOS 的有哪些不足？6.以 N 阱 CMOS 工艺为基础的BiCMOS 的有哪些优缺点？并请提出改进方法。
7. 请画出 NPN 晶体管的版图，并且标注各层掺杂区域类型。
8.请画出 C MOS 反相器的版图，并标注各层掺杂类型和输入输出端子。
第 2 章 集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2. 什么是集成双极晶体管的无源寄生效应？3. 什么是 MOS 晶体管的有源寄生效应？4. 什么是 MOS 晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up ”效应的方法？6.如何解决 MOS 器件的场区寄生 MOSFET 效应？7. 如何解决 MOS 器件中的寄生双极晶体管效应？第 3 章 集成电路中的无源元件1.双极性集成电路中最常用的电阻器和 MOS 集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻 200 欧，阻值为 1K 的电阻，已知耗散功率为 20W /c ㎡,该电阻上的压降为 5V,设计此电阻。
《集成电路》 讲义
《集成电路》讲义一、集成电路的定义与发展历程集成电路，顾名思义，就是把一定数量的常用电子元件，如电阻、电容、晶体管等，以及这些元件之间的连线，通过半导体工艺集成制作在一块半导体晶片上，从而形成一个具有特定功能的电路。
集成电路的发展可以追溯到上世纪中叶。
1958 年，杰克·基尔比（Jack Kilby）发明了第一块集成电路，这一开创性的发明为电子技术的发展带来了革命性的变化。
在早期，集成电路的集成度很低，只能容纳几个元件。
随着技术的不断进步，集成电路的集成度越来越高，从小规模集成电路（SSI）发展到中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI），乃至现在的特大规模集成电路（ULSI）和巨大规模集成电路（GSI）。
每一次集成度的提高，都意味着芯片性能的大幅提升、功耗的降低以及成本的下降。
这使得集成电路在计算机、通信、消费电子等领域得到了广泛的应用，极大地推动了信息技术的发展和社会的进步。
二、集成电路的制造工艺集成电路的制造是一个极其复杂且精密的过程，涉及到多个学科和技术领域。
首先是设计环节。
设计人员使用专门的软件工具，根据电路的功能和性能要求，设计出芯片的电路图和版图。
然后是制造环节。
制造过程通常在高度洁净的晶圆厂中进行。
首先，需要准备晶圆，通常是硅晶圆。
然后通过光刻、蚀刻、掺杂等一系列工艺步骤，在晶圆上形成晶体管、电阻、电容等元件，并将它们连接起来。
光刻是其中最为关键的工艺之一。
它通过使用紫外线或极紫外线光源，将掩膜版上的图形转移到晶圆表面的光刻胶上，从而定义出元件的形状和位置。
蚀刻则用于去除不需要的材料，以形成所需的电路图案。
掺杂是通过注入杂质离子，改变半导体的电学性质，从而实现晶体管的功能。
制造完成后，还需要进行测试和封装。
测试是为了确保芯片的功能和性能符合设计要求。
封装则是将芯片保护起来，并提供与外部电路连接的接口。
三、集成电路的分类集成电路的分类方式多种多样。
半导体制造工艺培训课程(56页)
13
1.2 基本半导体元器件结构
图1-10 MOS场效应晶体管电容结构
14
1.2 基本半导体元器件结构
1.2.2 有源器件结构 有源器件，如二极管和晶体管与无源元件在电子控制方式上
有很大差别，可以用于控制电流方向，放大小的信号，构成复杂的 电路。这些器件与电源相连时需要确定电极（+或-）。工作时利用 了电子和空穴的流动。 1.二极管的结构
4. CMOS结构
图1-15 CMOS反相器电路的电路图、顶视图和剖面图
19
1.3 半导体器件工艺的发展历史
图1-16 生长型晶体管生长示意图
20
1.3 半导体器件工艺的发展历史
图1-17 合金结结型晶体管示意图
21
1.3 半导体器件工艺的发展历史
图1-18 台面型结型晶体管示意图
22
1.3 半导体器件工艺的发展历史
50
1.8 芯片制造的生产环境
1.8.1 净化间沾污类型 净化间沾污类型可以分为5大类：颗粒、金属杂质、有机物沾污、
自然氧化层和静电释放。 1.颗粒
图1-30 颗粒引起的缺陷
51
1.8 芯片制造的生产环境
2.金属杂质 3.有机物沾污 4.自然氧化层 5.静电释放 1.8.2 污染源与控制
应严格控制硅片加工生产厂房里的各种沾污，以减小对芯片的 危害。作为硅片生产厂房的净化间其主要污染源有这几种：空气、 人、厂房、水、工艺用化学品、工艺气体和生产设备。 1.空气
30
1.4 集成电路制造阶段
表1-2 1μm以下产业的技术节点列表
(2)提高芯片的可靠性 芯片的可靠性主要指芯片寿命。 (3)降低芯片的成本 半导体芯片的价格一直持续下降。
半导体集成电路原理教材.pptx
8
中国半导体协会(CSIA)发布了2005年度
中国十大IC设计公司排名。
• 珠海炬力以12.575亿元人民币年销售额勇夺桂冠。它
是MP3播放器芯片的主要供货厂商 。
• 中星微电子，2005年销售额为7.678亿元人民币。它 的主要产品是“星光系列”多媒体处理芯片，中星微 电子最初提供PC用的摄像头芯片。后来瞄准了手机用 多媒体处理芯片市场，并成功地打开了欧美市场。 排名第三到第十的分别是华大、士兰、大唐、上海华虹、 杭州友旺、绍兴芯谷、北京清华同方和无锡华润。 2005年中国前十大IC设计公司的销售额已经达到51.63亿 元人民币，根据CCID的预测，2005年中国集成电路设计 业的市场规模约131亿元人民币，前十大IC设计公司的份 额已经40%。
就提出集成电路的构想。
1958年9月12日，德州仪器公司(Texas Instruments)
的基尔比 (Jack Kilby， 1923~ )，细心地切了一块锗
作为电阻，再用一块pn结面做为电容，制造出一个震荡
器的电路，并在1964年获得专利，首度证明了可以在同
一块半导体芯片上能包含不同的组件。
1964年，快捷半导体(Fairchild Semiconductor)的诺
9
如NEC公司用0.15mCMOS工艺生产的4GB DRAM, 芯 片中含44亿个晶体管，芯片面积985.6mm2。 英特尔公司用0.25 m工艺生产的333MHz的 奔腾Ⅱ处理 器，在一个芯片中集成了750万个晶体管。
集成电路之所以能迅速发展，完全由于巨大的经济 效益。工业发达国家竞相投资。我国在“九五” 期间投 资100个亿组建了集成电路“909”专项工程。2002年推 出首款可商业化、拥有自主知识产权、通用高性能的 CPU-龙芯1号，它采用0.18 m工艺生产，主频最高达 266MHz。
集成电路制造技术绪论(半导体器件微纳加工工艺)
半导体器件和微芯片在生活中无处不在
每部汽车上都至少安装有10-15个微型传感器件 和无数块半导体器件
发展简史
第一台计算机采用真空 ຫໍສະໝຸດ 子管实现真空电子管在真空中发射电子束 通过栅极控制电流大小 以实现电压控制电流作用
1947年，美国AT&T Bell实验室的Bardden、 Shockley和Brattain发明了点接触型晶体管,标志 着半导体晶体管研制成功——20世纪最伟大的发 明之一。
关键技术问题
线宽： IC生产工艺可达到的最小导线宽度，芯片 上最基本功能单元门电路和门电路间连线的宽度， 是IC工艺先进水平的主要指标.
器件为什么要缩小？追求性能和利润
IC生产厂商不遗余力地减小晶体管间的连线宽度， 以提高在单位面积上所集成的晶体管数量。
工艺线宽
单个芯片上的晶体管数
芯片面积
金属布线层数
2006年1月，Intel发布65nm工艺的P4和Core的处理器。 2007年7月，Intel发布45nm工艺的CPU，采用突破性的晶
体管材料——高-k金属栅极。产品系列：Intel®Core™2双 核（晶体管数量达4亿个） Intel®Core™2四核处理器（晶 体管数量超过8亿个） 2009年4月，AMD发布40nm工艺的图形处理器GPU
1988年16M DRAM问世，1平方厘米大小的硅片上 集成有3,500万个晶体管，标志着半导体产业进入超 大规模半导体器件(ULSI)阶段。
(Giga Scale Integration)
2002年，Intel发布90nm工艺的Petium 4TM IC 集成晶体管 数目超过5000万个，CPU工作频率达到3~3.8GHz，采用 硅圆片达到300mm。单纯缩小尺寸提高性能的极限。
集成电路原理概述B
材料准备是制造工艺的第一步，涉及到选择合适的衬底材 料和外延层材料，以确保集成电路的性能和稳定性。
在此添加您的文本16字
薄膜制备是在衬底上形成各种薄膜的过程，这些薄膜将作 为集成电路的导电层、介质层等。
在此添加您的文本16字
光刻是将设计好的电路图案转移到光敏材料上的过程，是 制造集成电路的关键环节之一。
消费电子
集成电路广泛应用于各种消费 电子产品中，如电视、音响、 游戏机等。
工业控制
集成电路在工业控制领域中发 挥着重要作用，如自动化设备、 仪器仪表等。
02
集成电路的制造工艺
制造工艺流程
在此添加您的文本17字
制造工艺流程包括材料准备、薄膜制备、光刻、掺杂、焊 接等多个环节，每个环节都对集成电路的性能和可靠性有 着重要影响。
集成电路的测试方法包括功能测试、性能测试、老化测试等 。通过这些测试，可以全面评估集成电路的性能和可靠性。
可靠性测试与失效分析
可靠性测试
可靠性测试是评估集成电路在各种工作条件下的稳定性和可靠性的重要手段。 常见的可靠性测试包括温度循环测试、湿度敏感度测试、ESD测试等。
失效分析
失效分析是对失效的集成电路进行分析，找出失效原因并采取相应措施以提高 集成电路的可靠性的过程。失效分析的方法包括物理分析、化学分析和电学分 析等。
有源元件
晶体管、二极管等，具有电流 增益，是集成电路中的核心元 件。
元件特性
元件的电气特性、物理特性、 温度特性等，对集成电路的性
能和稳定性有重要影响。
基本电路元件
放大器
用于放大微弱信号，是集成电路中常用的基 本元件。
振荡器
产生一定频率和幅度的交流信号，用于时钟 信号、频率合成等。
半导体器件原理 绪论
晶体结构----单晶半导体材料
晶体中原子的周期性排列称为晶格，整个晶格可以用
单胞来描述，重复单胞能够形成整个晶格。 三种立方晶体单胞
金属原子分布在立方体 的八个角上，且每个原 子都有六个等距的邻近 原子。
八个原子处于立方体的 角上，一个原子处于立 方体的中心。每一个原 子有八个最邻近原子。
硅、锗都是由单一原子所 组成的元素半导体，均为 周期表第IV族元素。 20世纪50年代初 期，锗曾是最主要的 半导体材料； 60年代初期以后， 硅已取代锗成为半导 体制造的主要材料。
周期 2 3 Mg
镁
II
III B
硼
IV C
炭
V N
氮
VI
Al
铝
Si
硅
P
磷
S
硫
4 5 6
Zn
锌
Ga
镓
Ge
锗
As
砷
Se
导带或者被部分 填充，或者与价 带重叠。很容易 产生电流。
金属：不含禁带，半导体：含禁带，绝缘体：禁带较宽
§1.4 半导体中的载流子
载流子：能够自由移动的电子和空穴；
电子：带负电的导电载流子，是价电子脱离原子束
缚后形成的自由电子，对应于导带中占据的电子。 空穴：带正电的导电载流子，是价电子脱离原子束 缚后形成的电子空位，对应于价带中的电子空位。
§1.1 半导体材料
§1.2 晶体结构
§1.3 能带 §1.4 半导体中的载流子 §1.5 半导体掺杂 §1.6 半导体中的载流子及其输运
§1.7 半导体中的光电特性
半导体物理基础
§1.1 半导体材料
1、什么是半导体？ Semiconductor 固体材料从导电特性上分成： 超导体、导体、半导体、绝缘体