微机原理第5章 输入输出技术2-DMA

一方面，CPU将控制总线、数据总线和地址总线浮
空，即放弃对这些总线的控制权； 另一方面，CPU将有效的HLDA信号加到DMAC上， 用此来通知DMAC，CPU已经放弃了总线的控制权。
3
DMA的工作过程（续）
4、待CPU将总线浮空，即放弃了总线控制权后， 由DMAC接管系统总线的控制权，并向外设送 出DMA的应答信号。 5、由DMAC送出地址信号和控制信号，实现外 设与内存或内存不同区域之间大量数据的快速 传送。 6、DMAC将规定的数据字节传送完之后，通过 向CPU发HOLD信号，撤消对CPU的DMA请 求。CPU收到此信号，一方面使HLDA无效， 另一方面又重新开始控制总线，实现正常取指 令、分析指令、执行指令的操作。
9
8237的性能概述
4、通道中地址 寄存器的长度为16位， 因 而 一 次 DMA 传 送 的 最大数据块的长度、8237有4种工 作方式，分别为：单 字节传送、数据块传 送、请求传送、级连 方式。
11
8237的性能概述
6 、 允 许 用 EOP 输 入 信 号 来 结 束 DMA 传送或重新初始化。 7 、 8237 可 以 级 连以增加通道数。
DMA过程一直将数据传送完才结束，但每传一 个字节，即检查DREQ是否有效，若有效，则 继续，否则，停止。
42
级联方式
为扩展DMA通道数，可将一片主8237和几片从 8237进行级联。
43
图5.34 8237级联方式工作框图 图5.34 8237级联方式工作框图
44
传送类型
1、接口到存贮器的传送。 2、存贮器到接口。 3、存贮器到存贮器。
29
8237的外部结构 （续） 6、MEMW：输出、 低电平有效、DMA存 贮器写信号。 7、MEMR：输出、 低电平有效、 DMA存 贮器读信号。
30
8237的外部结构 （续）
8、ADSTB：输出、地址 选通、高电平有效。8237 的数据线DB0~DB7供DMA 地址信号A15~A8分时使用， 当ADSTB 信号有效时， DB0~DB7上出现的是DMA 地址高字节,被此信号选通 进入外部锁存器(如 LS373)。
38
8237的工作方式
8237的每个通道均有自身的方式寄存器，从而 可独立的选择不同的工作方式和操作类型。
39
单字节传输方式
每次DMA过程仅传送一个字节数据，当前字节 数计数器减1，当前地址寄存器加1或减1，然后 向CPU交换总线控制权。
40
块传输方式
DMA过程一直将数据传送完才结束。
41
请求传输方式
25
8237的工作时序
2．有效周期（Active Cycle） 在内存与外设之间进行DMA传送时，通常一个S1周期由4 个时钟周期组成，即S1、S2、S3、S4，但当外设速度较 慢时，可以插入SW等待周期； 而在内存的不同区域之间进行DMA传送时，由于需要依 次完成从存储器读和向存储器写的操作，所以完成每 一次传送需要8个时钟周期， 在前四个周期S11、S12、S13、S14完成从存储器源区域的读 操作； 后四个时钟周期S21、S22、S23、S24完成向存储器目的区域 的写操作。
48
8237的内部寄存器：方式寄存器
其中，自动预 置=自动预置 起始地址和字 节数； 校验传送只产 生地址并响应 EOP。
49
8237的内部寄存器：命令寄存器
31
8237的外部结构 （续）
9、AEN：输出、DMA地 址允许信号，高电平有效。 有效时，允许DMA控制器 送出地址信号而禁止CPU 地址线接通系统总线；只 有当其为低电平时，才允 许CPU控制系统总线上的 地址信号。
32
8237的外部结构 （续）
10、CS：输入、片选信 号，低电平有效，CPU控 制总线时，用该信号选中 8237进行I/O读写操作。 11、RESET：输入、复位 信号、高电平有效，复位 后屏蔽寄存器置1，其余 寄存器均清0。
24
8237的工作时序
2．有效周期（Active Cycle） S0状态是DMA服务的第一个状态，在这个状态下， 8237已接收了外设的请求，向CPU发出了DMA 请求信号HRQ，但尚未收到CPU对DMA请求 的应答信号HLDA； 而S1状态则是实际的DMA传送工作状态，当8237 接收到CPU发来的HLDA应答信号时，就可以 由S0状态转入S1状态，开始DMA传送。
1
直接存贮器存取(DMA)
直接存储器存取，无须CPU的介入，由 DMA控制器（DMAC）直接控制数据的传 送。 DMA传送需要使用系统的数据总线、 地址总线和部分控制信号。 DMA传送期间，DMAC为系统的主控 部件，获得总线控制权，CPU失去系统总 线的控制权。
2
DMA的工作过程
1、外设向DMAC发出DMA传送请求。 2、DMAC通过连接到CPU的HOLD信号向CPU提 出DMA请求。 3、CPU在完成当前总线操作后会立即对DMA请 求做出响应。CPU的响应包括两个方面：
17
8237的内部组成与结构
5、8237的数据引线，地址引线都有三态缓 冲器，因而可以接也可以释放总线。
18
8237的工作时序
8237具有两种主要的工作周期，即空闲周期和有 效周期，每个周期由若干时钟周期所组成。
19
8237的工作时序
1．空闲周期 当8237的任一通道均无DMA请求时，则处于空闲 周期或称为SI状态。
27
8237的外部结构 （续）
3、DB0~DB7：双向数据线， CPU用其对8237内部寄存器进 行读写。 DMA传送开始时，高位地址 的A15~A8经过DB0~DB7线送出 锁存。 在同时利用通道0和通道1进行 存储器到存储器的传送时，从 原存储单元读出的数据经数据 线进入8237内部暂存，然后经 数据线写入目的存储单元。
35
8237的外部结构 （续）
14、DREQ0~DREQ3：输入， 外设对8237四个通道分别提出 的DMA请求信号，其有效极性 可编程设定。DREQ信号须保 持到相应信号DACK有效后方 可撤销。 复位后规定高电平有效。
36
8237的外部结构 （续）
15、DACK0~DACK3：输 出，8237给外部的响应信
28
8237的外部结构 （续）
4、IOR：双向、I/O读信号、 低电平有效。8237作为从属器 件时， IOR信号为输入，配合 片选信号CS，由CPU读8237 内部寄存器。8237作为主控器 件时，输出IOR信号，以读取 外设的数据而写入存储器。 5、IOW：双向、低电平有效。 和IOR类似，信号传送方向视 8237在总线上的地位而定。
33
8237的外部结构 （续）
12、READY: 准备好输入 信号，表示进入DMA的 外设已为读写准备好，否 则在总线周期中需插入等 待状态SW。
34
8237的外部结构 （续）
12、HRQ：输出，8237对 CPU的总线请求信号 ,连接 到CPU的HOLD信号，用 于请求系统总线的控制权。 13、HLDA：输入， CPU 应答8237的总线响应信号。
12
8237的内部组成与结构
1、四个独立的DMA通道 每个通道包含一个16位的基地址寄存器、一 个16位的基字节数计数器、 一 个 16 位 的 当 前 地 址寄存器、一个16位的当前字节数计数器、一个8 位的方 式寄存器。 方式寄存器接收并保存来自于CPU的方式 控制字，使本通道能够 工作于不同的方式下；
23
8237的工作时序
2．有效周期（Active Cycle） 当处于空闲状态的8237的某一通道接收到外设提 出的DMA请求DREQ时，它立即向CPU输出 HRQ有效信号，在未收到CPU回答时，8237仍 处于编程状态，又称初始状态，记为S0状态。 经过若干个S0 状态后，当8237收到来自于CPU的 HLDA应答信号后，则进入工作周期，或称为 有效周期，或者说8237由S0 状态进入了S1 状态 。
26
8237的外部结构
8237的引线及功能 1、A0~A3：双向地址线， CPU输 出 的A0~A3 用于选 择 8237 的 内 部 寄 存 器 ， 8237 输 出 的 A0~A3 是 地 址 的最低4位。 2、A4~A7：三态输出线， 在 DMA 时 用 来 输 出 地 址 的A4~A7 。
15
8237的内部组成与结构
4、共用寄存器 除每个通道中的寄存器外，还包含一些共用的 寄存器：1个16位的地址暂存寄存器、1个16位的 字节数暂存寄存器、1个8位的状态寄存器、1个8 位的命令寄存器、1个8位的暂存寄存器、1个4位 的屏蔽寄存器和1个4位的请求寄存器等。
16
8237的内部组成与结构
号，其有效极性可编程设
定。复位后规定低电平有
效。
16、CLK：时钟输入。
37
8237的外部结构 （续）
17、EOP：双向、DMA过 程结束信号，低电平有效。 若8237中任一通道进入 DMA过程，当其字节计数 结束时，即输出EOP有效。 若DMA计数未完，但外部 输入有效EOP信号，则强 制结束DMA过程。 只要EOP有效，即复位内 部寄存器。
20
8237的工作时序
空闲周期由一系列的时钟周期组成，在每一个时 钟周期，8237只做两项工作： （1）采样各通道的DREQ请求输入线，只要无DMA 请求，则其始终停留在SI状态；
21
8237的工作时序
（2）由CPU对8237进行读/写操作，只要CS信号 有效，则表明CPU要对8237进行读/写操作，当 8237 采样CS 为低电平而 DREQ 也为低 ，则进入 CPU对8237的编程操作状态。
22
8237的工作时序
CPU对8237进行读/写操作时，由地址信号A3~A0 选择8237的内部寄存器(组)，由读/写控制信 号控制读/写操作。 8237内部地址寄存器和字节数计数器为16位， 而数据线仅为8位。 8237内部有一个高/低字节触发器，称为 字节指 针寄存器 ，可以控制8位信息是写入16位寄存 器的高8位还是低8位 该触发器的状态交替变化，当其状态为0时，进 行低字节的读/写操作；而当其状态为1时，则 进行高字节的读/写操作。