XX下半年网络工程师辅导-硬件知识

据时，是以（6）方式写入的。
(6) A.并行
B.并－串行
C.串行
D.串－并行
✓答案： （6）C
•
计算机体系结构
I/O技术－I/O接口编址方式
• 接口地址编址方式 • 统一编址 • 独立编址
•
计算机体系结构
CPU与外设间交换数据的方式
• 直接程序控制方式 • 程序中断方式 • DMA方式 • 通道控制方式
址为 （2） H。
•（1）A．90
B．95
•0 •38H
• C．97
D．99
•1 •88H
•（2）A．488888 B．388888
•2 •59H
• C．288888 D．188888
•3 •67H
•
分析与解答
✓答案： （1）D （2）D
•
试题举例
(2004年下半年网络工程师上午试题6）
●单个磁头在向盘片的磁性涂层上写入数
(2006年上半年网络工程师上午试题1、2）
●高速缓存Cache与主存间采用全相联地址映像方式
，高速缓存的容量为4MB，分为4块，每块1MB，
主存容量为256MB。若主存读写时间为30ns，高速
缓存的读写时间为3ns，平均读写时间为3.27ns，则
该高速缓存的命中率为 （1） ％。若地址变换表如
下所示，则主存地址为8888888H时，高速缓存地
（1）A. 4
B. 6
C. 8
D. 10
✓答案： （1）C
•
试题举例
(2008年上半年网络工程师上午试题3）
●内存按字节编址，地址从90000H到CFFFFH
，若用存储容量为16K×8bit器芯片构成该内
存，至少需要的存储 （3） 片。
（3）A．2
B．4
C．8
D．16
✓答案： （3）D
•
试题举例
•
试题举例
(2008年下半年网络工程师上午试题4）
●关于在I/O设备与主机间交换数据的叙述， （4）是 错误的。
（4）A．中断方式下，CPU需要执行程序来实现数据 传送任务 B．中断方式和DMA方式下，CPU与I/O设备都 可同步工作 C．中断方式和DMA方式中，快速I/O设备更适 合采用中断方式传递数据 D．若同时接到DMA请求和中断请求，CPU优 先响应DMA请求
XXX下半年网络工程师 辅导-硬件知识
2020年5月28日星期四
计算机体系结构
CPU
➢功能 指令控制 操作控制 时间控制 数据加工
•
试题举例
(2007年上半年网络工程师上午试题1）
● （1）不属于计算机控制器中的部件。 （1）A．指令寄存器IR
B．程序计数器PC C．算术逻辑单元ALU D．程序状态字寄存器PSW
•
试题举例
(2005年上半年网络工程师上午试题4～6）
●操作数所处的位置，可以决定指令的寻址方式。操 作数包含在指令中，寻址方式为（4）；操作数在
✓答案： （4）C
•
试题举例
(2009年上半年网络工程师上午试题2）
●处理机主要由处理器、存储器和总线组成， 总线包括（2）。
（2）A. 数据总线、地址总线、控制总线 B. 并行总线、串行总线、逻辑总线 C. 单工总线、双工总线、外部总线 D. 逻辑总线、物理总线、内部总线
✓答案： （2）A
•
指令系统
(2007年下半年网络工程师上午试题4）
●若内存地址区间为4000H～43FFH，每个存
储单元可存储16位二进制数，该内存区域由4
片存储器芯片构成，则构成该内存所用的存
储器芯片的容量是（4）。
（4）A. 512×16bit
B. 256×8bit
C. 256×16bit
D. 1024×8bit
✓答案： （4）C
指令格式
• 在计算机内部，机器指令以二进制位形式表 示和存放
• 为方便描述和讨论，通常以助记符的形式来 表示机器指令
• 指令格式：2个基本部分 操作码（操作功能）、地址码（操作对象 ）
•
指令系统
指令的寻址方式
• 立即寻址 • 直接寻址 • 寄存器寻址 • 寄存器间接寻址 • 间接寻址 • 变址寻址 • 相对寻址
•
试题举例
(2004年下半年网络工程师上午试题3）
●中断响应时间是指 （3） 。
(3) A.从中断处理开始到中断处理结束所用的时间 B.从发出中断请求到中断处理结束所用的时间 C.从发出中断请求到进入中断处理所用的时间 D.从中断处理结束到再次中断请求的时间
✓答案： （3）C
•
计算机体系结构
存储器系统－分类
•
试题举例
(2007年上半年网络工程师上午试题2） ●在CPU与主存之间设置高速缓冲存储器Cache
，其目的是为了 （2） 。 （2）A．扩大主存的存储容量
B．提高CPU对主存的访问效率 C．既扩大主存容量又提高存取速度 D．提高外存储器的速度
✓答案： （2）B
•
试题举例
(2008年下半年网络工程师上午试题5）
●Cache用于存放主存数据的部分拷贝，主存
单元地址与Cache单元地址之间的转换方式
由 （5） 完成。
（5）A．硬件
B．软件
C．用户
D．程序员
✓答案： （5）A
•
Cache
• 假设Cache存储器分为指令体（I-Cache）和数 据体（D-Cache）
•
试题举例
(2004年下半年网络工程师上午试题7、8）
✓答案：（1）C
•

试题举例
(2008年下半年网络工程师上午试题3）
●在CPU中， （3） 可用于传送和暂存用户数 据，为ALU执行算术逻辑运算提供工作区。
（3）A．程序计数器
B．累加寄存器
C．程序状态寄存器 D．地址寄存器
✓答案：（3）B
•
计算机体系结构
控制器基本功能
➢ 中断控制逻辑 ▪ 中断处理过程 中断响应过程 中断服务过程
●容量为64块的Cache采用组相联的方式映像 ，字块大小为128个字，每4块为一组。若主 容量为4096块，且以字编址，那么主存地址 应为（7） 位，主存区号应为（8）位。
（7）A.16
B.17 C.18 D.19
（8）A.5
B.6
C.7 D.8
•
分析与解答
✓答案： （7）D （8）B
•
试题举例
• 按位置：内存（主存）、外存（辅存） • 按材料：磁存储器、半导体存储器、光
存储器 • 按工作方式：读写存储器、只读存储器 • 按访问方式：按地址访问、按内容访问 • 按寻址方式：随机存储器、顺序存储器
、直接存储器
•
试题举例
(2006年下半年网络工程师上午试题1）
● 若内存按字节编 址，用存 储容量 为 32K× 8 比特的存储器 芯片构成地址编号A0000H 至 DFFFFH 的内存空间，则至少需要 （1） 片。