Quartus基本使用-王健-080512
Quartus使用
前锁定：选中引脚号，再添加节点名。如选中引脚183，然 后在Pin name中填写clk，或点击Pin name右边的按钮“…”，打 开Noder Finder对话框查找节点clk，确认后clk出现在Pin name中， 点击Add按钮即可。重复此过程，锁定其它引脚。
1引脚183
3填写节点clk
2查找节点名或类型
5. 编辑适配结果 设计项目编译后可进行后引脚锁定。选择菜单Assignments\ Assignment Editor，出现Assignment Editor对话框，在引脚列表 区可修改并重新锁定引脚。
引脚列表
进行新的资源分配前，用户可以回注编译结果，保存编 译器在上次编译过程中所作的资源分配，确保后面的编译具 有相同的适配。 对引脚和器件分配回注时，选择菜单Assignments\BackAnnotate Assignments...，出现Back-Annotate Assignments对话 框，其中Back Annotation type栏中的Default为缺省设置，选 择Advanced完成回注。修改适配结果后需要重新编译设计文 件，在平面布局视图中查看配置结果。
平面图工具 路由连接
未用LE
已用LE
在Quartus Ⅱ中查看器件内部LAB及路由连接信息的另一种 方法是选择菜单Assignments\Chip Editor，打开Chip Editor，通 过Zoom in命令可以显示器件内部资源：LABs、RAM blocks、 DSP blocks、 I/Os、rows、 columns、 interconnect 以及 routing lines等。 不是所有器件系列都支 持Chip Editor显示方式。
选择器件系列
QuartusII软件操作教程
时单击next按钮，进入到最后的汇总窗口，单击finish返回
主界面。
Quartus II 软件操作
2. 使用电路图绘制工具产生设计输入
常用的设计输入方法包括使用电路图绘制工具 和使用VHDL代码。这里先说明使用电路图绘制工 具的输入方法。该工具称为模块编辑器(Block Editor)。
示例:对于逻辑函数
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它 们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。 1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
一. 简介 Altera公司的Quartus II软件提供了可编程片上 系统（SOPC）设计的一个综合开发环境，是进 行SOPC设计的基础，Quartus II集成环境包括 1．系统级设计 2．嵌入式软件开发 3．可编程逻辑器件（PLD）设计 4．综合 5．布局和布线 6．验证和仿真
Quartus II 软件操作
使用Waveform Editing(波形编辑)工具，该工具位于竖 直工具栏内,其形状类似于分别指向左侧和右侧的箭头,也可 以改变输入波形。选择该工具的时候，如果原始波形对应的 值等于0，那么拖过后波形对应的值变为1，如果原始波形对 应的值等于1，那么拖过后波形对应的值变为0。
画出相应的电路图。
f x1 x2 x2 x3
Quartus II 软件操作
第一步 画电路图 在Quartus II 界面中，选择File/new命令，在弹出的窗 口中，选择Design Files中的Block Diagram/Schematic File选项并单击ok按钮。此操作打开了模块编辑器窗口。在 该窗口中画出电路图，可以产生设计中需要的模块图文件。 1）导入逻辑门符号。 双击模块编辑器的空白区域，或者选择Edit/insert symbol,或者在工具栏中单击与门符号，在左面的libraries 方框内，列出了Quartus II 提供的若干库。单击 c:\quartus\libraries旁边的“+”号，然后单击primitives 旁边的“+”号，最后单击logic旁边的“+”号，选中and2， 放置到模块编辑器窗口。用同样的方法再放置一个两输入与 门，一个非门，一个两输入或门。
quartus主程序与子程序使用方法
Quartus是一款FPGA（现场可编程门阵列）设计软件，它提供了主程序和子程序的使用方法。
主程序是Quartus程序的主入口，通常包含在main函数中。
主程序负责调用子程序，并控制程序的执行流程。
子程序是Quartus程序中的辅助函数或模块，它们被定义在主程序之外，并在需要时被调用。
子程序可以包含一些重复的代码，或者一些需要被多次使用的功能。
以下是使用Quartus主程序和子程序的一般步骤：
1. 创建主程序：在Quartus中创建一个新的项目，并在该项目中创建一个新的源文件（如.v或.verilog文件）。
在源文件中编写主程序的代码，包括对子程序的调用。
2. 创建子程序：在Quartus中创建一个新的源文件，并在其中定义子程序的代码。
子程序可以包含一些重复的代码或功能，例如处理数字、控制硬件等。
3. 编译和仿真：使用Quartus的编译器将源文件编译成可执行文件。
然后，使用Quartus的仿真工具对程序进行仿真，以确保程序的正确性。
4. 在FPGA上实现：将可执行文件下载到FPGA上，并使用Quartus
的配置工具对FPGA进行配置。
需要注意的是，使用Quartus主程序和子程序的具体方法可能因项目需求和硬件平台而有所不同。
因此，在使用Quartus时，建议参考相关文档和教程，以确保正确使用主程序和子程序。
QuartusII软件使用
3.3.2 编译设计文件
• QuartusⅡ编译器旳主要任务是对设计项目进行检验并完毕逻辑综合，
同步将项目最终设计成果生成器件旳下载文件。编译开始前，能够先 对工程旳参数进行设置。
• QuartusⅡ软件中旳编译类型有全编译和分步编译两种。 • 选择QuartusⅡ主窗口Process菜单下Start Compilation命令，或者在
• 安装Altera旳硬件驱动程序。驱动程序存储在QuartusⅡ安
装目录下旳…quartus\drivers文件夹中。驱动安装后才干 将设计成果经过计算机旳通信接口编程下载到目旳芯片中。
3.2 QuartusⅡ软件旳顾客界面
开启QuartusⅡ软件后默认旳界面主要由标题栏、菜单栏、 工具栏、资源管理窗口、编译状态显示窗口、信息显示窗口和 工程工作区等部分构成。
2、适配（Fitter） ：在适配过程中，完毕设计逻辑器件中 旳布局布线、选择合适旳内部互连途径、引脚分配、逻辑元件 分配等，相应旳菜单命令是QuartusⅡ主窗口Process菜单下 Start\Start Fitter ；（注：两种编译方式引脚分配有所区别 ）
编译设计文件（续2）
3、编程（Assembler） ：产生多种形式旳器件编程映像文件 ， 经过软件下载到目旳器件当中去，应旳菜单命令是QuartusⅡ主窗口 Process菜单下Start\Start Assembler ；
仿真设计文件（续5）
3、编辑输入信号
编辑输入信号是指在波形编辑器中指定输入节点旳逻辑电平变化， 编辑输入节点旳波形。
在仿真编辑窗口旳工具栏中列出了多种功能选择按钮，主要用于绘 制、编辑波形，给输入信号赋值。 详细功能如下：
：在波形文件中添加注释； ：修改信号旳波形值，把选定区域旳波形更改成原值旳相反值； ：全屏显示波形文件； ：放大、缩小波形； ：在波形文件信号栏中查找信号名，能够快捷找到待观察信号； ：将某个波形替代为另一种波形； ：给选定信号赋原值旳反值； ：输入任意固定旳值； ：输入随机值
集成开发平台QuartusII操作基础课件
根据设计需求，配置项目设置，如选择目标器件、设 置编译选项等。
设计版本控制
初始化版本控制
在Quartus II中初始化版本控制系 统（如Git），以便跟踪和管理设 计文件的历史版本。
提交更改
在完成设计修改后，提交更改到 版本控制系统，记录更改内容和 提交者信息。
查看版本历史
通过版本控制系统查看设计文件 的历史版本，以便进行回滚或比 较不同版本之间的差异。
集成开发平台Quartus II操作基础 课件
• Quartus II软件安装与配置 • 设计输入与编译 • 引脚分配与布局 • 时序仿真与调试 • 硬件编程与配置 • 项目管理与版本控制
01
Quartus II软件安装与配置
安装步骤
下载Quartus II安装程序
访问Altera官网，根据操作系统选择对应的版本下载。
输标02入题
在Quartus II中，可以通过“Program Device”菜单 选择USB Blaster编程方式，并设置相应的参数，如 编程文件、编程方式、编程地址等。
01
03
在进行USB Blaster编程时，需要注意芯片的安全操 作电压和电流范围，以及编程数据的校验和错误处理
。
04
USB Blaster编程通常需要使用Altera提供的USB Blaster驱动程序，以便将FPGA芯片与计算机连接起 来。
FPGA配置模式选择
Quartus II提供了多种FPGA配置模式， 如快速配置、全局配置和分布式配置等 。
在Quartus II中，可以根据实际需求选 择合适的配置模式，并设置相应的参数 ，如配置方式、配置地址等。
分布式配置适用于将多个配置文件分布 在FPGA的不同区域的情况，以实现灵活 的硬件设计。
图解Quartus的使用方法
Quartus的使用方法——从建工程到电路板下载全过程以模4计数器为例：1）打开Quartus，界面如下：2）创建工程，点击File—>New Project Wizard跳过第一个默认的界面，直接进入第二个：注意工程文件名与顶层实体名相同，这在写VHD文件时尤其要注意，在定义entity时名字必须与工程名一致，否则会报错。
下一步需要向工程里添加文件和库，我们现在不需要，暂时直接跳过。
3）选择器件这个器件的选择不能臆想，其实仔细看电板上的芯片就可以看到相应的型号。
一定要根据实际情况选择，否则仿真时会出现问题。
当然如果创建工程时没有选择也没有关系，到时候可以在device里面选择或者更改。
下一步基本上也是默认，直接next。
4）信息确认点击finish即可创建工程，如果发现信息需要修改，可以点击back。
5）创建设计文件点击File—>New，选择Block Diagram/Schematic File，单击OK。
弹出空白的编辑界面6）在空白处双击，在弹出的原件对话框中的Name里直接输入74161，或者可以根据上面的library属性图一级级的查找。
如果熟悉的话还是直接输入器件名称快。
单击OK，或者直接输入enter即可选中原件，然后在适当位置单击鼠标即可安置原件。
7）连接好的电路图如下注意这里有一个命名技巧：注意到右上角的输出线比其他线要粗，这是Bus line表示单向总线，而一般的细线叫Line。
选中该output，单击右键，在properties中的General中根据提示命名，比如这里的q[1..0]。
表明有两根线分别是q[0]和q[1]。
当然需指定这个总线在电路中是哪几根线，上图中是指从74161到与非门的输出线，所以要分别选中，并为之赋予相应的名字。
如果省略这一步，将会提示该q[1..0]没有指定，编译都不通过。
8）保存文件File—>save，注意文件名与工程名要相同，即不改变默认名即可。
Quartus的使用_简易操作手册
Quartus II的使用1、开始一个新的逻辑电路设计，第一步就是新建一个文件夹来保存文件，这里在D盘新建了introtutorial文件夹。
2、打开Quartus II软件，将会看到图1界面，该显示界面包括若干窗口，可以使用鼠标选择，以访问Quartus II软件的相关功能。
Quartus II提供的大多数命令都可用菜单形式来访问。
图1 Quartus II主体显示3、按如下步骤新建工程：①选择File>New Project Wizard，以打开图2所示窗口，可通过Don't show me this introduction again跳过此窗口步骤。
单击Next，出现图3所示窗口。
图2 引导的任务显示图3 创建新的工程②选择工作文件夹introtutorial，也可以使用您自己设定的文件夹。
工程必须有一个名字，通常情况下，与顶层设计实体的名字相同。
如图3所示，这里选择light作为工程名和顶层实体名。
单击Next。
如果还没有创建introtutorial文件夹，Quartus II会弹出一个对话框，询问是否新建所需文件夹，如图4所示。
单击Yes，将会引出图5所示的窗口。
图4 创建新的工程文件夹与否？图5 添加用户指定设计文件③如果没有已存在的设计文件，单击Next，将会打开如图6所示的画面。
图6 选择器件家族和指定的器件④此处选择的器件为EPM3064ATC100-10，器件家族为MAX3000A，有100个管脚，单击Next，出现图所示7画面。
图7 指定第三方EDA工具⑤用户可指定一些第三方EDA工具，这里没有进行Simulation选用，单击Next，出现图8所示窗口，单击Finish，返回Quartus II主体窗口。
标题栏将显示light工程，如图9所示。
图8 工程设置一览图9 Quartus II显示已建工程3 使用Verilog代码设计输入使用Verilog代码来描述。
Quartus软件使用简介
◆ 利用此实验系统可以完成多则情景式实验与设计。如：
1、频率计设计；2、电子琴设计；3、全数字演奏系统设计；4、数字密码锁设计；5、乒乓球比赛数字 模拟系统设计；6、数字式正弦信号发生器设计、逻辑分析仪设计等等。
◆ 40万门FPGA（另加1MB配置Flash）作为自主设计自主创新实验区主板，其逻辑规模大于两 个89S52单片机逻辑结构所含的资源。
再次工程文件编译
启动编译
再次工程文件编译
编译成功
工程文件下载
8T144 点此纽启动编程下载 用此纽选择编程下载 接口ByteblasterMV 要下载的工程文件
选择
选择JTAG模式
硬件电路验证测试
分别用导线或电缆连接输入、输出信号： 1. 2. 3. 4. 5. 连接信号: 连接信号: 连接信号: 连接信号: 按动 KEY1 A_PIN_101 到实验板的信号源 1Hz B_PIN_99 到实验板的信号源 4Hz S_PIN_97 到实验板的按键 KEY1 F_PIN_121 到实验板的 LED1 按键开关，观察 LED1 的变化频率
实验二 Quartus软件的使用
为了使您尽快的了解和使用Quartus软 件完成实验设计任务，以2选1多路选择器 这个示例, 制作了软件使用入门向导,只要 您对此实验的整个流程操作一遍,您就会对 EDA软件和数字逻辑实验装置的使用方法 有了初步的了解。
设计流程
建立工程文件夹
在资源管理建立文 件夹如 E:\MUX21
◆ 实验系统分为两大区域，其资源可互为利用：
1、面向传统数字电路实验的验证性实验区； 2、面向现代数字技术的自主设计和自主创新实验区； 3、含有验证性实验区向自主创新实验区自然过渡的接口方式。
◆ 含有使实验更方便，更透明的全数字DDS函数信号发生器。此函数信号发生器含有功能：
QuartusⅡ基本操作流程
QuartusⅡ基本操作流程一、 打开QuartusⅡ软件并建立工程1、在Windows桌面上选择“开始”→“程序”→Altera→QuartusⅡ9.0，打开QuartusⅡ9.0软件，软件界面如图所示。
2、选择File→New Project Wizard 新建一项工程。
新建工程向导说明对话框如图所示。
3、单击Next进入下图所示对话框。
任何一项设计都是一项工程Project，必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被QuartusⅡ默认为工作库（Work Library）。
注意文件夹不能用汉字，不要将文件夹设在安装目录中。
图中第一栏用于指定工程所在工作库文件夹；第二栏用于指定工程名；第三栏用于指定顶层文件的实体名。
本例工程的路径为E:\eda，工程名和顶层文件的实体名均为cntm12。
4、单击Next进入图示对话框。
由于是新建工程，暂无输入文件。
5、单击Next进入图示对话框。
在该对话框中指定目标器件，这里我们选择的是QuickEDA核心板上用的Cyclone系列的EP1C6240C8。
6、单击Next进入图示对话框。
本实验利用QuartusⅡ的集成环境进行开发，不使用任何EDA工具，因此这里不做任何改动。
7、单击Next进入图示对话框。
从该对话框中，可以看到工程文件配置信息报告。
单击Finish，完成新建工程的建立。
需要注意的是，建立工程后，还可以根据设计中的实践情况对工程进行重新设置，可选择Assignments→Settings进行设置。
二、 建立图形设计文件1、在QuartusⅡ主界面中，选择File→New打开如图所示的对话框。
2、在对话框中选择Block Diagram/Schematic File，单击OK打开图形文件编辑器，建立一个空的图形设计文件，默认名为Block1.bdf。
如图所示3、在图形编辑器窗口中的任意处双击，弹出添加符号（Symbol）对话框，如图所示。
实验一_QuartusII的使用
实验一_QuartusII的使用引言：Quartus II是一款由美国Intel公司开发的FPGA设计软件，广泛应用于数字集成电路设计和原型验证。
本实验将介绍Quartus II的基本使用方法，包括项目创建、设计输入、约束设置、编译与仿真等。
一、环境准备二、项目创建1.启动Quartus II软件，选择"File" -> "New Project Wizard"创建新项目。
在弹出的对话框中，选择项目的存储位置和名称，并选择合适的目标设备和设计流程。
点击"Next"进入下一步。
2.在第二步中，选择项目的项目类型和是否要添加预定义的IP （Intellectual Property）核。
IP核是现成的、可重用的模块，可以简化设计。
根据自己的需求进行选择，点击"Next"。
3.在第三步中，选择顶层设计文件的命名，并点击"Next"。
5.在第五步中，对项目的设置进行回顾，并点击"Finish"完成项目创建。
三、设计输入1.双击项目中的顶层设计文件，打开Design Entry工具。
在Design Entry工具中，可以通过图形界面或者Verilog/VHDL语言进行设计输入。
a.如果选择使用图形界面，可以在左侧工具栏中选择需要的元件，然后在设计区域中拖拽放置，最终形成需要的电路结构。
b.如果选择使用Verilog/VHDL语言，可以在设计区域中输入相应的代码，然后进行语法检查。
2.在设计完成后，可以使用编译按钮对设计进行编译。
编译过程中，Quartus II会对设计进行分析、优化和进行布线等操作，生成逻辑网表。
四、约束设置1.双击项目中的顶层设计文件，打开Design Constraints工具。
在Design Constraints工具中，可以设置时钟频率、信号约束、引脚约束等。
quartus使用手册
基于Quartus II 的数字电路设计操作过程图解一．Quartus II 启动◆方法一、直接双击桌面上的图标，可以打开Quartus II 软件；◆方法二、执行：【开始】→【程序】→【Altera】→【Quartus II 】→【Quartus II TalkBack Install】菜单命令，可以打开软件。
◆启动软件后，若你的电脑没有连接到Internet互联网，会出现如下图所示的提示，提示你没有连接到Altera的官方网站，将无法获得更新的资源。
点击〖确定〗继续，因为这不影响软件的正常使用。
◆若你的电脑已经正常连接到Internet互联网，则在打开软件时就不会出现以上的提示，并且可以通过软件界面右下方的两个图标：，直接连接到Altera公司的官方网站，以便获取更多的信息和资源。
二．Quartus II 软件界面Quartus II 软件的默认启动界面如下图所示，由标题栏、菜单栏、常用工具栏、资源管理窗口、程序编译或仿真运行状态的显示窗口、程序编译或仿真的结果显示窗口和工程编辑工作区组成。
三．Quartus II 软件使用1. 新建项目工程使用设计一个数字逻辑电路，并用时序波形图对电路的功能进行仿真，同时还可以将设计正确的电路下载到可编程的逻辑器件（CPLD、FPGA）中。
因软件在完成整个设计、编译、仿真和下载等这些工作过程中，会有很多相关的文件产生，为了便于管理这些设计文件，我们在设计电路之前，先要建立一个项目工程（New Project），并设置好这个工程能正常工作的相关条件和环境。
建立工程的方法和步骤如下：（1）先建一个文件夹。
就在电脑本地硬盘找个地方建一个用于保存下一步工作中要产生的工程项目的文件夹，注意：文件夹的命名及其保存的路径中不能有中文字符。
（2）再开始建立新项目工程，方法如右图点击：【File】菜单，选择下拉列表中的【New Project Wizard...】命令，打开建立新项目工程的向导对话框。
quartus 使用方法
quartus 使用方法使用 Quartus 软件的一般步骤如下：1. 新建工程：在 Quartus 软件中，选择 "File" -> "New Project"。
按照向导的指示，选择合适的芯片型号，并将项目名称和位置设置好。
在向导的最后一步，记得将 "Language" 从 "VHDL" 改为 "Verilog"，然后点击"Finish"。
2. 添加代码文件：在工程中，选择 "File" -> "New"，然后选择 "Verilog HDL File"。
在新建的 Verilog 文件中，可以编写代码。
编写完成后，保存文件，并点击工具栏中的 "Start Compilation" 按钮检查语法错误。
3. 新建 Testbench：选择 "Process" -> "Start Test Bench Template Writer"。
在弹出的对话框中，选择一个合适的模板，然后点击 "OK"。
在Testbench 中，可以编写测试代码，并使用 ModelSim 进行仿真。
4. 编译和下载：完成代码编写和测试后，需要重新编译整个工程。
编译完成后，可以在 "Output_files" 文件夹中找到一个 .sof 文件。
这个文件可以通过 JTAG 方式下载到 FPGA 运行。
将下载器连接 PC 和开发板，接通电源（注意要先插下载器的 JTAG 排线，然后再上电）。
打开下载界面，选择JTAG 模式，并找到下载文件。
点击 "Start" 按钮开始下载。
以上步骤仅供参考，具体操作可能会因软件版本和项目需求的不同而有所差异。
Quartus软件的基本使用
设计输入
新建工程
Quartus 使用流程
设计输入
新建工程向导
Quartus 使用流程
设计输入
Quartus 使用流程
为工程和顶层文件命名
工作库 工程名
工程的顶层设计实体名， 名字一定要和设计文件中 的实体名匹配,可以和工程 名不一致
任何一项设计都是一项工程，都必须为此工程建立一个放置 与此工程相关的所有设计文件的文件夹，此文件夹被默认为工作 库（work library)，一般不同的设计项目最好放在不同的文件夹 中，而同一工程的所有文件都必须放在同一文件夹中。
• 2）单击“Hardware Setup”按钮，在弹出对话框中，双击 “USB-Blaster”，点击Close。
• 3）单击Add File，选择编译生成的.sof文件。
• 4）点击“Start”按钮，即可将配置文件下载进KX-DN系列 现代计算机组成原理系统中的FPGA中。
文件下载
硬件设置
Quartus 使用流程
编译界面
功能和时序仿真
新建波形文件
Quartus 使用流程
功能和时序仿真
保存波形文件
Quartus 使用流程
波形文件名默认Waveform.vwf,不要改为 其它文件名
功能和时序仿真
设置节点
空白处双击可以 进行节点设置
Quartus 使用流程
然后单击该按 钮
功能和时序仿真
设置节点
选择Pins：all
管脚配置
管脚配置好 以后进行编 译！！
实验箱连线
注：在实验箱 断电状态下进 行连线操作。
将实验箱上的 专用时钟输入 端口J17（ CLKB0、 CLKB1）与标 准时钟信号源 1Hz和8Hz分别 进行连接。
QuartusII软件的使用方法
QuartusII软件的使用方法QuartusII的设计流程QuartusII软件的使用方法:1.建立一个放置与此工程相关的所有设计文件的文件夹任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。
一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中.2。
建立工程（1）双击QuartusII软件启动图标，即可启动QuartusII软件，启动界面如图1所示。
（2)选择菜单File→New Preject Wizard命令,即弹出“工程设置”对话框(图2），以此来建立新的工程.(3）在单击“next"后，出现了设置工程的基本信息,如图3所示。
完成图3中基本信息的输入后，单击图3中的“finish ”按钮。
3.建立文件当工程建立好以后，我们就可以建立设计文件.下面我们以一个半加器的VHDL的设计,来介绍在QuartusII如何实现VHDL语言输入。
（1）建立文件.单击“File”菜单下的“New”命令,在弹出“New”对话框如图4所示.在“Device Design Files”页面下双击“VHDL File”选项后建立新文件，如图5所示.图5 VHDL文本编辑窗口（2）输入程序。
在图1-11中输入半加器的VHDL程序,如图6所示。
（3）保存文件.单击保存文件按钮,将输入的VHDL语言程序保存为half_add。
vhd文件，注意后缀名是。
vhd，单击“保存”按钮即可保存文件，如图7.4.编译工程(1）选择目标芯片。
单击“Assigments"菜单下的“device”命令，在弹出的对话框中按照图8进行设置.设置完后单击“finish"。
图1—29图8（2)编译工程。
在图1-11中单击水平工具条上的编译按钮，或选择菜单Processing下的Start Complilation，开始编译。
Quartus使用简介
Quartus使⽤简介第五章QuartusII使⽤指南20 世纪末, 电⼦技术获得了飞速的发展, 在其推动下, 现代电⼦产品⼏乎渗透到社会的各个领域, 有⼒地推动了社会⽣产⼒的发展和社会信息化程度的提⾼, 同时也使现代电⼦产品性能进⼀步提⾼, 产品更新换代的节奏也越来越快。
现代电⼦设计技术的核⼼是EDA ( Electronic Design Automation) 技术。
EDA 技术就是依赖功能强⼤的计算机, 在EDA ⼯具软件平台上, 对以硬件描述语⾔HDL (Hardware Description Language) 为系统逻辑描述⼿段完成的设计⽂件。
⾃动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线) , 以及逻辑优化和仿真测试, 直⾄实现既定的电⼦线路系统功能, EDA 技术使得设计者的⼯作仅限于利⽤软件的⽅式, 即利⽤硬件描述语⾔和EDA 软件来完成对系统硬件功能的实现。
在电⼦设计技术领域, 可编程逻辑器件(PLD) 的应⽤为数字系统的设计带来了极⼤的灵活性, 由于该类器件可以通过软件编程⽽对其硬件的结构和⼯作⽅式进⾏重构, 因⽽使得硬件的设计可以像软件设计那样⽅便快捷。
这极⼤地改变了传统的数字系统设计⽅法、设计过程乃⾄设计概念。
纵观可编程逻辑器件的发展史, 它在结构原理、集成规模、下载⽅式、逻辑设计⼿段等⽅⾯的每⼀次进步都为现代电⼦设计技术的发展提供了不可缺少的强⼤动⼒。
随着PLD 集成规模不断扩⼤、⾃⾝功能的不断完善和计算机辅助设计技术的提⾼, 现代电⼦系统设计领域中的EDA 便应运⽽⽣了。
传统的数字电路设计模式, 如利⽤卡诺图的逻辑化简⼿段以及难懂的布尔⽅程表达式和相应的TTL 或4000 系列到⼩集成规模芯⽚的堆砌技术正在退出历史舞台。
EDA 是20 世纪90 年代初从CAD (计算机辅助设计) 、CAM (计算机辅助制造) 、CAT (计算机辅助测试) 和CAE (计算机辅助⼯程) 的概念发展⽽来的。
QUARTUS基本操作
QUARTUS 基本操作1、认识QUARTUS通过桌面上的快捷图标或者开始菜单打开Quartus 。
或者可以通过双击桌面上的QUARTUS 图标打开。
系统将打开Quartus 的用户界面。
与window 的大多数窗口一样他的主窗口拥有标题栏菜单栏工具栏这样的常规部分。
另外还有资源管理窗、编辑状态显示窗、信息显示窗和工程工作区极大主要部分。
2、编写VHDL 语言设计代码为了输入编写好的VHDL 源代码，我们需要新建一个.vhd 的文件。
在file 菜单下选择New 。
系统将显示新建文件对话框，在其中选择VHDL File ，点击OK 。
工程工作区 资源管理窗 编辑状态显示窗 信息显示窗系统将自动为你打开默认文件名为VHDL1.vhd的源文件编辑窗口。
现在即可在窗口中“1”后面光标闪动处键入你设计的VHDL源代码，键入过程中应注意两点：第一是一定要确认使用英文输入法进行输入以免编译错误；二是为了代码的可读性注意输入的缩进排版。
VHDL是不区分大小写的语言，在编辑源文件的过程中可以灵活运用大小写和缩进来增加源文件的可读性。
编辑完成以后保存方式与Windows常规操作一样，点击File菜单栏中的Save命令进行保存。
由于Quartus辅助设计的过程当中会产生大量的文件，为了工程管理的方便我们一般会为每一个工程新建一个专门的文件夹，所有的的相关文件都保存在其中。
VHDL文件保存时文件名应与其中顶层实体名相同。
保存路径及文件名称等不能使用中文字。
3、建立工程。
Quartus中每一个设计都是一个工程，所以为了完成后面的工作我们要为的设计新建一个工程。
可以点击File菜单栏中的New Project Wizard…命令通过新工程向导来完成。
在打开的新工程向导对话框中为工程选择保存位置，并确定工程名称和顶层实体名。
注意工程名和顶层实体名是默认一致的不必改动，这个名称应当与你的顶层实体所在的VHDL文件名也是一致的。
Quartus使用方法
QUARTUS II 的使用方法一．原理图输入法1.建立新工程。
菜单“file/new project wizard…”命令，弹出下图1所示的对话框，分别输入新工程所在的路径、工程名字和顶层实体的名字。
其中，工程名字和顶层实体的名字必须相同。
图1输入完名字后，点击“next”钮，如果新工程的路径不存在，则会提示创建该路径，如下图2，点击“是（Y）”，即可创建该路径。
图2然后弹出如下图3对话框，图3选择该工程所需要加入的其他文件和库，若没有，则直接点击“next”钮。
再弹出如下图4对话框，图4在此图4中选择目标器件。
点击“next”钮，弹出如图5所示的对话框。
图5在图5的对话框中选择第三方EDA工具，若没有，点击“next”钮，弹出如图6所示的对话框，点击“finish”钮，完成新工程的建立。
图62.建立原理图文件菜单“file/new…”命令，弹出如图7所示的对话框，选择“Block Diagram/Schematic File”，点击“OK”钮。
图7在图8所示的图形编辑窗口中的空白处放置元件符号、输入引脚和输出引脚，并对各输入引脚和输出引脚命名，然后连接各器件。
图8保存文件，菜单“File/Save”命令，弹出如图9所示对话框，文件名默认与工程名相同，扩展名为.bdf。
点击“保存”钮。
图9（若是建立Verilog HDL 文件，则在图7中选择“Verilog HDL File”, 即可弹出文本编辑窗口，在该窗口中输入Verilog HDL 源程序文件后，保存该文件，之后操作就同下面各步骤。
）编译工程。
菜单“Processing/Start Compilation”命令，开始编译，编译成功后，弹出图10所示的窗口。
点击“确定”钮。
图103.建立矢量波形文件。
菜单“File/New…”命令，弹出图11的对话框，选择“Vector Waveform File”，点击“OK”钮。
图11弹出如图12所示的矢量波形编辑窗口，在该窗口左边的空白处双击鼠标左键，弹出如图13所示的“Insert Node or Bus ”对话框。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Quartus Ⅱ的基本使用本手册根据分频电路程序进行讲解Quartus的设置和使用，希望通过本教程可以使初学者拨开云雾见青山。
1、软件的安装现在Quartus Ⅱ软件用的较多的是V6.0版，不过其安装比较麻烦，V7.1和V7.2版的安装相对比较简单。
安装过程可以参考其他手册。
2、工程的建立和组织打开软件可以看到Quartus软件界面如图1所示。
其实Quartus软件的操作界面，很友好操作也相对很简单。
具体的菜单功能参见软件中的“help”项。
图1QuartusⅡ7.2软件的操作界面2.1 新建一个工程file—>new project wizard 如图2所示。
新建一个工程要注意先建一个文件夹，文件夹命名为英文不能含中文字符和空格等特殊字符。
图2新建一个工程将弹出如图3窗口。
图3新建一个工程点击next后弹出下面对话框，图4新建一个工程文件的相关文件名我们可以选择默认的。
图5保存工程文件名弹出下面的对话框后，我们直接选择next即可。
图6新建一个工程图7选择合适的芯片图8新建一个工程按finish完成设置。
图9新建一个工程3、文件的建立和编辑flie—>new在如图10所示，选择VHDL file。
图10新建一个文件编程窗口如下：图11程序文件举例在弹出的窗口中输入以下代码，--后面为注释。
--******************************************************* --本部分是USE定义区LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;--*******************************************************--本部分是ENTITY定义区ENTITY clk_div ISPORT(clk : IN STD_LOGIC;--定义一个标准类型的，方向为输入的数据类型 clk_div2048 :OUT STD_LOGIC;--定义一个标准类型的，方向为输出的数据类型 clk_div1024 : OUT STD_LOGIC;clk_div512 : OUT STD_LOGIC;clk_div256 : OUT STD_LOGIC;clk_div128 : OUT STD_LOGIC;clk_div64 : OUT STD_LOGIC;clk_div32 : OUT STD_LOGIC;clk_div16 : OUT STD_LOGIC;clk_div8 : OUT STD_LOGIC;clk_div4 : OUT STD_LOGIC;clk_div2 : OUT STD_LOGIC;clk_div1 : OUT STD_LOGIC);END clk_div;--*******************************************************--本部分是ARCHITECTURE定义区ARCHITECTURE rtl OF clk_div ISSIGNAL count : STD_LOGIC_VECTOR(13 DOWNTO 0); --定义一个长度为14，名为conter的位矢信号BEGINPROCESS(clk)BEGINIF (clk'event AND clk='1') THEN--上升沿到来时IF(count="11111111111111") THEN--计数计满时count <= (OTHERS =>'0');--归零ELSEcount <= count +1;--将count的值加1END IF ;END IF ;END PROCESS;clk_div2048 <= count(2);--取位矢count的第二位clk_div1024 <= count(3);clk_div512 <= count(4);clk_div256 <= count(5);clk_div128 <= count(6);clk_div64 <= count(7);clk_div32 <= count(8);clk_div16 <= count(9);clk_div8 <= count(10);clk_div4 <= count(11);clk_div2 <= count(12);clk_div1 <= count(13);--取位矢count的第十三位END rtl;在新建的窗口中编辑所需要的程序，注意一定要多加注释和编程规范使程序具有可读性。
编辑好后保存文件，注意保存的文件一定要和工程的顶层文件名一样。
该工程中只有一个文件，我们是把这个文件作为顶层文件，该文件的文件名必须和工程名相同，并且文件中模块名必须和该文件的文件名相同。
保存之后要进行图12的步骤操作。
图12生成.psf文件生成成功后会弹出图13对话框。
图13生成成功弹出对话框我们采用的是多个VHDL程序和图形编程文件相结合的方法，使各个文件很好的结合起来，当然本手册的例子只有一个VHDL文件，但是为了今后的学习和提高，这种方法是不能不会的。
图14新建一个原理图文件注意原理图文件的名字不能与VHDL程序文件的名字一样，否则的话编译的时候就会报错。
原理图文件创建后要把原来建立好的程序模块导入到原理图中，具体操作如下：图15导入选项按图15进行操作后就会弹出图16的对话框。
图16弹出的窗口在左边Project中选择我们所需要的模块。
图17加入程序模块按照图18的方法选择输入端口和输出端口。
图18加入端口按连接关系组成图形设计。
图19原理图设计完成后的全局图图20原理图设计分配引脚后的全局图编4、程序的编辑和引脚分配辑文件前注意要把合适的文件设置成顶层文件。
设计方法为图21所示。
图21设置成顶层文件设置完成口按图22所示进行编译。
图22开始仿真如图23，选择引脚分配功能。
图23分配引脚将弹出如图24的窗口，我们在Location处双击，然后选择或直接输入芯片的管脚（直接输入只需要数字，如41）图24分配引脚界面引脚分配完毕之后我们还需要再编译一次，使管脚定义信息加入相关文件。
5、文件的波形仿真File->New，点击Other Files，选择Vector Wavetom File，新建一个波形文件。
图25新建一个波形文件加入波形：双击图26画框部分区域。
图26波形文件界面弹出如图27窗口，选择Node Finder图27波形文件设置对话框点List图28波形文件设置对话框将会出现所有定义的管脚，将所有管脚移到右边框中，并选OK，如图29。
按OK结束后弹出图30对话框。
图30设置完成后对话框按OK结束，保存文件，文件名字选择默认即可。
将出现图31图形。
图31仿真界面要进行仿真类别的设置，如图32。
图32选择设置功能选择仿真类型。
图33仿真类型的选择图34设置输入时钟的类型图35选择周期的大小设置完成后的图形如图36所示。
图36设置完时钟的图形图37添加到仿真网络表中上面设置完成之后就可以进行仿真了。
图38开始仿真为了方便观看波形，我们可能需要用到全屏显示和放大缩小，分别如下图，其中点击了放大缩小按钮后，点击左键为放大，右键为缩小。
图39仿真结果波形6、程序的烧写硬件连接：1）将手接触接地装置，或用自来水冲洗并擦干，防止静电影响；2）将配套的螺丝安装到实验板的四个支柱孔上，将实验板放到绝缘物体上（下面千万不要放钥匙、螺丝刀等物体）；3）正确连接下载线，注意目标板和PC机至少有一方处于断电状态；4）将配套电源一端和实验板电源接口相连，另一端和220V市电相连；5）打开电源开关（如果要取下并口线，请先关闭电源，防止产生瞬时电流对你并口产生影响）。
图40选择程序的烧写功能在初次使用的时候，需要进行下面的设置点击Programmer将会弹出下面的窗口，点击Hardware Setup。
在弹出窗口中点击Add Hardware，选择ByteblasterMv or ByteblasterII，点击OK选择Program、Verfy和Blank Check，点击START，图41仿真的设置附录1、Quartus使用问题及解决方法总结在QuartusII下进行编译和仿真的时候，会出现一堆warning，有的可以忽略，有的却需要注意，虽然按F1可以了解关于该警告的帮助，但有时候帮助解释的仍然不清楚，大家群策群力，把自己知道和了解的一些关于警告的问题都说出来讨论一下，免得后来的人走弯路.。
下面是收集整理的一些经验如有不对的地方，请指正，如果觉得好。
1、Found clock-sensitive change during active clock edge at time <time> on register "<name>"原因：vector source file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。
而时钟敏感信号是不能在时钟边沿变化的。
其后果为导致结果不正确。
措施：编辑vector source file2、Verilog HDL assignment warning at <location>: truncated value with size <number> to match size of target (<number>原因:在HDL设计中对目标的位数进行了设定，如:reg[4:0] a;而默认为32位，将位数裁定到合适的大小措施:如果结果正确，无须加以修正，如果不想看到这个警告，可以改变设定的位数。
3、All reachable assignments to data_out(10) assign '0'，register removed by optimization原因:经过综合器优化后，输出端口已经不起作用了4、Following 9 pins have nothing， GND，or VCC driving data in port -- changes to this connectivity may change fitting results原因:第9脚，空或接地或接上了电源措施:有时候定义了输出端口，但输出端直接赋‘0’，便会被接地，赋‘1’接电源。