ARM嵌入式系统开发典型模块

“黑色经典”系列之《ARM嵌入式系统开发典型模块》第4章JTAG调试接口模块《ARM嵌入式系统开发典型模块》4.1 JTAG调试接口简介JTAG（Joint Test Action Group，联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。

JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP（Test Access Port，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。

目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA 器件等。

标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。

JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。

JTAG接口还常用于实现ISP（In-System Programmable在线系统编程）功能，如对Flash器件进行编程等。

通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。

4.2 JTAG接口的结构4.2.1 JTAG接口的主要结构在硬件结构上，JTAG接口包括2部分：JTAG端口和控制器。

与JTAG接口兼容的器件件可以是微处理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、ASIC或者是其他符合IEEE 1149.1规范的芯片。

IEEE 1149.1标准中规定对应于数字集成电路芯片的每个引脚都设有一个移位寄存单元，称为边界扫描单元BSC（Boundary Scan cell）。

它将JTAG电路与内核逻辑电路联系起来，同时隔离内核逻辑电路和芯片引脚，由集成电路的所有边界扫描单元构成边界扫描寄存BSR（Boundary Scan Register）。

边界扫描寄存器电路仅在进行JTAG测试时有效，在集成电路正常工作时无效，不影响集成电路的功能。

具有JTAG接口的芯片内部结构如图4.1所示。

在对多个具有JTAG芯片编程时，可以组成JTAG菊花链结构（Daisy chain），是一种特殊的串行编程方式。

每片TDI输入端与前面一片的TDO输出端相连，最前面一片的TDI端和最后一片的TDO端与JTAG编程接口的TDI、TDO分别相连，如图4.2所示。

链中的器件数可以很多，只要不超出接口的驱动能力即可。

通过状态机控制，可以使非正在被编程器件的TDI端直通TDO端，这样就可以使数据流形成环路，对各器件按序进行编程。

使用者可以通过读取每个芯片特有的识别码知道该器件在链中的位置。

《ARM嵌入式系统开发典型模块》图4.1 JTAG接口芯片内部结构图图4.2 JTAG菊花链结构图（1）指令寄存器IR：由2个或更多个指令寄存单元和指令译码器组成，通过它可以串行输入执行各种操作的指令。

（2）数据寄存器组：是一组基于电路的移位寄存器。

操作指令被串行装入由当前指令所选择的数据寄存器。

随着操作的执行，测试结果被移出。

（3）边界寄存器DR：在内部逻辑电路和各引脚之间均插入了一串边界扫描单元，形成了由TDI到TDO之间的边界寄存器链。

（4）旁路寄存器BP：它只是1位寄存器。

它的一端与TDI相连，另一端与TDO相连。

在指令控制下，由TDI输入的数据可以直接经由本片的旁路寄存器送到TDO。

使用旁路寄存器，可以越过片1、片2的边界寄存器，仅经过它们的旁路寄存器直接向片3输入数据。

（5）测试访问端口（TAP）控制器：TAP控制器是一个16状态的莫尔型同步时序电路，响应于测试时钟TCK 的上升沿。

在TCK和TMS协同配合下确定来自TDI的串行数据是指令码还是测试码，进而产生ClockDR、ClockIR、UpdateIR、UpdateDR、ShiftDR和Mode、Control 等信号，实现对IR和DR的设置和控制。

（6）测试总线：这种芯片至少有4个供边界扫描用的附加引脚：TCK、TMS、TDI和TDO。

还可以另设一个引脚TRST。

TCK是测试时钟输入引脚，TMS是测试方式选择引脚，TDI是测试用输入引脚，TDO是测试用输出引脚。

这4个引脚构成了测试总线。

TRST供TAP控制器复位用。

4.2.2 JTAG引脚定义JTAG接口主要包括4个引脚：TMS、TCK、TDI和TDO以及一个可选配的引脚TRST，用于驱动电路模块和控制执行规定的操作。

各引脚的功能如下。

（1）TCK（Test Clock Input）：JTAG的测试时钟，为TAP控制器和寄存器提供测试参考。

在TCK的同步作用下通过TDI和TDO引脚串行移入或移出数据及指令。

同时，TCK为TAP 控制器状态机提供时钟。

（2）TMS：TAP控制器的模式输入信号。

TCK的上升沿时刻TMS的状态确定TAP控制器即将进入的工作状态。

通常TMS引脚具有内部上拉电阻，以保证该引脚在没有驱动时处于逻辑1状态。

（3）TDI：JTAG指令和数据寄存器的串行数据输入端。

TAP控制器的当前状态以及保存在指令寄存器中的具体指令决定对于一个特定的操作由TDI装入哪个寄存器。

在TCK的上升沿时刻，TDI引脚状态被采样，结果送到JTAG寄存器组。

（4）TDO：JTAG指令和数据寄存器的串行数据输出端。

TAP控制器的当前状态以及保持在指令寄存器中的具体指令决定对于一个特定的操作哪个寄存器的内容送到TDO输出。

对于任何已知的操作，在TDI和TDO之间只能有一个寄存器（指令或数据）处于有效连接状态。

TDO在TCK的下降沿改变状态，并且只在数据通过器件移动过程中有效。

该引脚在其他时间处于三态状态。

（5）TRST：测试复位输入信号，低电平有效，为TAP控制器提供异步初始化信号。

《ARM嵌入式系统开发典型模块》4.3 JTAG接口的内部操作4.3.1 边界扫描在JTAG调试当中，边界扫描（Boundary-Scan）是一个很重要的概念。

边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。

因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器单元（Boundary-Scan Register Cell）。

当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。

通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。

对于芯片的输入管脚，可以通过与之相连的边界扫描寄存器单元把信号（数据）加载到该管脚中去；对于芯片的输出管脚，也可以通过与之相连的边界扫描寄存器“捕获”（CAPTURE）该管脚上的输出信号。

在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。

这样，边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。

另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。

一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。

边界扫描链可以串行地输入和输出，通过相应的时钟信号和控制信号，就可以方便地观察和控制处在调试状态下的芯片。

利用边界扫描链可以实现对芯片的输入输出进行观察和控制。

边界扫描链由若干具有相同结构的扫描单元组成，其基本结构与控制如图4.3所示。

图4.3 扫描链与扫描单元结构与控制边界扫描单元的控制信号包括2类：一类是由TAP控制器产生的时序控制信号，另一类是由指令译码器产生的译码信号。

扫描链的时序，大致可分为3个阶段。

（1）捕获阶段：扫描单元从并行的数据输入捕获数据到S触发器。

（2）移位阶段：扫描单元将S触发器中的值，串行移位到下一级扫描单元的S触发器中，并将其前一级扫描单元S触发器中的值移入。

（3）更新阶段：所有扫描单元并行地将其S触发器中的值，输入到U触发器中。

为实现这3个阶段，需要TAP控制器产生的3个控制信号。

此外，还需要一个指令译码信号，控制是否将U触发器中的值传入核心逻辑。

表4.1给出了一种符合JTAG标准的边界扫描链的控制信号。

表4.1 边界扫描链中扫描单元的控制信号问对象。

下面，让我们从TAP（Test Access Port）开始。

TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器（DR）和指令存器（IR）。

对整个TAP的控制是通过TAP Controller来完成的。

TAP总共包括5个信号，TCK、TMS、TDI、TDO和TRST，其中4个是输入信号接口，另外1个是输出信号接口，上面已经作了介绍。

一般，我们见到的开发板上都有一个JTAG接口，该JTAG接口的主要信号接口就是这5个。

通过TAP接口，对数据寄存器（DR）进行访问的一般过程如下。

（1）通过指令寄存器（IR），选定一个需要访问的数据寄存器。

（2）把选定的数据寄存器连接到TDI和TDO之间。

（3）由TCK驱动，通过TDI，把需要的数据输入到选定的数据寄存器当中去；同时把选定的数据寄存器中的数据通过TDO读出来。

下面我们一起来了解一下TAP的状态机。

TAP的状态机如图4.4所示，共有16个状态。

《ARM嵌入式系统开发典型模块》在图中，每个六边形表示一个状态，六边形中标有该状态的名称和标识代码。

图中的箭头表示了TAP Controller内部所有可能的状态转换流程。

状态的转换是由TMS控制的，所以在每个箭头上标有tms = 0或者tms = 1。

在TCK的驱动下，从当前状态到下一个状态的转换是由TMS信号决定。

假设TAP Controller的当前状态为Select-DR-Scan，在TCK的驱动下，如果TMS＝0，TAP Controller进入Capture-DR状态；如果TMS=1，TAP Controller进入Select-IR-Scan状态。

图4.4 TAP控制器状态转换图这个状态机看似很复杂，理解以后会发现这个状态机其实很直接、很简单。

观察上图可以发现，除了Test-Logic Reset和Test-Run/Idle状态外，其他的状态有些类似。

例如Select-DR-Scan和Select-IR-Scan对应，Capture-DR和Capture-IR对应，Shift-DR和Shift-IR 对应，等等。

在这些对应的状态中，DR表示Data Register，IR表示Instruction Register。

寄存器分为2大类，数据寄存器和指令寄存器。

标识有DR的状态是用来访问数据寄存器的，而标识有IR的状态是用来访问指令寄存器的。

下面具体介绍它们表示的意义及功能。

（1）Test-Logic Reset系统上电后，TAP Controller自动进入该状态。