8086最小模式典型配
微机原理复习题答案
微机原理复习大纲复习范围：1作业2.书上例题3•课堂上反复强调的内容4•复习题微机原理复习题一、飆选择题1. PC 机是（C）A、单片机B、单板机C、微型计算机D、微型计算机系统2. CPU中运算器的主要功能是（D ）A、算术运算B、逻辑运算C、函数运算D、算术运算和逻辑运算3. 8086CPU中的段寄存器用来存放（C）A、存储段的物理地址B、存储器的逻辑地址C、存储器的段基值D、存储器的起始地址4.8086系统中内存储器的地址空间为1M ,而在进行I/O读写时,有效的地址线是（B ）A、高16位B、低16位C、高8位D、低8位5. 8086CPU在进行写内存操作时，控制信号M/IO和DT / R是（D ）A、00B、0 1C、1 0D、1 16.芯片8288在8086CPU系统中用作（C）A、总线锁存器B、总线驱动器C、总线控制器D、总线仲裁器7.有一静态RAM芯片的地址线为A O~A9/数据线为D O~D3/则该存储器芯片的存储容量为（D）A、2Kx4 位B、1KB（B:字节）C、2KBD、1K X4位8.在16位存储系统中,为了（C）,存储字最好存放在偶地址。
A、便于快速寻址B、节省所占的内存空间C、减少执行指令的总线周期D、减少读写错误9.有一8086系统的中断向量表,在003CH : 003FH单元开始依次存放34H、FEH、00H和F0H四个字节,该向量对应的中断类型码和中断服务程序的入口地址分别为（C）A、0EH , 34FE : 00F0HB、0EH , 0F000 : 0FE34HC、0FH , 0F000 : 0FE34HD、0FH , 00F0H : 34FEH10.8259A可编程中断控制器中的中断服务寄存器ISR用于（A ）A、记忆正在处理中的中断B、存放从夕卜设来的中断请求信号C、允许向CPU发中断请求D、禁止向CPU发中断请求11.当8255A工作在方式1的输入状态时，8255A与外设之间的联络信号为（C ）A、IBF、ACKB、OBF、ACKC、IBF、STBD、OBF、STB12. 8253可编程定时/计数器的计数范围是（D ）A、0-255B、1-256C、0-32768D、1-6553613.可编程定时器/计数器8253的6种工作方式中”既可软件启动”又可硬件启动的是（B ）A、方式1,2; 8、方式2,3; （：、方式3,5; 。
8086的总线操作和时序及工作模式
READY
RESET
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI
INTR CLK GND
8088
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9
32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
状态Ti
总线操作与时序
➢ 时序（Timing）是指信号高低电平（有效或无效）变化及 相互间的时间顺序关系
➢ 总线时序描述CPU引脚如何实现总线操作
5.1 时钟周期、总线周期和指令周期
描述总线操作的CPU时序有三级 ◦ 指令周期 → 总线周期 → 时钟周期 指令周期（Instruction Cycle） 1、 8086CPU执行一条指令所需要的时间称为指令周期 （Instruction Cycle） 。 2、一个指令周期由一个或若干个总线周期组成，不同指令 的指令周期不是等长的，最短为一个总线周期，长的指令周 期，如乘法指令周期，长达124个时钟周期。
地址总线
数据总线
数据总线
控制总线
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
第2章28086工作模式、基本时序
8086有3个空闲周期，8088中无
T1
T2
T3
T4
Ti
Ti
Ti
T1
T2
T3
T4
CLK
ALE
INTA AD7-AD0
中断类型码
4．总线响应周期 当系统中有其它的总线主设备请求总线控制时， CPU进入
总线响应周期。
CLK HOLD
T1或T4下降沿
...
...
...
HLDA
... ...
...
数据、地址总线
... AD15-0、A9-16、S6-3
... 8086使用总线
...
... 3）8087，8089使用总线
5）8086重新控制总线
课后作业： 2.4 2.14 2.19 2.20 2.21
READY RDY2
5 6
READY，当外部器件准备好后向CPU AEN2 7
发出就绪信号。
CLK 8 GND 9
8284A
18 VCC 17 X1 16 X2 15 ASYNC
14 EFI 13 E/C 12 OSC 11 RES 10 RESET
（2）地址锁存电路
8086为了实现AD0-15引脚的复用功能，须 使用地址锁存电路。
I/O
I/O 设备
系 统
控制器产生。
CPU 245
（3）用于构成多处理机和
总
DB 线
数学协处理器大型系统。
8288
CB
2.4 8086微处理器的基本工作时序
2.4.1 时钟周期、总线周期和指令周期
时钟周期 T：CPU工作的时间脉冲。由时钟发生电路提供，每个时间脉冲 的间隔时间为时钟周期。 总线周期： 每4个时钟周期完成一次总线操作，即一个操作数的读/写操 作，称为总线周期。
8086-8088的引脚信号和工作模式
M/IO
DT/R
SS0
1
0
0
1
0
1
1
1
0
1
1
1
0
0
0
0
0
1
0
1
0
0
1
1
性能 中断响应 读IO/M端口 写IO/M端口
暂停 取指 读存贮器 写存贮器 无作用
图2-7是8088在最小模式下的典型配置
8284A
CLK
RESET READY
MN / MX
ALE
BHE
A19~A16
AD15~AD0 8086
1．QSl和QS0指令队列状态信号 2．S2，S1，S0总线周期状态信号 3．LOCK总线封锁信号 4．RQ/GT1，RQ/GT0 总线请求信号输入／总线请求 允许信号输出
图2-8 8086最大工作模式的典型配置
READY RESET
8284A CLK
CLK
RESET READY
MN/ MX
BHE A19~A16
微机原理与应用
8086/8088的引脚信号和工作模式
1.1 最小模式和最大模式的概念 所谓最小模式，就是在系统中只有8086一个微处理器。
在这种系统中，所有的总线控制信号都直接由8086产生， 因此，系统中的总线控制逻辑电路被减到最少。
最大模式是相对最小模式而言，在此系统中，包含 两个或两个以上的微处理器，其中一个主处理器就是 8086，其他的处理器称为协处理器，它们是协助主处理 器工作的。和8086配合的协处理器有两个。一个是数值 运算协处理器8087，一个是输入／输出协处理器8089。
LOCK
CRQLCK ANYRQST
8086最小模式系统配置
Vcc +5v(指明是最小模式)如果MN / MX 接(GND)地线则为最大模式 时钟发生器 RES CLK 时间片轮转 READY 1 就绪 RESET 4个时钟周期以上的高电平。
RDWRM / IO ALE 8086CPU A19 ~A16 AD15~AD0 DEN DT/R MN / MX STB 8282/8283OE 2片8286/8287 T 地址/数据 地址 存储器DATAI/O 芯片 DA TA BHE OE BHE 20位 16位 地址总线 数据总线 RD 和WR 低电平有效，对存储器或I/O 读写数据是由M/IO 决定.M/IO 为高电平时，CPU 正在访问存储器；为低电平时，CPU 正在访问I/O 端口。
DR 允许数据从存储器到CPU ；WR 允许数据从CPU 到存储器。
RD 和WR 在读、写总线周期的T2\T3\TW 状态，RD 和WR 为低电平有效。
8086CPU 的内部和外部的时间基准信号由CLK 提供。
CLK 信号由是外部时钟发生器8284A 产生。
1片8284A 3片 地址锁存 双向数据总线收发器 只能出 能出能进 数据允许信号，用作数据收发器8286、8287的输出允许信号。
增加数据驱动能力。
数据发送、接收控制信号，用来控制数据收发器8286、8287的数据传送方向。
为1时，CPU 发送数据，完成写操作；为0时，CPU 从外部接收数据，完成读操作。
RESET 为0 CPU 重启（CS=FFFF 、IP=0开始执行） T1，传送的是地址信息 地址锁存允许信号 选通信号低：锁存器8位数据输到数据总线上；高：接地。
驱动数据总线 /*输入、输出、中断为低电平有效，其它为高电平*/。
第二章 8086系统
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
微机原理填空题
填空题（把答案填写在题中横线上，每空1分，共20分）1 . 8086/8088CPU的数据线和地址线是以___分时复用____方式轮流使用的。
2 . CPU中的总线接口部件BIU，根据执行部件EU的要求，完成___CPU__________与 ____ I/O设备__或____存储器_____的数据传送。
3 . 8086中的BIU由__________4___个_______16______位段寄存器、一个_________16____位指令指针、________6_____字节指令队列、___20__________位地址加法器和控制电路组成。
4 . 8086/8088构成的微机中，每个主存单元对应两种地址：段地址___和_____偏移地址_____。
5 . 对于8259A的中断请求寄存器IRR，当某一个IRi端呈现_____1________时，则表示该端有中断请求。
6 . 若8259A中ICW2的初始值为40H，则在中断响应周期数据总线上出现的与IR5对应的中断类型码为_______45H______。
7 . 在存储器的层次结构中,越远离CPU的存储器，其存取速度_____越慢________，存储容量_______越大______，价格______越低_______。
8 . 存储器的存取速度可用___存取时间__________和____存取周期_________两个时间参数来衡量，其中后者比前者大。
9 . 中断返回指令IRET总是排在_______最后______。
10 .若8255A的系统基地址为2F9H，且各端口都是奇地址，则8255A的三个端口地址为_______2FAH，2FCH，2FEH______。
3、与十进制数45等值的二进制数是101101B 。
4、在标志寄存器FLAGS中，中断允许标志位IF表示系统是否允许响应外部的可屏蔽中断，如果IF= 1 ，表示允许响应。
5、执行部件EU由通用寄存器、标志寄存器、运算器(ALU)和EU控制器等组成.6、8086微处理器有20条地址线，可以配置1MB(1048 576字节)的内存储器，地址编号范围为00000H～OFFFFFH 。
简述8086最小模式下的总线读操作和写操作的过程
观察8086最小模式下的总线读操作和写操作的过程，我们首先要了解8086处理器的基本结构和工作原理。
8086处理器是一种16位的微处理器，它具有20条位置区域总线和16条数据总线，采用小端模式存储数据。
在最小模式下，8086处理器通过最基本的方式与外部设备进行通信，即使用最小配置的控制信号和数据线。
这样的设计使得了解8086最小模式的总线读写操作成为首要的事情。
在8086最小模式下，总线读操作的过程可以简要概述为以下几个步骤：1. 位置区域提取当8086处理器需要进行读操作时，首先会将内存位置区域放置在位置区域总线上，由外部设备识别。
2. 存储器响应外部设备会根据位置区域总线上的位置区域信息，判断是否有存储器需要响应，如果有，则从数据总线上将数据传送给8086处理器。
3. 数据接收8086处理器将从数据总线上接收到的数据，存储到内部的数据寄存器中，以便后续的处理和使用。
而在8086最小模式下，总线写操作的过程则包括以下几个步骤：1. 位置区域提取与总线读操作类似，8086处理器在进行写操作时，也会将内存位置区域放置在位置区域总线上，以指明要写入数据的存储单元。
2. 数据发送8086处理器将要写入的数据放置在数据总线上，等待外部设备进行响应并接收数据。
3. 存储器响应外部设备接收到数据后，会根据位置区域总线上的位置区域信息，将数据存储到指定的存储单元中。
通过以上对8086最小模式下的总线读写操作过程的简要描述，我们可以初步了解到在最小配置下，8086处理器是如何通过位置区域总线和数据总线与外部设备进行读写操作的。
但要更深入地理解和掌握这些过程，我们需要更详细地了解8086处理器在总线读写操作过程中各种控制信号的使用，以及外部设备的响应方式和时序要求。
这涉及到了处理器的时序控制和总线控制，是非常复杂和深入的内容。
同时也需要深入了解8086处理器的寻址方式、存储器结构、数据传送方式等相关知识，以便更全面地理解总线读写操作的实际应用。
习题5-处理器总线时序与系统总线
习题五 处理器总线时序与系统总线主要内容：处理器总线时序与系统总线。
8086／8088CPU 外部引脚信号；8086／8088系统组成和总线时序。
5.1 8086/8088 CPU 有40条引脚，请按功能对它们进行分类？【答】 按功能可分为:地址总线:AD0～AD15,A16～A19,ALE,BHE;数据总线:AD0～AD15,DEN,DT/R;控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET.5.2 8086/8088 有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？【答】MN/MX 引脚接至电源(+5V),则8086CPU 处在最小组态（模式）;MN/MX 引脚接地,则8086CPU 处在最大组态（模式）。
在最大模式下，需要用外加电路来对CPU 发出的控制信号进行变换和组合，以得到对存储器和I/O 端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。
5.3 8086／8088 CPU 的地址总线有多少位？其寻址范围是多少？【答】8086/8088CPU 的地址总线均为20位,.8086/8088CPU 的寻址范围为1MB;5.4 在 8086／8088CPU 工作在最小模式时，（l ）当CPU 访问存储器时，要利用哪些信号？（2）当CPU 访问外设接口时，要利用哪些信号？（3）当HOLD 有效并得到响应时，CPU 的哪些信号置高阻？【答】（1）当CPU 访问存储器时, 要利用ALE (地址锁存允许信号输出)，DEN (数据允许信号)，R DT /(数据收发信号)，IO M /(存储器/输入输出控制信号输出)，RD （读信号输出），WR (写信号输出)，(高8位数据总线充许)，NMI (非屏蔽中断输入引腿)。
（2） 当CPU 访问外设接口时,要利用当CPU 访问存储器时,ALE(地址锁存允许信号输出)，(数据允许信号)R DT /(数据收发信号)，IO M /(存储器/输入输出控制信号输出)，RD （读信号输出），WR 写信号输出，高8位数据总线充许，INTA (中断响应信号输出)。
微机原理第05讲
4． DMA控制信号引脚 DMA传输是一种不经过CPU，在内存和I/O设备之间直 接传输数据的方法。进行DMA传输之前要向CPU申请使用 总线并取得认可。 （1）HOLD（Hold Request） 总线请求信号。输入，高 电平有效，表示有其他设备向CPU请求使用总线。 （2）HLDA（Hold Acknowledge） 总线请求响应信号。 输出，高电平有效。 CPU在每个时钟周期都检测HOLD引 脚，当检测到该信号，并且CPU允许其它部件占用总线， 则在当前总线周期的T4 状态发送HLDA信号，同时让出总 线使用权（所有三态总线处于高阻态，从而不影响外部的 存储器与I/O设备交换数据）。总线申请部件接到HLDA有 效信号后即可接管总线进行操作，直到操作完成、撤销 HOLD信号，CPU才重新接管总线。
5
2． 时钟发生器8284与8086的连接
8284通过外接晶振芯片产生时钟信号，并对这个信号 3分频，产生占空比为1/3的时钟信号CLK送往8086 CPU。 8284还对外部输入的 RESET和READY信号 进行同步，产生与CLK 同步的复位信号RESET 和准备就绪信号READY 送往8086。
2
二、 最小模式系统 1. 典型配置： 1. 8086CPU 2. 1片时钟发生器8284 3. 3片地址锁存器8282 4. 2片总线驱动器8286(总线数据收发器)
3Байду номын сангаас
4
CPU及其外围芯片合称为CPU子系统。 外围芯片的作用是： （1）为CPU工作提供条件：提供适当的时钟信号，对 外界输入的控制/联络信号进行同步处理； （2）分离CPU输出的地址/数据分时复用信号，得到独 立的地址总线和数据总线信号，同时还增强它们的驱 动能力； （3）对CPU输出的控制信号进行组合，产生稳定可靠、 便于使用的系统总线信号。
微机原理与接口技术小题复习
微机原理与接口技术小题复习一、填空1.8086CPU 从偶地址读写一个字时，需要 1 个总线周期，从奇地址读写一个字时，需要 2 个总线周期。
2.如果CS=1200H ，IP=FF00H ，则程序指令在内存的实际地址 (物理地址)为 21F00H 。
3.8086/8088提供的能接收外部中断请求信号的引脚是 INTR 和 NMI 。
4.（接上题）两种请求信号的主要不同之处在于 是否有屏蔽 。
5.8086在最小模式的典型配置有8086、8284、 8282 和 8286 。
6.8086有16位数据线，当 B H E 脚的信号为 高 电位时，实现了高8位的数据传输。
7.下述机器数形式可表示的数值范围是(请用十进制形式写出):单字节无符号整数_0~255_；单字节有符号整数__-128~+127_____。
8.8086/8088的标志寄存器中的溢出标志位是 O F, 中断允许标志位是 I F 。
9.8086/8088CPU 内部结构按功能可分成两部分，即 执行单元 和 总线接口单元 。
10.8086CPU 指令队列长度为 6 ，8088CPU 指令队列长度为 4 。
11.当CPU 进行数据输出时，R DT /为 高 电平，控制信号IO M /必须是__低____，当CPU 进行数据输入时R DT / 为 低 电平。
12.当存储器的读出时间大于CPU 所要求的时间时，为保证CPU 与存储器时序的正确配合，就要利用 READY （8086CPU ）腿信号，使CPU 插入一个等待状态。
13.8086/8088的中断响应用2个总线周期，从INTA 引脚输出2个负脉冲。
14.8086CPU 的数据线的位数为 16 位，I/O 地址线的位数为 16 位。
15.当8086/8088的引脚MX MN /接高电位时，便工作于 最小 模式；当引脚MX MN /接地时，便工作于 最大 模式。
16.若8086CPU 从3A217H 存储单元中读取一个字要占用 2 总线周期，若从3A210H 存储单元中读取一个字要占用 1 总线周期。
微机原理课后单元习题-单元2-8086cpu
习题二 8086微处理器答案主要内容：主要介绍8086／8088CPU内部结构。
了解80X86CPU的特点。
2.1 8086 CPU在内部结构上由哪几部分组成?其功能是什么?【答】8086的内部结构分成两部分。
总线接口部件BIU，负责控制存储器与I/O端口的信息读写，包括指令获取与排队、操作数存取等。
执行部件EU负责从指令队列中取出指令，完成指令译码与指令的执行行。
2.2 8086的总线接口部件有那几部分组成? 其功能是什么?【答】8086的总线接口部件主要由下面几部分组成：4个段寄存器CS/DS/ES/SS，用于保存各段地址；一个16位的指令指针寄存器IP，用于保存当前指令的偏移地址；一个20位地址加法器，用于形成20位物理地址；指令流字节队列,用于保存指令；存储器接口，用于内总线与外总线的连接。
2.3 8086的执行单元（部件）由那几部分组成?有什么功能?【答】8086的执行单元部件主要由下面几部分组成：控制器、算数逻辑单元、标志寄存器、通用寄存器组。
（1）控制器，从指令流顺序取指令、进行指令译码，完成指令的执行等。
（2）算数逻辑单元ALU，根据控制器完成8/16位二进制算数与逻辑运算。
（3）标志寄存器，使用9位，标志分两类。
其中状态标志6位，存放算数逻辑单元ALU 运算结果特征；控制标志3位，控制8086的3种特定操作。
（4）通用寄存器组，用于暂存数据或指针的寄存器阵列。
2.4 8086内部有哪些通用寄存器？【答】四个16位数据寄存器AX、BX、CX、DX，二个指针寄存器SP、BP, 二个变址寄存器SI、DI。
这些寄存器使用上一般没有限制，但对某些特定指令操作，必须使用指定寄存器，可参考后面指令系统章节。
2.5 8086内部有哪些段寄存器？各有什么用途？【答】四个16位段寄存器：CS、DS、SS、ES，分别保存代码段、数据段、堆栈段与扩展段的段地址。
2.6 8086CPU状态标志和控制标志又何不同?程序中是怎样利用这两类标志的? 8086的状态标志和控制标志分别有哪些?【答】（1）标志分两类：状态标志（6位）,反映刚刚完成的操作结果情况。
8086微处理器
2021年1月30日星期六
2021年1月30日星期六
1.3 8086系统存储器的组织
8086系统在实模式下允许的最大寻址空间是1 MB，8086工 作在实模式，其地址宽度为20位，采用存储器地址分段的方法 来解决16位字长机器提供20位地址的问题。
1.存储器地址分段 2.逻辑地址与物理地址的计算
2021年1月30日星期六
1.4 8086/8088微处理器的引脚功能
总线控制逻辑。
4 6字节的指令队列。
2021年1月30日星期六
2.执行部件EU
算术逻 辑单元ALU
标志 寄存器
通用寄 存器组
EU控制器
2021年1月30日星期六
பைடு நூலகம்
1.2 8086的寄存器
1.通用寄存器 通用寄存器除了可以存放通用数据以外，都还有自己的特定功能。 2.专用寄存器 8086及以前的机器专用寄存器包括IP、SP和FLAGS 3个16位寄存器。 3.段寄存器 8086有4个16位段寄存器。
8086微处理器
8086微处理器是Intel系列的16位微处理器，它采用HMOS 工艺制造，双列直插，有40个引脚。8086微处理器的电源为单 一5V，主时钟频率为5 MHz～10 MHz。它的外部数据总线为16 位，地址线为20根。因为可用20位地址，所以可寻址的地址空 间达1 MB。
2021年1月30日星期六
SS（stack segment）
微机
微机原理课程小测验一、填空题1·8086CPU从偶地址读写一个字时，需要 1 个总线周期，从奇地址读写一个字时，需要 2 个总线周期。
2·如果CS=1200H，IP=FF00H，则程序指令在内存的实际地址(物理地址)为 21F00H 。
3·8086/8088提供的能接收外部中断请求信号的引脚是 INTR 和 NMI 。
4·（接上题）两种请求信号的主要不同之处在于是否有屏蔽。
5·8086在最小模式的典型配置有8086、8284、8286和 8282 。
6·8086有16位数据线，当BHE腿的信号为低电位时，实现了高8位的数据传输。
7．8086与8284A有哪三条信号腿相连接。
READY，RESET，CLK。
8. 256×4位SRAM组成32K×8位存储容量。
需要256个SRAM芯片，需要8根片内地址选择线，该存储系统最少需要15根地址选择线。
9.单片8259A可管理 8 级可屏蔽中断，3片级联最多可管理 22 级可屏蔽中断。
10.8253内部有三个独立16位计数器通道，每个计数器通道均可采用 6 种不同方式工作。
11．3·8086CPU指令队列长度为 6个字节，8088CPU指令队列长度为 4个字节12. 4.当CPU进行数据输出时，DT/R为高电平，当CPU进行数据输入时，DT/R为低电平。
13．当存储器的读出时间大于CPU所要求的时间时，为保证CPU与存储器时序的正确配合，就要利用 READY （8086CPU）腿信号，使CPU插入一个等待状态。
14.8086/8088的中断响应用2个总线周期，从 INTA引脚输出2个负脉冲.15.8253可采用 6 种操作方式，8255可采用 3 种操作方式。
16 . 8086CPU的内存寻址空间最大为 1M 字节，I/O接口寻址能力为 64K 个端口。
17. 8250在(异步)工作方式下，传输一个字符时，一般有5～8个数据位和1个起始位，还必需至少有1个停止位。
8086外部基本引脚与工作模式
A0
操
作
0 从偶地址开始读/写一个字
0 从偶地址单元或端口读/写一个字节
1 从奇地址单元或端口读/写一个字节
1 从奇地址开始读/写一个字 0 （在两个总线周期传送16位数字）
所用的数据引脚
AD15~AD0 AD7~AD0 AD15~AD8 AD15~AD8 AD7~AD0
从偶 A0=0 BHE=1
8086的内部结构
AH
AL
BH
BL
CH
CL
DH
DL
SP
BP
DI
SI
通用 寄存器
16位
地址加法器
20位
Σ
16位
CS DS SS ES IP
内部寄存器
输入/输出 控制电路 外部
总线
暂存寄存器
ALU 标志
执行部分 控制电路
指令队列缓冲器
1 2 34 5 6
8位
执行部件EU
总线接口部件BIU
返回本节
表2.2 S3、S4代码组合与当前段寄存器的关系(了解其含义！)
待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU 才重新获得总线控制权 。
⑤ 其它引脚 RESET 复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当它再度返回无效时，CPU 将重新开始工作
8088复位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H CLK（Clock） 时钟输入
MN/MX*接高电平为最小模式 MN/MX*接低电平为最大模式
2.3.2 8086微处理器外部基本引脚
GND
AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1
微机原理与接口技术题库..讲解学习
微机原理与接口技术题库..一、填空1.8086CPU从偶地址读写一个字时，需要个总线周期，从奇地址读写一个字时，需要个总线周期。
2.如果CS=1200H，IP=FF00H，则程序指令在内存的实际地址 (物理地址)为。
3.8086/8088提供的能接收外部中断请求信号的引脚是和。
4.（接上题）两种请求信号的主要不同之处在于。
5.8086在最小模式的典型配置有8086、8284、和。
6.8086有16位数据线，当腿的信号为电位时，实现了高8位的数据传输。
7.8086与8284A有哪三条信号腿相连接，，。
8.8086/8088的标志寄存器中的溢出标志位是 F, 中断允许标志位是 F。
9.8086/8088CPU内部结构按功能可分成两部分，即和。
10.8086CPU指令队列长度为，8088CPU指令队列长度为。
DT/ 11.当CPU进行数据输出时，RDT/为电平，当CPU进行数据输入时R 为电平。
12.当存储器的读出时间大于CPU所要求的时间时，为保证CPU与存储器时序的正确配合，就要利用（8086CPU）腿信号，使CPU插入一个等待状态。
13.8086/8088的中断响应用2个总线周期，从引脚输出2个负脉冲。
14.8086CPU的数据线的位数为位，I/O地址线的位数为位。
15.当8086/8088的引脚MXMN/MN/接高电位时，便工作于模式；当引脚MX 接地时，便工作于模式。
16.若8086CPU从3A217H存储单元中读取一个字要占用总线周期，若从3A210H存储单元中读取一个字要占用总线周期。
17.8086CPU复位时，总是从地址开始执行程序。
18. 在存储器系统中，实现片选控制的方法有三种，它们是全译码选择方式、和。
19.CPU与外设进行数据交换有、和程序控制方式三种控制方式。
20.CPU从I/O接口的中获取外部设备的“忙”、“闲”和“准备好”等信息。
CPU通过I/O接口中的控制端口（命令端口）向外设发出“启动”和“停止”等信号。
8086的最小模式和最大模式
2.2.1最小模式和最大模式一、最小模式和最大模式8086/8088可以在两种工作模式下工作，即最小模式和最大模式。
最小模式－－即系统中只有8086（或8088）一个微处理器。
最小模式是单处理器系统。
系统中所需要的控制信号全部由8086（或8088）C P U本身直接提供。
最大模式－－系统中有两个或两个以上的微处理器，即除了主处理器8086（或8088）以外，还有协处理器（8087算术协处理器或8089输入/输出协处理器）。
最大模式可构成多处理器系统，系统中所需要的控制信号由总线控制器8288提供。
最大模式是相对最小模式而言的。
最大模式用在中等规模的或者大型的8086／8088系统中。
在最大模式系统中，总是包含有两个或多个微处理器，其中一个主处理器就是8086或者8088，其他的处理器称为协处理器，它们是协助主处理器工作的。
和8086／8088配合的协处理器有两个，一个是数值运算协处理器8087，一个是输入／输出协处理器8089。
8087是一种专用于数值运算的处理器，它能实现多种类型的数值操作，比如高精度的整数和浮点运算，也可以进行超越函数(如三角函数、对数函数)的计算。
C P U工作模式的选择是由硬件决定的，将8086/8088的第33号引脚接地，则工作于最大模式，第33号引脚接高电平，则工作于最小模式。
8086/8088C P U有8条引腿（第24号～31号）在两种不同工作模式中具有不同的功能。
二、8086的总线周期的概念为了取得指令或传送数据，就需要C P U的总线接口部件执行一个总线周期。
为了便于叙述后面的内容，在此，先对总线周期的概念作一个介绍，在讲完8086的基本配置以后，再详细地讲解总线操作。
在8086／8088中，一个最基本的总线周期由4个时钟周期组成，时钟周期是C P U的基本时间计量单位，它由计算机主频决定。
比如，8086的主频为5M H z，1个时钟周期就是200n s；8088的主频为10M H z，1个时钟周期为l00n s。
2.4 8086系统配置
－31－
目录
上页
下页
结束
还有一点需要说明，在最大模式下， 8288 输出 的写信号有4 个，除了正常写信号、外，还有提前写 信号，它比普通的写信号超前了一个时钟周期，这样， 速度较慢的设备或存储器就可以得到一个额外的时钟 周期提前执行写操作。
－32－
目录
上页
下页
结束
S2*、S1*、S0*的编码意义
－ 7－
目录
上页
下页
结束
－ 8－
目录
上页
下页
结束
最小模式系统工作过程(1)
CPU 可从存储器或 I/O 接口中读出数据，也可向它们 写入数据。 以读存操作为例说明最小模式工作过程
1）CPU送出M/IO*和DT/R*信号 M/IO*=1, 选中存储器； DT/R*连到74LS245的DIR, 控制传送方向。 DT/R*=0,使DIR=0，数据AB，CPU准备接收内存读出的数据
－13－
目录
上页
下页
结束
2.5
8086CPU的典型时序及操作
计算机都是在时钟脉冲CLK控制下，一步步进行工作的，完 成每种操作都要一定时间。 读/写存储器或I/O端口，是8086最基本的操作。 CPU读写一次存储器或I/O端口的时间叫总线周期。 执行1条指令的时间称为指令周期，1个指令周期可包含1个 或几个总线周期。 1个总线周期需要4个系统时钟周期（T1~T4），时钟周期也 称为 T周期或T状态，它为时钟频率的倒数，是 8086 CPU动 作的最小单位。 8086 工 作 时 钟 为 5MHz ， 即 T 周 期 为 200ns ， 总 线 周 期 为 800ns。。 目录 上页 下页 结束
微机原理及应用1999年试卷三
微机原理及应用1999年试卷三一、填空题1、现代计算机通常是将处理程序存放在连续的内存单元中，CPU在执行这个处理程序时，使用一个寄存器来指示程序的执行顺序，这个寄存器为＿＿＿＿。
2、8086系统中，存储器分为奇、偶两个存储体。
其中，奇体的数据信号线固定与数据总线的＿＿＿＿相连，偶体的数据信号线固定与数据总线的＿＿＿＿相连。
3、从＿＿＿＿地址开始的字称为“非对准字”，访问“非对准字”，需＿＿＿＿个总线周期。
4、8086系统中，把16字节的存储空间称作一节（Paragraph），为了简化操作，要求各个逻辑段必须从节的整数倍边界开始，即段首地址的低4位总是＿＿＿＿。
将段首地址的高16位地址码称作＿＿＿＿，存放在相应的＿＿＿＿中。
5、CPU访问存储器时，在地址总线上送出的地址称为＿＿＿＿地址。
6、由逻辑地址获得物理地址的计算公式为物理地址＝＿＿＿＿。
7、80X86系统中，堆栈是向＿＿＿＿（上、下）生长的，即栈底在堆栈的＿＿＿＿（最高地址端、最低地址端）。
8、在8086最小模式的典型配置中，需＿＿＿＿片双向总线收发器8286、8286的OE接自CPU的＿＿＿＿。
9、指令“MOV AX，[BX+SI+6]”源操作数的寻址方式为＿＿＿＿。
10、设（DS）=24EOH，（SS）=2410H，（ES）=2510H，（DI）=0206H，则指令“MOV AX，[DI+100H]”源操作数的有效地址为＿＿＿＿，物理地址为＿＿＿＿。
11、8086/8088 CPU可访问两个独立的地址空间，一个为I/O地址空间，其大小为＿＿＿＿字节；另一个为＿＿＿＿，其大小为＿＿＿＿。
12、执行指令“XOR AX，AX”后，标志位ZF的值为＿＿＿＿。
13、字符“H”的ASCII码是1001000，若采用奇校验，则应配置的校验位为＿＿＿＿14、若（AL）＝10011000B，（BL）＝01100111B，则执行指令“ADD AL，BL”后，(AL)＝＿＿＿＿；执行指令“AND AL，BL”后，(AL)＝＿＿＿＿。