GAL课件

2016/10/12
7
9.4通用阵列逻辑GAL
➢ 9.4.3 GAL器件的结构控制字 GAL器件的输出形式取决于它的输出逻辑宏单元中的控制信号AC0
、AC1(n)及XOR(n)。在GAL器件中，这些控制信号的取值是由它的 结构控制字编程确定的。
2016/10/12
GAL16V8的控制字结构
8
SYN
同PAL一样，GAL有一个可编程的与阵列和一个不可编程的或阵列 ，
为了通用，GAL在或阵列之后接一个输出逻辑宏单元（Output Logic Macro Cell，OLMC）。
2016/10/12
3
9.4通用阵列逻辑GAL
该器件由10个输入缓冲 器、8个输出逻辑宏单元 、8个三态输出缓冲器和8 个输出反馈缓冲器、一 个可编程与阵列组成。
2016/10/12
13
9.4通用阵列逻辑GAL
➢ 结构控制字各位功能： （1）同步位SYN
该位用以确定GAL器件具有组合型输出能力还是寄存器型输出能力 。 当SYN=1时，仅具有组合型输出能力； 当SYN=0时，可具有寄存器型输出能力。
2016/10/12
9
9.4通用阵列逻辑GAL
（2）结构控制位AC0 该位是公共控制位，与各OLMC(n)的AC1(n)位配合，控制OLMC(n)
2016/10/12
1
1
9.4通用阵列逻辑GAL
（5）乘积项（PT）禁止位 共有64位，分别控制逻辑图中与阵列的64个乘积项（与项PT0~PT63
），以便屏蔽某些不使用的乘积项。
2016/10/12
1
2
9.4通用阵列逻辑GAL
通过设置结构控制字同步位SYN、控制位AC0和AC1(n)，可将 OLMC设置为5种不同的功能组合。
GAL16V8的逻辑结构示意图
2016/10/12
4
9.4通用阵列逻辑GAL
每个与门的输入端既可以接收8个固定的输入信号，也可以接收将输 出端配置成输入模式的8个信号。因此，GAL16V8最多有16个输入信 号，8个输出信号。组成或阵列的8个或门分别包含于8个OLMC中， 它们和与阵列的连接是固定的。
数字电路与系统
东南大学信息科学与工程学院
第九章 可编程逻辑器件
➢ 可编程逻辑器件的基本结构和电路表示方法 ➢ 可编程逻辑阵列PLA ➢ 可编程阵列逻辑PAL ➢ 通用阵列逻辑GAL ➢ 复杂可编程逻辑器件CPLD ➢ 现场可编程门阵列FPGA
2016/10/12
2
9.4通用阵列逻辑GAL
➢ 9.4.1 GAL器件的基本结构 特点：可多次编程，通常采用CMOS工艺。
中各数据选择器。
2016/10/12
1
0
9.4通用阵列逻辑GAL
（3）结构控制位AC1 共有8位，每个OLMC(n)均有单独的AC1(n)。
（4）相位控制位XOR(n) 当XOR(n)=1时，异或门起反相器作用，再经输出三态缓冲门反 相，引脚信号是与或阵列输出的同相信号； 当XOR(n)=0时，引脚输出反相信号。
2016/10/12
5

9.4通用阵列逻辑GAL
➢ 9.4.2 输出逻辑宏单元OLMC GAL16V8宏单元结构示意图
2016/10/12
6
9.4通用阵列逻辑GAL
OLMC是由一个8输入或门、一个异或门、一个D触发器和4个数据选 择器组成。8输入或门接收来自可编程与阵列的7个或8个与门输出， 完成或运算；异或门用来控制输出极性。