第2章:单片机系统结构
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY:进位标志。用于表示Acc.7有否向更高位进位。 加减运算时,保存最高位进位、借位状态。 AC:半进位标志。用于表示Acc.3有否向Acc.4进位。 例:78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言,运算器接受控 制器的命令而进行动作。
1).程序计数器PC
※ PC不属于特殊功能寄存器,不可访问,在物理结构 上是独立的。 ※ 16位的地址寄存器,用于存放下一字节指令的地址, 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有:
⑴ 自动加1。CPU从ROM中每读一个字节,自动执行 PC+1→PC; ⑵ 执行转移指令时,PC会根据要求修改地址; ⑶ 执行调用子程序或发生中断时,CPU会自动将当前 PC值压入堆栈,将子程序入口地址或中断入口地址装入 PC;子程序返回或中断返回时,恢复原有被压入堆栈的 PC值,继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能:片内有EPROM的芯片,在EPROM编程 期间,此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间,每个机
器周期该信号两次有效(低电平)作为片外ROM的
单片机第二章MCS-51系列单片机硬件结构
3. P1口(P1.0~P1.7,1脚~8脚)
P1口仅用作I/O使用,它也是自带上拉电阻的8 位准双向I/O接口,每一位可驱动4个LSTTL负载。 当P1口作为输入接口时,应先向口锁存器写“1”。 4. P3口(P3.0~P3.7,10脚~17脚)
除了和P1口的功能一样外, P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一,8031芯片实照
二,MCS-51单片机外形是一个40脚的双列直插式集成块:
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时,用于锁存低8位地址。 PROG是对于EPROM型单片机,在 EPROM编程期间,此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元,应用最为灵活,用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区,每组占用8个 字节,都标记为R0~R7。在某一时刻,CPU只能使用其中的一组工作寄存 器,工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ,如表2-3所示。
2. 数据总线DB 数据总线宽度为8位(D0~D7),由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构,它的作用是产生合适的 时序,读入和分析每条指令代码,根据每条指令 代码的功能要求,指挥并控制单片机的有关部件 和器件,具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口,为准双向I/O口,具有内部上拉电阻。一共8位,有P2.0~P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时,P2口作为 地址总线(高8位),和P0输出的低8位地址一起构成16位地址,可以寻址 64KB的地址空间。
P2口位结构图如图2-3 (c)所示,它比P1口多了 一个转换控制部分,当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 (A8~A15)时,CPU将写 控制信号“1”使MUX切换到 右边,在“地址/数据总线” 方式下,无论P2口剩余多 少地址线,均不能被用于 普通I/O操作。
(2)控制引脚—— 、
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区,每组占用8个 字节,都标记为R0~R7。在某一时刻,CPU只能使用其中的一组工作寄存 器,工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ,如表2-3所示。
2. 数据总线DB 数据总线宽度为8位(D0~D7),由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构,它的作用是产生合适的 时序,读入和分析每条指令代码,根据每条指令 代码的功能要求,指挥并控制单片机的有关部件 和器件,具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口,为准双向I/O口,具有内部上拉电阻。一共8位,有P2.0~P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时,P2口作为 地址总线(高8位),和P0输出的低8位地址一起构成16位地址,可以寻址 64KB的地址空间。
P2口位结构图如图2-3 (c)所示,它比P1口多了 一个转换控制部分,当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 (A8~A15)时,CPU将写 控制信号“1”使MUX切换到 右边,在“地址/数据总线” 方式下,无论P2口剩余多 少地址线,均不能被用于 普通I/O操作。
(2)控制引脚—— 、
第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位,MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为:在RST上加
一个维持两个机器周期(24个时钟周期)以上
的高电平,则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式,主要包括以 下几个部分: 1. 电源引脚Vcc和Vss Vcc(40脚):电源端,为十5V; Vss(20脚):接地端 ,GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I/O(输入/输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
2.1.4
复位和复位电路
单片机在重新启动时都需要复位,MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为:在RST上加
一个维持两个机器周期(24个时钟周期)以上
的高电平,则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式,主要包括以 下几个部分: 1. 电源引脚Vcc和Vss Vcc(40脚):电源端,为十5V; Vss(20脚):接地端 ,GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I/O(输入/输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第2章 AT89S51单片机系统结构和
技术凝聚实力 专业创新出版
2.2.1 8051结构
如图所示为8031、8051、8751的内部总体结构,该结构按功能可划分为8个组成部 分,它们是通过片内单一总线连接起来的。 微处理器(CPU); 数据存储器(RAM); 程序存储器(ROM/EPROM); 特殊功能寄存器(SFR); I/O口; 串行口; 定时器/计数器及中断系统。
当AT89S51工作于节电模式时,CPU进入睡眠模式,但是 所有的端口仍然保持工作状态。节电模式能够通过软件 进入,在这个模式下,所有的内存数据和特殊功能寄存 器的值均保持不变。节电模式能够被任何使能的中断和 硬件复位所结束。 当节电模式是由于硬件复位结束时,程序将从其进入节 电模式的指令继续执行,为了避免在外部引脚有不可预 测的输出,最好不要将写外部端口操作和读取外部内存 放在节电模式指令后的下一步操作。
技术凝聚实力 专业创新出版
2.2.4 特殊寄存器组(SFR)
AT89S51单片机中的特殊功能寄存器(SFR)是非常重要 的内存单元,对于单片机的工程技术人员来说,理解了 SFR也就基本掌握了AT89S51单片机。 AT89S51单片机的SFR包括内部的I/O口锁存器、累加器、 定时器、串行口、中断等各种控制寄存器和状态寄存器, 共26个SFR,它们离散地分布在80H~0FFH的SFR地址空间 内,其余空缺内存位置为保留空间,为将来单片机内核 升级使用,特殊功能寄存器名及对应的地址
SP是一个8为的SFR,它用来指示出堆栈顶部在内部RAM 块中的位置。系统复位后SP的值为07H,若不对SP设置 初值,则堆栈在08H开始的区域,为了不占用工作寄存 器R0~R7的地址,一般在编程时应设置SP的初值。 数据进入堆栈前,SP加1(成为压栈);数据从堆栈中 取出(成为出栈)后,SP减1。
第2章STC系列单片机的结构与原理全
SS
SPI同步串行接口的从机选择信号端
P1.4
CCP1
PCA模块1的外部捕获触发信号输入、脉 冲输出及PWM输出
P1.5
MISO
SPI同步串行接口的主入从出(主器件的 输入和从器件的输出)
P1.6
MOSI
SPI同步串行接口的主出从入(主器件的 输出和从器件的输入)
P1.7
SCLK
SPI同步串行接口的时钟信号
P3.1 TxD
P3.2
INT 0
P3.3
INT1
T0
P3.4 CLKOUT0
INT T1
P3.5 CLKOUT1
INT
P3.6
WR
P3.7
RD
功能
串行口1数据接收端 串行口1数据发送端 外部中断0触发端,低电平或下降沿有效 外部中断1触发端,低电平或下降沿有效 定时/计数器T0工作在计数状态时外部信号输入端 时钟输出端 T0外部引脚下降沿触发中断 定时/计数器T1工作在计数状态时外部信号输入端 时钟输出端 T1外部引脚下降沿触发中断
• (3)VCC:电源正极。 • (4)GND:电源负极
19
2.4程序状态字寄存器
• 程序状态字寄存器PSW
D7 D6 D5 D4 D3 D2 D1 D0
CY AC F0 RS1 RS0 OV F1 P
C当C当位A在有YY运运时O在超表C—=执进P用A偶算算,—V1执出示——行位寄—;于数结结—C行溢8进—加或存—位记 则Y果 果辅加 出位奇法 借器溢有=录清的的助法,或用0偶或位中出符A零最最。进或O借户校减,寄1标号。高高位V的减位标验法则存志置数只位位标个法标识标指A器位1表要产没志数,运志C位志令中。示A生有位置为否算位0R位时1寄的择进产。位奇的S则时。。,存范1位生,数个O,、若器围,或进工V否,数若RD中清-用者位作则1S则的运3的零20位来借或寄A奇P8算:数。C-置向选位者存偶的寄清据+位D择时借器性结存1零4发,2当,组位。果用器。7生为前,若户组改的标选识位1 变,就会影响奇偶校验位P。
第2章51系列单片机系统结构2.2存储器组织
字节 地址 80H
复位后 初值 FFH
I/O 端口 0(P0 口)
*I/O 端口 1(P1 口)
P1
P1.7 A7H
90H
FFH
*I/O 端口 2(P2 口)
P2
P2.7 B7H P3.7
A0H
FFH
*I/O 端口 3(P3 口) 串行数据缓冲 *串行控制 电源控制及 波特率选择 从地址寄存器 从地址掩蔽寄存器
(1) 工作寄存器区。该区域容量为32个字节,分为 四个区,每区8个字节,对应R0~R7寄存器名。 因此,R0的物理地址可能是00H,也可能是08H、 10H 或18H;同理,R1的物理地址可能是01H, 也可能是09H、11H或19H。 任何时候都只能选择四个工作寄存器区中的一个区 作为当前工作寄存器区,当前工作寄存器区由程序 状态字寄存器PSW的b4(RS1)、b3(RS0)位确定,具 体情况4、b3位 当前区 寄存器R7~R0地址 00 0区 07H~00H 01 1区 0FH~08H 10 2区 17H~10H 11 3区 1FH~18H 由于复位后PSW的b4、b3位为00,因此复位后将选择0 区作为当前工作寄存器区。 修改PSW的b4、b3位即可选择不同的工作寄存器区,这 有利于快速保护现场,提高程序执行效率和中断的响应速 度。
SFR 寄存器名 累加器 B 寄存器 助功能寄存器 助功能寄存器 1 时钟控制寄存器 堆栈指针 数据指针低 8 位 数据指针高 8 位 *程序状态字 符号 b7 Acc B AUXR AUXR1 CKCON SP DPL DPH PSW D7H Cy AFH EA BFH IP — IPH — E7H F7 — — —
哈佛体系结构的程序存储器与数据存储器都拥有自己独立 的总线和寻址空间(典型的如DSP,TI的C5000系列)
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结:
第2章 MCS-51单片机基本结构
(1)地址的重叠性。数据存储器与程序存储器全 部64K地址重叠;程序存储器中的片内和片外低 4K地址重叠;数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠,但是由于采 取了不同的操作指令和外部引脚电平的控制,是 不会产生操作混乱的。 (2)程序存储器和数据存储器在使用上是严格区 分的,不同的操作指令不能混用。 (3)片外数据存储器中,数据区与用户外部扩展 的I/O口统一编址。因此,应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时,使用与访问外部数据存储器相同的 传送指令。
①CY(Carry Flag)
进位标志位。在执行运算过程中,如果结果的最高位 在加法运算时有进位或减法运算时有借位,Cy=1;否则, Cy=0。在进行位操作时,CY作为位累加器,作用相当于 CPU中的累加器A。
②AC(Auxiliary Carry Flag)
辅助进位标志位。进行加法或减法运算中,若低4位向 高4位有进位或借位,AC将被硬件置1,否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结:
第2章 MCS-51单片机基本结构
(1)地址的重叠性。数据存储器与程序存储器全 部64K地址重叠;程序存储器中的片内和片外低 4K地址重叠;数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠,但是由于采 取了不同的操作指令和外部引脚电平的控制,是 不会产生操作混乱的。 (2)程序存储器和数据存储器在使用上是严格区 分的,不同的操作指令不能混用。 (3)片外数据存储器中,数据区与用户外部扩展 的I/O口统一编址。因此,应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时,使用与访问外部数据存储器相同的 传送指令。
①CY(Carry Flag)
进位标志位。在执行运算过程中,如果结果的最高位 在加法运算时有进位或减法运算时有借位,Cy=1;否则, Cy=0。在进行位操作时,CY作为位累加器,作用相当于 CPU中的累加器A。
②AC(Auxiliary Carry Flag)
辅助进位标志位。进行加法或减法运算中,若低4位向 高4位有进位或借位,AC将被硬件置1,否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第二章 MCS-51系列单片机结构与工作
• (1)地址总线(AB):地址总线为16位,可寻址范围为 216=64KB。16位地址总线由并口P0经地址锁存器提供低8位地址 (A0至A7);并口P2直接提供高8位地址(A8至A15)。由于P0口 还要作数据总线,只能分时用作低8位地址线,所以P0输出的低8位 地址必须用锁存器锁存。锁存器的锁存控制信号为ALE输出信号。P2 口具有输出锁存功能,所以不需外加锁存器。 • (2)数据总线(DB):数据总线为8位,由并口P0提供,用于单片 机与外部存储器和I/O设备之间传送数据。P0口为三态双向口,可以 进行双方向的数据传送。 • (3)控制总线(CB):由并口P3的第二功能状态和4根独立控制线 RESET、EA、ALE、PSEN组成。
2.3.1运算器 2.3.1运算器
• 4.程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器,用来存储当前指令执行后的状 态,便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• (1)进位标志位C:又名CY,在加法和减法运算时, 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• (8)XTAL2(18脚):片内振荡电路反向放大器的输出端,采用外 部时钟时该引脚为振荡信号的输入端。 • (9)P0口:P0.0~P0.7依次为第39~32脚,P0口除了可以作普通 的双向I/O口使用外,也可以在访问外部存储器时用作低8位地址线和 数据总线。 • (10)P1口:P1.0~P1.7依次为第1~8脚,P1口是带内部上拉电 阻的双向I/O口,向P1口写入“1” 时,P1口被内部上拉为高电平, 可用作输入口。当作为输出脚时,被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。
2.3.1运算器 2.3.1运算器
• 4.程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器,用来存储当前指令执行后的状 态,便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• (1)进位标志位C:又名CY,在加法和减法运算时, 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• (8)XTAL2(18脚):片内振荡电路反向放大器的输出端,采用外 部时钟时该引脚为振荡信号的输入端。 • (9)P0口:P0.0~P0.7依次为第39~32脚,P0口除了可以作普通 的双向I/O口使用外,也可以在访问外部存储器时用作低8位地址线和 数据总线。 • (10)P1口:P1.0~P1.7依次为第1~8脚,P1口是带内部上拉电 阻的双向I/O口,向P1口写入“1” 时,P1口被内部上拉为高电平, 可用作输入口。当作为输出脚时,被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。
第二章.MCS-51单片机结构和原理
* 由于T1的作用,不需外接上拉电阻。
②输入数据
类似于读引线
控制:C=0,MUX下通,与门4输出为0。T1截止,预臵Q=1, T2截止。 P0.X→三态门2→内总线
二、P1口
通用8位准双向端口。 ⑴ 输出:Q→FET(反相)→P1.X
* 有内部上拉电阻,不必外接。
⑵ 输入: 读引线:预臵Q=1,FET截止,P1.X→下三态门→内部总线 读锁存器:Q→上三态门→内部总线
3
ATmega8 RISC,SPEED,power,a/d,spi,i2c,uart,pwm,内时钟 C8051F310 debug,speed,power,ram,外设 PIC16F87X 指令,存储器,外设,a/d
MC68HC908JB16 i/o,usb,mul&div
ADuC812 12bit a/d 凌阳SPCE061A
㈢.P2.0-P2.7:P2端口
⑴.无外存:通用准8位双向I/O口(有内部上拉电阻)
⑵.有外存:地址总线高8位
*EPROM编程时,接收地址高8位
㈣.P3.0-3.7:P3端口
⑴.通用8位准双向I/O口(有内部上拉电阻)
⑵.专用功能:
串行口: P3.0-RXD,接收 P3.1-TXD, 发送 中断申请:P3.2- INT0 P3.3-INT1 CTC: P3.4-T0 , CTC0时钟输入 P3.5-T1 , CTC1时钟输入 读写控制: P3.6- WR, 外部RAM写 P3.7- RD, 外部RAM读.
三. I/O接口电路:
并行口:4个8位端口 P0-P3,32根I/O线 串行口:1个
四.CTC:
16位CTC 2个/3个(52)
五.中断功能:
第二章 MCS-51单片机的基本结构
程序存储器 4K/8K
数据存储器 128/256B
2/3×16位 定时器/计数器
CPU
64KB 总线 扩展控制器 内中断 外中断
返回小结
可编程I/O
可编程全双工 串行口 串行通信
控制
并行口
返回
8XX51单片机 内部结构图
RAM地 址寄存 器
P0.0-P0.7 P2.0-P2.7 P0驱动器 P2驱动器 P0锁存器 P2锁存器
2.1.2 80C51系列
80C51 是 MCS-51 系列中 CHMOS 工艺的一个典 型品种 ;其它厂商以8051为基核开发出的CMOS 工艺单片机产品统称为 80C51 系列。当前常用的 80C51系列单片机主要产品有:
﹡ Intel的:80C31、80C51、87C51,80C32、80C52、 87C52等; ﹡ ATMEL的:89C51、89C52、89C2051等; ﹡ Philips、华邦、Dallas、Siemens(Infineon)等公司 的许多产品 。
(3)在功能上,该系列单片机有基本型 和增强型两大类:
基本型: 8051/8751/8031 80C51/87C51/80C31 89S51
增强型: 8052/8752/8032 80C52/87C该系 列 单 片 机 有 三 种 形 式 , 即 掩 膜 ROM 、 EPROM和ROMLess(无片内程序存储器)。如:
加1、减1、比较、BCD码十进制调整等
逻辑运算:与、或、异或、求反、循环等逻辑操作 位操作:内部有布尔处理器,它以进位标志位C为位累
加器,用来处理位操作。可对位置 “1”、对位清零 、 位判断等。
操作结果的状态信息送至状态寄存PSW。
运算器由算数/逻辑运算单元ALU、累加器 ACC、寄存器B、暂存器1、暂存器2、程序状 态寄存器PSW组成。
第二章PIC单片机系统结构
13
PICmicro® 架构
指令实例 PIC MCU 指令编码为操作码和参数 编码用一个字完成
操作码 OP CODE
操作数 k k k k k k k k
PIC微控制器实验室 大学生创新实验室
14
精简指令RISC
• PIC16F877指令集只有35条指令 学习、程序设计便利 • 全部采用单字节指令 (除4条条件跳转指令外)均为单周期指 令 • “单字节”:专指指令字节
Fetch 1 Execute 1 1. MOVLW 55h Fetch 2 Execute 2 2. MOVWF PORTB Fetch 3 Execute 3 3. CALL SUB_1 Fetch 4 4. BSF PORTA, BIT3
Flush Fetch 4 Fetch SUB_1
PIC微控制器实验室 大学生创新实验室
PIC微控制器实验室 大学生创新实验室
20
上电复位 上电延时:72ms 起振延时:1024个时钟周期 看门狗定时器:监视程序运行状态 欠压复位:当电源电压低于4V,单片机保持在 复位状态 在线调试:对芯片程序直接调试 低压编程:允许工作电压VDD作为编程电 压
PIC微控制器实验室 大学生创新实验室
Bank 1
PIC微控制器实验室 大学生创新实验室
31
PIC单片机架构 程序存储器组织
复位矢量入口地址
0000H 0000H
0001H 0001H 0002H 0002H 0003H 0003H
中断服务程序入口地址 片内程序 存储器
0004H 0004H
页面1 页面2 页面3
07FFH 07FFH
分页的程序存储器 分页的程序存储器
(14位内核)
第2章 MCS-51系列单片机的结构及原理
2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2
第2章 MCS-51单片机系统结构
寄存器 PC ACC B PSW SP DPTR P0~P3 IP IE 内容 0000H 00H 00H 00H 07H 0000H 0FFH XXX00000B 0XX00000B 寄存器 TMOD TCON TH0 TL0 TH1 TL1 SCON SBUF PCON 内容 00H 00H 00H 00H 00H 00H 00H 不定 0XXXXXXXB
对外部时钟的占空比要求不高,但要有一定的幅度.
2.3.2
时钟电路
C1
XTAL1
NC
XTAL1
MCS-51单片机
MCS-51单片机 外部振荡信号
XTAL2
C2
XTAL2
内部振荡方式Biblioteka 外部振荡方式2.3.3
复位电路
所有单片机在启动运行时都需要复位,以使CPU和系统中的其 它部件处于一个确定的初始状态,并从这个状态开始工作。
2.4.1
程序存储器
ISP技术(下载):在单片机上固化一些用户看不到的程序,单片 机上电后自动运行这些程序,并检查单片机的工作模式。当单片机处 于下载模式时,这些程序就控制单片机经由串口从PC机接收用户应用 程序,并将之写入程序存储器,这个过程称为下载;若单片机处于正 常工作模式,就按普通方式从程序存储器中取出指令来运行。
2.3.3
复位电路
典型的复位电路:
(1)上电自动复位电路 (2)人工复位电路
(3)看门狗复位电路
2.3.3
复位电路
+5V Vcc
+5V Vcc
C
MCS-51单片机 RST
R2 MCS-51单片机 RST
R1
GND
GND
RC上电自动复位电路
人工复位电路
对外部时钟的占空比要求不高,但要有一定的幅度.
2.3.2
时钟电路
C1
XTAL1
NC
XTAL1
MCS-51单片机
MCS-51单片机 外部振荡信号
XTAL2
C2
XTAL2
内部振荡方式Biblioteka 外部振荡方式2.3.3
复位电路
所有单片机在启动运行时都需要复位,以使CPU和系统中的其 它部件处于一个确定的初始状态,并从这个状态开始工作。
2.4.1
程序存储器
ISP技术(下载):在单片机上固化一些用户看不到的程序,单片 机上电后自动运行这些程序,并检查单片机的工作模式。当单片机处 于下载模式时,这些程序就控制单片机经由串口从PC机接收用户应用 程序,并将之写入程序存储器,这个过程称为下载;若单片机处于正 常工作模式,就按普通方式从程序存储器中取出指令来运行。
2.3.3
复位电路
典型的复位电路:
(1)上电自动复位电路 (2)人工复位电路
(3)看门狗复位电路
2.3.3
复位电路
+5V Vcc
+5V Vcc
C
MCS-51单片机 RST
R2 MCS-51单片机 RST
R1
GND
GND
RC上电自动复位电路
人工复位电路
第2章 单片机的内部结构及工作原理
(9)定时器0和定时器1寄存器 TCON:定时器控制寄存器。 TMOD:定时器方式寄存器。 TL0、TH0:定时器0寄存器。 TL1、TH1:定时器1寄存器。 (10)P0~P3端口寄存器 (11)栈指针SP寄存器 栈指针SP寄存器指示出堆栈顶部在内部数据存储器 中的位置。系统复位后,SP初始化为07H,如果不重新 设置,就使得堆栈由08H单元开始。但08H~1FH单元属 于工作寄存器区,所以在程序设计中,最好把SP的值 设置的大一些,一般将堆栈开辟在30H~7FH区域中。 SP的值越小,堆栈容量就越大,但最大为128字节。
专用寄存器(Special Function Registers)也叫特殊功能寄存 器,就是将内部RAM的高128单元作为特殊功能寄存器使用。 其单元地址为80H~FFH。
寄存器 0 F8H F0H E8H E0H D8H D0H C8H C0H B8H B0H A8H A0H 98H 90H
88H 80H
P3口的特殊功能 口的特殊功能
引脚 1(80C52) 2(80C52) 10 11 12 13 14 15 16 17 特殊功能符号 P1.0/ T2 P1.1/ T2 P3.0/ RXD P3.1/ TXD P3.2/ INT0 P3.3/ INT1 P3.4/ T0 P3.5/ T1 P3.6/ WR P3.7/ RD 功能说明 定时/计数器 T2 计数输入端 T2 的捕捉/重新加载的触发输入 串行数据输入端 串行数据输出端 外部中断 0 申请信号 外部中断 1 申请信号 定时/计数器 T0 计数输入端 定时/计数器 T1 计数输入端 外部数据 RAM 写控制信号 外部数据 RAM 读控制信号
单片机引脚
(9)ALE/PROG(30脚):地址锁存允许信号。 有以下三个作用: 当外接存储器(RAM/ROM)时,ALE(允许地 址锁存)的输出用于锁存地址的低8位。一般 ALE接锁存器的EN端。 当没有外部存储器时,ALE端可输出脉冲信号, 此频率为石英振荡频率的1/6。因此,它可用作 对外部芯片提供输出的时钟,或用于定时的目 的。 (10)(29脚):外部程序存储器的读选通 信号
第2章 MCS-51单片机
• 外部数据存储器
在单片机内部数据存储器容量不够的情况下,可 扩展外部数据存储器。 ① 用于存放随机读写的数据。 ② MCS-51外部数据存储器和外部I/O口统一编址。
③ MCS-51最大扩展空间为64KB,地址范围为 0000H~FFFFH。
2.3.5 特殊功能寄存器 MCS-51单片机共有21个字节的特殊功能寄 存器SFR (Special Fuction Register)。 1.用途:
1. 运算器
算术运算:加、减、乘、除、加1、减1、比较 BCD码十进制调整等 逻辑运算:与、或、异或、求反、循环等逻辑操 作 位操作:内部有布尔处理器,它以进位标志位C 为位累加器,用来处理位操作。可对位置 “1” 、对位清零 、位判断等。 操作结果的状态信息送至状态寄存PSW。
2.程序计数器PC 程序计数器PC是16位的寄存器,用来存放即将 要执行的指令地址,可对64KB程序存储器直接寻 址。执行指令时,PC内容的低8位经P0口输出,高 8位经P2口输出。
例:单片机外接晶振频率12MHZ时的各种时序 单位: 振荡周期=1/fosc=1/12MHZ=0.0833us
状态周期=2/fosc=2/12MHZ=0.167us
机器周期=12/fosc=12/12MHZ=1us 指令周期=(1~4)机器周期=1~4us
2.5
复位状态与复位电路
2.5.1 复位状态
各个引脚的功能:
2.2.1 电源引脚 GND:接地端。 Vcc:电源端,接+5V。 2.2.2 时钟信号引脚 XTAL1,XTAL2: 接外部晶体或外部时钟。
2.2.3 控制信号引脚 RST/VPD: ①复位信号输入。 ②接备用电源,VCC掉电后,在低功耗条件下保持内部RAM中 的数据。 PSEN:程序存储器允许。输出读外部程序存储器的选通信号。 ALE/PROG: ①ALE 地址锁存允许。 ALE输出脉冲的频率为振荡频率的 1/6。 ②PROG 对8751单片机片内 EPROM 编程时,引入编程脉冲。 EA/VPP: ① EA =0,单片机只访问外部程序存储器。 EA =1,单片机访问内部程序存储器。 ②在8751片内EPROM编程期间,引入21V编程电源VPP。
单片机的基本结构
• 4KB Flash程序存储器,支持在系统编程ISP1000次擦写周期;
• 128B数据存储器;
• 可寻址64K外部数据存储器空间及64K程序存储器空间的控制电路;
• 32根双向可按位寻址的I/O口线;
• 1个全双工串行口;
• 2个16位定时/计数器; • 5个中断源,具有两个优先级;
掉电模式
• 三级程序加密;
• 低功耗支持Idle和Power-down模式,Power-down模式支持中
断唤醒;
• 看门狗定时器;
• 双数据指针;
• 上电复位标志。 空闲模式
12
2.2.2 引脚及封装
单片机的引脚及外形
P1.0 P1.1 P1.2 P1.3 P1.4 MOSI/P1.5 MISO/ P1.6 SCK/ P1.7 RST RXD /P3.0 TXD/P3.1
INT0/P3.2 INT1/P3.3
T0/P3.4 T1/P3.5
WR /P3.6 RD /P3.7 XTAL2 XTAL1
V SS
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9
32
10 AT89S5131
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
V CC P0.0 /AD0 P0.1/AD1 P0.2 /AD2 P0.3 /AD3 P0.4 /AD4 P0.5/AD5 P0.6 /AD6 P0.7 /AD7 EA/VPP
第2章_单片机的基本结构与工作原理
个不同的逻辑空间时, ③在访问这3个不同的逻辑空间时,应选用 在访问这 个不同的逻辑空间时 不同形式的指令: 不同形式的指令: MOVC、MOV、MOVX 、 、 ① 在物理上 设有4个存储 设有 个存储 器空间 ② 在逻辑上 设有3个存储 设有 个存储 器地址空间
52系列单片机 系列单片机80H~ FFH 系列单片机 是数据存储器和特殊功能 寄存器地址重叠空间
要求:高电平持续时间>2个机器周期。 fosc=12MHz时>2us, fosc=6MHz时>4us。
37
2.6.2 程序执行方式
0000H 0003H 0030H ORG 0000H AJMP MAIN ORG 000BH AJMP INT0 ORG 0030H MAIN:MOV R3,#00H ...... ORG 0100H INT0: CLR C ......
5
2.2.2 内部结构框图和组成
ALU ACC(A) ( ) ROM RAM 指令寄存器IR 指令寄存器 地址寄存器 PC DPTR T/C I/O PSW 定时控制逻辑 80C51的内部结构框图 图2-3 80C51的内部结构框图
6
2.3 80C51 CPU的结构和特点
7
2.3.1 中央控制器
30
(三)字节寻址区(30H~7FH)
注意:对于MCS-52系列 单片机,80H~FFH RAM 区只能采用间接寻址方式 访问。讲完SFR后举例。
(四)堆栈区
特点:先进后出,进栈时 SP加1,出栈时SP减1。 功能:调用子程序和中断时 保护现场。 系统复位时,SP=07H。使 使 用时要特别小心。 用时要特别小心
3
2.2 80C51单片机的引脚功能和结构框图
52系列单片机 系列单片机80H~ FFH 系列单片机 是数据存储器和特殊功能 寄存器地址重叠空间
要求:高电平持续时间>2个机器周期。 fosc=12MHz时>2us, fosc=6MHz时>4us。
37
2.6.2 程序执行方式
0000H 0003H 0030H ORG 0000H AJMP MAIN ORG 000BH AJMP INT0 ORG 0030H MAIN:MOV R3,#00H ...... ORG 0100H INT0: CLR C ......
5
2.2.2 内部结构框图和组成
ALU ACC(A) ( ) ROM RAM 指令寄存器IR 指令寄存器 地址寄存器 PC DPTR T/C I/O PSW 定时控制逻辑 80C51的内部结构框图 图2-3 80C51的内部结构框图
6
2.3 80C51 CPU的结构和特点
7
2.3.1 中央控制器
30
(三)字节寻址区(30H~7FH)
注意:对于MCS-52系列 单片机,80H~FFH RAM 区只能采用间接寻址方式 访问。讲完SFR后举例。
(四)堆栈区
特点:先进后出,进栈时 SP加1,出栈时SP减1。 功能:调用子程序和中断时 保护现场。 系统复位时,SP=07H。使 使 用时要特别小心。 用时要特别小心
3
2.2 80C51单片机的引脚功能和结构框图
第2章-STM32单片机结构和最小系统
CRC
FLASH接口
RБайду номын сангаасC
DMA
USART1
SPI1 TIM1 ADC2 ADC1
PortE PortD PortC PortB PortA EXTI AFIO
PWR BKP
bxCAN USB/CAN SRAM
USB I2C2 I2C1
USART3 USART2
SPI2
IWDG WWDG
RTC
TIM4 TIM3 TIM2
通道5
DMA请求
2.2.1 系统总线构架
四个主动单元:Cortex-M3 内核的 ICode 总 线(I-bus)、DCode 总线(D-bus)、 System 总线(S-bus)和通用 DMA(GPDMA)。
三个被动单元:内部SRAM、内部Flash 存储 器、AHB 到 APB 的桥(AHB2APBx,连接 所有的 APB 设备)。
ADC2 GPIOD PWR SPI2/I2S
USART1 GPIOE BKP IWDG
SPI1 EXT1 CAN1 WWDG
TIM1 AFIO CAN2 RTC
GPIOA
I2C2 TIM7
GPIOB
I2C1 TIM6
UART5 TIM5
UART4 TIM4
USART3 TIM3
USART2 TIM2
PLLXTPRE /2
OSC32_IN OSC32_OUT
32.768KHz LSE OSC 低速外部时钟
40KHz LSI RC 低速内部时钟
/128 RTC
RTCCLK
RTCSEL[1:0]
LSI IWDGCLK
IWDG
USBCLK 45MHz
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2.2 8051单片机引脚说明
主电源引脚: 主电源引脚:Vss; Vcc 外接晶振或外部振荡器引 XTAL1; XTAL2 脚: 控制,选通或电源复用引 控制, 脚: RST/VPD; ALE/PROG; PSEN; EA/VPD 多功能I/O口引脚 多功能I/O口引脚: P0; P1; 口引脚: P2; P3口 P3口
ALE/PROG -(30脚) -(30脚 地址锁存允许信号,输出脚,高有效,还可在对片内程序存 地址锁存允许信号,输出脚,高有效, 储器编程时充当编程时钟信号输入脚。 储器编程时充当编程时钟信号输入脚。 PSEN -(29脚) -(29脚 访问外部程序存储器选通信号,低电平有效。 外部程序存储器选通信号 访问外部程序存储器选通信号,低电平有效。在扩展外部程 序存储器时,提供读有效信号。 序存储器时,提供读有效信号。 EA/VPP -(31脚) -(31脚 EA接低电平时 单片机CPU只访问外部程序存储器, 接低电平时, 只访问外部程序存储器 当EA接低电平时,单片机CPU只访问外部程序存储器,内 部程序存储器失效; 部程序存储器失效; EA接高电平时 单片机CPU使用内部程序存储器, 接高电平时, 使用内部程序存储器 当EA接高电平时,单片机CPU使用内部程序存储器,但当 外部程序存储器。 访问地址大于内部程序存储器时自动转向访问外部程序存储器 访问地址大于内部程序存储器时自动转向访问外部程序存储器。 当对单片机内部程序存储器进行编程时, 当对单片机内部程序存储器进行编程时,该引脚提供编程电压
脚;当采用外部振荡 晶体振荡器的振荡频率决定单 器时,此引脚应接地; 器时,此引脚应接地;
片机的时钟频率。
片外石英晶体或陶瓷谐振器构成了 接外部晶振的一个引 一个自激振荡器。 一个自激振荡器。
XTAL2-(第18脚 XTAL2-(第18脚): -( 接外部晶振的一个引 脚;当采用外部振荡 器时, 器时,此引脚接外部 振荡信号的输入。 振荡信号的输入。 使用单片机内部振荡电路 使用外部产生的时钟信号 外接晶振提供工作时钟 提供工作时钟
8051
8051单片机与2716存储器连接图
P0,P1,P2,P3是单片机与外设进行数据交换的唯一接口,且都为多功能口, P0,P1,P2,P3是单片机与外设进行数据交换的唯一接口,且都为多功能口, 是单片机与外设进行数据交换的唯一接口 可自动切换用作数据总线、地址总线、控制总线或I/O 接口引脚。 可自动切换用作数据总线、地址总线、控制总线或I/O 接口引脚。 P0口-(32-39脚):作I/O口时为8位漏极开路的I/O端口,当单片机 P0口-(32-39脚):作I/O口时为8 漏极开路的I/O端口 端口, 访问外部存储器时为低 位地址总线和数据总线的复用总线 的复用总线。 访问外部存储器时为低8位地址总线和数据总线的复用总线。 P1口-(1-8脚):8位准双向并行I/O端口。 P1口-(1 ):8 准双向并行I/O端口 端口。 P2口-(21-28脚):作I/O口时为8位准双向I/O端口,当单片机访问 P2口-(21-28脚):作I/O口时为8 准双向I/O端口 端口, 外部存储器时, 位地址总线。 外部存储器时,作高8位地址总线。 P3口-(10-17脚):做I/O口时,为8位准双向I/O端口;每一位还有 P3口-(10-17脚):做I/O口 准双向I/O端口 端口; 特殊串行数据接收端。 P3.0-(10脚)RXD:串行数据接收端。 -(10 P3.1-( 脚 TXD:串行数据发送端。 P3.1-(11脚)TXD:串行数据发送端。 -(11 P3.2-( 脚 INT0:外部中断0请求端,低电平有效。 P3.2-(12脚)INT0:外部中断0请求端,低电平有效。 -(12 P3.3-( 脚 INT1:外部中断1请求端,低电平有效。 P3.3-(13脚)INT1:外部中断1请求端,低电平有效。 -(13 P3.4-( 脚 T0:定时计数器0外部时钟输入端。 P3.4-(14脚)T0:定时计数器0外部时钟输入端。 -(14 P3.5-( 脚 T1:定时计数器1外部时钟输入端。 P3.5-(15脚)T1:定时计数器1外部时钟输入端。 -(15 P3.6-( 脚 WR:外部数据存储器写选通信号,低电平有效。 P3.6-(16脚)WR:外部数据存储器写选通信号,低电平有效。 -(16 数据存储器写选通信号 P3.7-( 脚 RD:外部数据存储器读选通信号,低电平有效。 P3.7-(17脚)RD:外部数据存储器读选通信号,低电平有效。 -(17 数据存储器读选通信号
2.1.3 MCS-51单片机内部结构 VCC VSS
INT1 INT0 INTERRUPT CONTROL
4K ROM
128 BYTES RAM
TIMER1 TIMER0
T1 T0
EA RST
CPU
OSC
BUS CONTROL
4 I/O PORTS
SERIAL PORT
XTAL1 XTAL2
ALE WR RD PSEN
8051
30pF CAP 12MHz 30pF CRYSTAL 外部振荡信号 发生电路 CAP
15 14 31 19 18 9 17 16
8051
XTAL2 RXD XTAL1
TXD ALE/P PSEN
10 11 30 29
+5V
RST/VPD-(9脚) -(9 复位信号输入端和后 备电源输入端。 备电源输入端。 单片机工作时输入脉 宽2个机器周期(24个晶振 个机器周期(24个晶振 周期) 周期)以上的高电平时单 片机复位。 片机复位。 当单片机掉电后, 当单片机掉电后,向 该引脚供电可使内部数据 存储器RAM的值保持 的值保持。 存储器RAM的值保持。
VCC-(第40脚): -(第40脚 单片机电源正极,正 单片机电源正极, 常运行和编程状态时 均为+5V。 均为+5V。 +5V直流电源给单 片机供电
+5V
BATTERY
8051
15 14 31 19 18 9 17 16
20
* * * * * * *
内部一个高增益反相放大器与 XTAL1 -(第19脚): -(第19脚
2µF
单片机
K
200 2K
RST
一般复位电路: 一般复位电路: 1)上电复位 2)手动复位
复位的作用
①得到一个可知的上电状态; 得到一个可知的上电状态; 工作时可随时重新初始化硬件,重新开始; ②工作时可随时重新初始化硬件,重新开始; 协调多个器件同步工作; ③协调多个器件同步工作; 电源稳定后再工作,靠复位来确定单片机开始工作; ④电源稳定后再工作,靠复位来确定单片机开始工作; 在上电后控制程序开始的准确时间; ⑤在上电后控制程序开始的准确时间;
2.1 MCS-51单片机包含的功能部件(P10) MCS-51单片机包含的功能部件 单片机包含的功能部件(P10)
1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11.
8位CPU 振荡器和时钟电路 128字节的片内数据存储器 128字节的片内数据存储器RAM 字节的片内数据存储器RAM 4K字节片内程序存储器ROM 4K字节片内程序存储器 字节片内程序存储器ROM 可寻址扩展的外部程序存储器和数据存储器各64K 可寻址扩展的外部程序存储器和数据存储器各64K 21个特殊功能寄存器SFR 21个特殊功能寄存器 个特殊功能寄存器SFR 32线双向,可独立寻址的并行I/O口 32线双向 可独立寻址的并行I/O口 线双向, 1个全双工串行I/O口 个全双工串行I/O口 2个16位定时计数器 16位定时计数器 5个中断源,2级中断优先级 个中断源, 具有较强的位处理(布尔) 具有较强的位处理(布尔)能力
RST/VPD脚还可在主电源掉电时,从该引脚向内部数据 脚还可在主电源掉电时, 存储器RAM供电 只向数据存储器供电, 供电( 存储器RAM供电(只向数据存储器供电,单片机其它部 件均已断电),使内部数据存储器的值保持不变。 ),使内部数据存储器的值保持不变 件均已断电),使内部数据存储器的值保持不变。 注意: 注意:VPD必须在主电源撤消前引入
VSS -(第20脚): -(第20脚 单片机电源地; 单片机电源地;
1 2 3 4 5 6 7 8 13 12
40 U? P10 P11 P12 P13 P14 P15 P16 P17 INT1 INT0 T1 T0 EA/VP X1 X2 RESET GND RD WR RXD TXD ALE/P PSEN 10 11 30 29 P00 P01 P02 P03 P04 P05 P06 P07 P20 P21 P22 P23 P24 P25 P26 P27 39 38 37 36 35 34 33 32 21 22 23 24 25 26 27 28 VCC
寄存器
累加器A 累加器A:
工作寄存器:4组 R0~R7 工作寄存器: R0~ 特殊功能寄存器:21个SFR 特殊功能寄存器:21个
直接与内部总线相连,用于参加各种运算指令,并存放其结 直接与内部总线相连,用于参加各种运算指令, 需要ALU处理的数据和计算结果多数要经过 累加器, 处理的数据和计算结果多数要经过A 果,需要ALU处理的数据和计算结果多数要经过A累加器,是整 个单片机运算中最核心的寄存器。 个单片机运算中最核心的寄存器。 寄存器B 寄存器B:与A累加器配合执行乘、除运算。也可用作通用寄存器。 累加器配合执行乘、除运算。也可用作通用寄存器。 程序状态字PSW:存放ALU运算过程的标志状态 课本15页 程序状态字PSW:存放ALU运算过程的标志状态(课本15页) 运算过程的标志状态( Cy AC F0 RS1 RS0 OV — P
U? 1 2 3 4 5 6 7 8 13 12 P10 P11 P12 P13 P14 P15 P16 P17 INT1 INT0 T1 T0 EA/VP X1 X2 RESET RD WR P00 P01 P02 P03 P04 P05 P06 P07 P20 P21 P22 P23 P24 P25 P26 P27 39 38 37 36 35 34 33 32 21 22 23 24 25 26 27 28