微机原理第4章1-存储器分类及典型芯片介绍
合集下载
微机原理第4章
第 4 章内 部存储器
第 4 章 存储器
4.1 存储器的分类 4.2 随机存取存储器RAM 4.3 只读存储器ROM 4.4 Cache 和SB SRAM 4.5 内存条和EDO DRAM、SDRAM、RDRAM 4.6 存储器与8086/8088 CPU之间的连接 4.7 存储器与80386/80486和Pentium CPU之间的连接 4.8 存储器容量与地址编号之间的关系
h
6
第 4 章内 部存储器
4.1.2 RAM的操作特点 随机存取存储器RAM又叫读写存储器，其操作特点为： (1) CPU对RAM中的每一单元能读出又能写入。 (2) 读/写过程先寻找存储单元的地址再读/写内容。 (3) 读/写时间与存储单元的物理地址无关。 (4) 失电后信息丢失。现已开发出带电池芯片的RAM，称
擦除的方法是用紫外线光照5～15分钟。由于擦除需一定条件，
因此写好后作ROM使用。
h
10
第 4 章内 部存储器
E2PROM使用电擦除，只要在不同的引脚加不同的电压就 可以实现全片或字节的擦除与重写，且能在线进行，因此它 可以作非易失性RAM使用，比EPROM方便得多，但其价高、 集成度不如EPROM。Flash Memory是一种可取代E2PROM的 快速电擦除非易失性ROM，且可作非易失性RAM使用。它的 结构和E2PROM相同，但擦除和写入速度极快，整体擦除约需 1 s，而E2PROM需15～20 min。编程写入时，以Flash Memory 28F256(32 KB×8)为例，整个芯片编程只需0.5 s，且擦除次数 可达10万次。
h
9
第 4 章内 部存储器
ROM通常使用MOS工艺集成。按操作功能不同又可分为
掩膜ROM(Mask Program ROM)、可编程只读存储器
第 4 章 存储器
4.1 存储器的分类 4.2 随机存取存储器RAM 4.3 只读存储器ROM 4.4 Cache 和SB SRAM 4.5 内存条和EDO DRAM、SDRAM、RDRAM 4.6 存储器与8086/8088 CPU之间的连接 4.7 存储器与80386/80486和Pentium CPU之间的连接 4.8 存储器容量与地址编号之间的关系
h
6
第 4 章内 部存储器
4.1.2 RAM的操作特点 随机存取存储器RAM又叫读写存储器，其操作特点为： (1) CPU对RAM中的每一单元能读出又能写入。 (2) 读/写过程先寻找存储单元的地址再读/写内容。 (3) 读/写时间与存储单元的物理地址无关。 (4) 失电后信息丢失。现已开发出带电池芯片的RAM，称
擦除的方法是用紫外线光照5～15分钟。由于擦除需一定条件，
因此写好后作ROM使用。
h
10
第 4 章内 部存储器
E2PROM使用电擦除，只要在不同的引脚加不同的电压就 可以实现全片或字节的擦除与重写，且能在线进行，因此它 可以作非易失性RAM使用，比EPROM方便得多，但其价高、 集成度不如EPROM。Flash Memory是一种可取代E2PROM的 快速电擦除非易失性ROM，且可作非易失性RAM使用。它的 结构和E2PROM相同，但擦除和写入速度极快，整体擦除约需 1 s，而E2PROM需15～20 min。编程写入时，以Flash Memory 28F256(32 KB×8)为例，整个芯片编程只需0.5 s，且擦除次数 可达10万次。
h
9
第 4 章内 部存储器
ROM通常使用MOS工艺集成。按操作功能不同又可分为
掩膜ROM(Mask Program ROM)、可编程只读存储器
微机原理
2、存储器中的数据组织
(1)内存编址 在字节编址的计算机系统中，一个字节分配一个内存地址。 16位字和32位双字各占有2和4个字节单元。 例： 32位双字12345678H占内存4个字节地址24300H～24303H。 最低地址24300H为双字地址。 (2)数据组织 (b)大数端存放 (a)小数端存放 数据的最低 8位占数据内存 的首字节… 数据的最高 8位占数据内存 的末字节。 数据的最高 8位占数据内存 的首字节… 数据的最低 8位占数据内存 的末字节。
4、 HM6116 存储容量为2KB 24条引脚：
211=21×210 =2×K
16条地址线寻址64K 20条地址线寻址1M
11条地址线A0～A10；
8பைடு நூலகம்叠成一芯片
存储容量为2KB
HM6116
8条数据线I/O1 ～ I/O8； 1条电源线VCC； 1条接地线GND； 片选信号 CE 19脚 3条控制线 写允许信号 WE 16脚 读允许信号 OE 17脚
(3)可靠性 — 用MTBF(Mean Time Between Failures，
平均故障间隔时间)来衡量， MTBF越长，可靠性越高。
(4)性能/价格比
4、半导体存储器分类
静态RAM（SRAM）无需刷新
随机存取存储器 （RAM） 闪速存储器 （U盘）
动态RAM（DRAM）需要刷新
半导体 存储器
0
1
高/低电位 1
低/高电位
④读原理
读：行列地址选通该 位。 读控制线为高电位(写 控制线为低电位) ，G1 管导通(G3, G2管截止) 。 强迫T2 的Q处的电 位1(或0)与一位数据线相 通，该位数据出现在数 据线上。 即完成了该位存储器 的读出。
微机原理与接口技术ppt半导体存储器及接口ppt文档
微机原理与接口技术ppt半导体存储器及接口
4.1.1 半导体存储器分类
半导体存储器从使用功能上划分，可 分为两类： 读写存储器RAM(Random Access Memory)又称为随机存取存储器； 只读存储器ROM(Read Only Memory)。RAM 主要用来存放各种现场的输入输出数据、 中间计算结果、与外存交换的信息以及作 为堆栈使用，它的存储单元的内容按照需 要既可以读出，也可以写入或改写。
4.2.1 基本存储电路
为了节省面积，这种单管存储电路 的电容不可能做得很大，一般都比数据 线上的分布电容Cd小，因此，每次读出 后，存储内容就被破坏，要保存原先的 信息必须采取恢复措施。
4.2.1 基本存储电路
4.2.2 RAM的结构
一个基本存储电路表示一个二进制位 ，目前微型计算机的通常容量为128MB或 256MB，故需要 128M×8或256M×8个基本 存储电路，因而存储器是由大量的存储电 路组成的。这些存储电路必须有规则地组 合起来，这就是存储体。
译码，经过译码器的输出作为存储芯片的 片选信号，而地位地址作为存储芯片内单 元选择（片内地址）。
4.3 RAM与CPU的连接
4.3 RAM与CPU的连接
(2)部分译码法 部分译码法就是将高位的地址不全部
进行译码，只取部分地址线送译码器译码 ，经过译码器的输出作为存储芯片的片选 信号，而地位地址作为存储芯片内单元选 择（片内地址）。
RAM又分为系统区(即机器的监控程序或操 作系统占用的区域)和用户区，用户区又要 分成数据区和程序区。所以内存的地址分 配是一个重要的问题。另外，目前生产的 存储器，单片的容量仍然是有限的，所以 总是要由许多片才能组成一个存储器，这 就存在一个如何产生选片信号的问题。
4.1.1 半导体存储器分类
半导体存储器从使用功能上划分，可 分为两类： 读写存储器RAM(Random Access Memory)又称为随机存取存储器； 只读存储器ROM(Read Only Memory)。RAM 主要用来存放各种现场的输入输出数据、 中间计算结果、与外存交换的信息以及作 为堆栈使用，它的存储单元的内容按照需 要既可以读出，也可以写入或改写。
4.2.1 基本存储电路
为了节省面积，这种单管存储电路 的电容不可能做得很大，一般都比数据 线上的分布电容Cd小，因此，每次读出 后，存储内容就被破坏，要保存原先的 信息必须采取恢复措施。
4.2.1 基本存储电路
4.2.2 RAM的结构
一个基本存储电路表示一个二进制位 ，目前微型计算机的通常容量为128MB或 256MB，故需要 128M×8或256M×8个基本 存储电路，因而存储器是由大量的存储电 路组成的。这些存储电路必须有规则地组 合起来，这就是存储体。
译码，经过译码器的输出作为存储芯片的 片选信号，而地位地址作为存储芯片内单 元选择（片内地址）。
4.3 RAM与CPU的连接
4.3 RAM与CPU的连接
(2)部分译码法 部分译码法就是将高位的地址不全部
进行译码，只取部分地址线送译码器译码 ，经过译码器的输出作为存储芯片的片选 信号，而地位地址作为存储芯片内单元选 择（片内地址）。
RAM又分为系统区(即机器的监控程序或操 作系统占用的区域)和用户区，用户区又要 分成数据区和程序区。所以内存的地址分 配是一个重要的问题。另外，目前生产的 存储器，单片的容量仍然是有限的，所以 总是要由许多片才能组成一个存储器，这 就存在一个如何产生选片信号的问题。
计算机存储器的工作原理及分类
计算机存储器的工作原理及分类计算机存储器是计算机系统中非常重要的组成部分，它承担着存储和读取数据的任务。
在计算机存储器中，数据以二进制形式存储，通过不同类型的存储器进行管理和处理。
本文将深入探讨计算机存储器的工作原理及分类，帮助读者更好地理解这一关键部件。
### 一、工作原理计算机存储器的主要工作原理是通过存储器芯片来存储数据，并通过控制器来控制数据的读写操作。
存储器芯片通常采用半导体材料制成，根据存储方式的不同可分为随机存取存储器（RAM）和只读存储器（ROM）两种类型。
RAM是一种易失性存储器，数据在断电时会丢失，但其读写速度较快。
RAM存储数据的方式是通过电容器来存储电荷，当有电流通过时，电容器充电表示存储1，不通电表示存储0。
ROM是一种非易失性存储器，数据在断电时不会丢失，主要用于存储计算机启动时所需的固件程序等信息。
### 二、存储器分类根据存储器的工作原理和性能特点，可以将存储器分为主存储器和辅助存储器两大类。
1. 主存储器主存储器是计算机系统中最重要的存储器，也称为内存。
主存储器主要用于存储当前运行程序的数据和指令，是CPU能直接访问的存储器。
主存储器的存取速度快，但容量有限，因此常常需要配合辅助存储器使用。
主存储器按照读写速度和容量不同可分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）等类型。
2. 辅助存储器辅助存储器主要用于长期存储大量数据和程序，是主存储器的扩展。
辅助存储器的容量通常比主存储器大，但读写速度较慢。
常见的辅助存储器包括硬盘驱动器、固态硬盘、光盘和闪存等。
辅助存储器在计算机系统中扮演着重要的角色，可以提高计算机系统的数据处理和存储能力。
### 三、总结计算机存储器作为计算机系统中至关重要的组件，其工作原理和分类对计算机系统的性能和稳定性具有重要影响。
通过本文的介绍，读者可以更深入地了解计算机存储器的工作原理及分类，为进一步学习计算机硬件和系统架构打下坚实的基础。
微机原理与接口技术-存储器
WE
26
2164A动态RAM芯片
NC 1
DIN
2
WE 3
RAS 4
A0
5
A2
6
A1
7
VDD
8
16 VSS
15 CAS
14 DOUT 13 A6 12 A3 11 A4 10 A5 9 A7
A7
DIN
A7～ CAAS0
地址输入 列地址选通
RAS 行地址选通
WE 写允许
A0 RAS
DOUT
VDD +5V VSS 地
------片选信号；
------输出允许信号
PGM-----编程脉冲输入端；
VPP——编程电源； VCC——电源（＋5V）； GND-----地。
医学ppt
43
医学ppt
44
（4）27128 EPROM
医学ppt
45
（6）27512 EPROM
医学ppt
46
常用的EPPROM （1）EPPROM 2864
1/4 I/O
门
VSS
输出 缓冲器
DOUT
A6 A7
128×128 1/128行 128×128 存储矩阵 译码器 存储矩阵
RAS CAS
行时钟 缓冲器
列时钟 缓冲器
写允许 时钟 缓冲器
数据输入 缓冲器
WE
DIN
• 图 Intel 2164A 结构框医图学ppt
28
DRAM的使用方法如图5－6所示。当CPU对存储器进行 读写时，首先在地址总线上给出地址信号，然后发出相应 的读写控制信号，最后在数据总线上进行数据操作。
医学ppt
47
2864A管脚与SRAM6264A完全兼容。
存储器的分类和主要性能指标微机原理详解
，数据线分别连接至系统数据总线的不同位上。
例如：
用4K×4位的SRAM芯片构成4K×8位的存储器。
西南大学电子信息工程学院
21 目前二十一页\总数七十一页\编于二十二点
⑵字扩展 当单片存储器的字长满足要求，而存储单元的
个数不能够时，就需要进行字扩展。
字扩展方法：
将每个芯片的地址线、数据线和读/写控制线等 按信号名称并连在一起，只将选片端分别引到地址
内存储器使用。
西南大学电子信息工程学院
3 目前三页\总数七十一页\编于二十二点
半导体存储器的分类：
按工作方式分
按制造工艺分
双极型RAM
随机存取存储器
（RAM）
金属氧化物型
（MOS）RAM
按存储机理分 静态读写存储器(SRAM) 动态读写存储器（DRAM）
只读存储器 （R0M）
ROM
PROM EPROM E2PROM
1K位/片， 如：Intel 2115A (1K×1);
16K位/片，如：MCM2167H35L(16K×1); 64K位/片，如： MCM62L67-35L(64K×1); 256K位/片，如： MCM6205NJ17(32K×8);
西南大学电子信息工程学院
8
目前八页\总数七十一页\编于二十二点
§ 6 . 2 半导体存储器件
所以该6264芯片的地址范围为3E000H～3FFFFH
西南大学电子信息工程学院
19 目前十九页\总数七十一页\编于二十二点
§6.3 SRAM、ROM与CPU的连接方法
⒈要解决的技术问题
⑴ SRAM、ROM的速度要满足CPU的读/写要求； ⑵ SRAM、ROM的字数和字长要与系统要求一致；
例如：
用4K×4位的SRAM芯片构成4K×8位的存储器。
西南大学电子信息工程学院
21 目前二十一页\总数七十一页\编于二十二点
⑵字扩展 当单片存储器的字长满足要求，而存储单元的
个数不能够时，就需要进行字扩展。
字扩展方法：
将每个芯片的地址线、数据线和读/写控制线等 按信号名称并连在一起，只将选片端分别引到地址
内存储器使用。
西南大学电子信息工程学院
3 目前三页\总数七十一页\编于二十二点
半导体存储器的分类：
按工作方式分
按制造工艺分
双极型RAM
随机存取存储器
（RAM）
金属氧化物型
（MOS）RAM
按存储机理分 静态读写存储器(SRAM) 动态读写存储器（DRAM）
只读存储器 （R0M）
ROM
PROM EPROM E2PROM
1K位/片， 如：Intel 2115A (1K×1);
16K位/片，如：MCM2167H35L(16K×1); 64K位/片，如： MCM62L67-35L(64K×1); 256K位/片，如： MCM6205NJ17(32K×8);
西南大学电子信息工程学院
8
目前八页\总数七十一页\编于二十二点
§ 6 . 2 半导体存储器件
所以该6264芯片的地址范围为3E000H～3FFFFH
西南大学电子信息工程学院
19 目前十九页\总数七十一页\编于二十二点
§6.3 SRAM、ROM与CPU的连接方法
⒈要解决的技术问题
⑴ SRAM、ROM的速度要满足CPU的读/写要求； ⑵ SRAM、ROM的字数和字长要与系统要求一致；
微机原理 第4章
可擦除可编程的ROM（EPROM）
特点：芯片的上方有一个石英玻璃的窗口，通过紫 外线照射，芯片电路中的浮空晶栅上的电荷会形成光 电流泄漏走，使电路恢复起始状态，从而将写入的信 号擦去。
顶部开有一个圆形的石英窗口，用于紫外线透过擦除 原有信息 一般使用专门的编程器（烧写器）编程 编程后，应该贴上不透光封条
扩充存储器的数据宽度
用8b*32K的 EPROM芯片 27C256进行字节 数扩充，组成8b *64K的EPROM子 系统
RAS
动态RAM的刷新：
为保持电容CS中的电 荷不丢失，必须对动 态RAM不断进行读出 和再写入 CD数据线上分布电容
TS门控管
DRAM控制器的原理图
DRAM控制器的功能： （1）时序功能 （2）地址处理功能 （3）仲裁功能 P136
4.1.4 随机存取存储器RAM 1.SRAM 速度快 不需要刷新 片容量低 功耗大 2.DRAM 片容量高 需要刷新
4.选择存储器件的考虑因素
① 易失性：电源断开之后，存储器的内容是否 丢失。 ② 只读性 ③ 存储容量：每个芯片中的存储单元的总数。 ④ 速度：用存储器访问时间来衡量。访问时间 是指存储器接收到稳定地抵制信号到完成操作 的时间。 ⑤ 功耗
5. 半导体存储器的特点与分类
半导体存储器的特点： 1. 速度快，储存时间为ns级 2. 集成化 3. 非破坏性读出 半导体存储器分类: A. 从器件组成角度： 1.双极性存储器TTL（Transistor- Transistor Logic）， 特点是速度快，功耗较低，集成度低。 2.单极性存储器是用MOS（Metal-Oxide-Semiconductor） 制成的存储器， 特点是集成度高，功耗低，价格便宜。
微机原理存储器部分
效率。
高速缓冲存储器（Cache）技术
要点一
总结词
要点二
详细描述
高速缓冲存储器（Cache）技术是一种利用高速存储器缓存 常用数据和指令的技术，以提高数据访问速度和系统性能。
Cache技术通过将常用的数据和指令存储在高速缓存中， 可以减少对慢速主存储器的访问，从而提高数据访问速度 和系统性能。这种技术广泛应用于计算机系统中，包括 CPU、内存和硬盘等，以提高系统的整体性能。
详细描述
DRAM采用一个晶体管和一个电容来存储数据，每个存储单元只有一个晶体管 和电容。由于结构简单，DRAM的集成度高，价格适中。同时，DRAM的功耗 较低，但是需要定期刷新以保持数据。
只读存储器（ROM）
总结词
ROM是一种只能写入一次、不能修改的存储器，常用于存储固件程序和微控制 器中的程序代码。
内存分页机制
分页方式
内存分页机制将物理内存划分为固定大小的 页框，每个页框对应一个物理页面。
页面交换
当需要访问的页面不在物理内存中时，需要将物理 页面与磁盘上的页面进行交换。
缺页中断
当发生缺页中断时，操作系统会根据一定的 算法选择一个页面进行替换，以实现页面交 换。
06
存储器相关技术
多通道存储技术
总结词
并行处理技术是一种将一个任务分解为多个 子任务，并由多个处理器同时执行这些子任 务的技术。
详细描述
并行处理技术通过将任务分解为多个子任务 ，并分配给多个处理器同时执行，可以显著 提高任务的执行速度和效率。这种技术广泛 应用于高性能计算、服务器和超级计算机等 领域，以提高大规模数据处理和复杂计算的
页面大小
页面大小是虚拟内存和物理内存 的基本单位，通常为固定大小， 如4KB或8KB。
高速缓冲存储器（Cache）技术
要点一
总结词
要点二
详细描述
高速缓冲存储器（Cache）技术是一种利用高速存储器缓存 常用数据和指令的技术，以提高数据访问速度和系统性能。
Cache技术通过将常用的数据和指令存储在高速缓存中， 可以减少对慢速主存储器的访问，从而提高数据访问速度 和系统性能。这种技术广泛应用于计算机系统中，包括 CPU、内存和硬盘等，以提高系统的整体性能。
详细描述
DRAM采用一个晶体管和一个电容来存储数据，每个存储单元只有一个晶体管 和电容。由于结构简单，DRAM的集成度高，价格适中。同时，DRAM的功耗 较低，但是需要定期刷新以保持数据。
只读存储器（ROM）
总结词
ROM是一种只能写入一次、不能修改的存储器，常用于存储固件程序和微控制 器中的程序代码。
内存分页机制
分页方式
内存分页机制将物理内存划分为固定大小的 页框，每个页框对应一个物理页面。
页面交换
当需要访问的页面不在物理内存中时，需要将物理 页面与磁盘上的页面进行交换。
缺页中断
当发生缺页中断时，操作系统会根据一定的 算法选择一个页面进行替换，以实现页面交 换。
06
存储器相关技术
多通道存储技术
总结词
并行处理技术是一种将一个任务分解为多个 子任务，并由多个处理器同时执行这些子任 务的技术。
详细描述
并行处理技术通过将任务分解为多个子任务 ，并分配给多个处理器同时执行，可以显著 提高任务的执行速度和效率。这种技术广泛 应用于高性能计算、服务器和超级计算机等 领域，以提高大规模数据处理和复杂计算的
页面大小
页面大小是虚拟内存和物理内存 的基本单位，通常为固定大小， 如4KB或8KB。
微机原理与接口技术第4章微机存储器ppt课件
◆近期最少使用（LRU）策略 为Cache的各页建立一个LRU（Least Recently Used） 表，随时记录它们的调用情况。当需要替换时，将在最 近一段时间内使用最少的页予以替换。显然，这是按调 用频繁程度决定淘汰的顺序，比较合理，Cache的访问 命中率较高。但是比FIFO策略复杂，系统开销稍大。
读/写控制线的连接
◆CPU读/写操作控制信号(M/IO，RD和WR)进行逻辑组合， 产生存储器读MEMR和存储器写MEMW信号，分别接存 储器芯片的读允许OE信号和写允许WE信号 。
RD M/IO
WR
与
MEMR
与
MEMW
存储器容量的扩充
◆当单个存储器芯片的容量不能满足存储器容量要求时，需 要用多个存储器芯片组合，以扩充存储器的容量。
768KB RAM 空间
微机存储器设计要点
◆ 芯片的选择（类型、存储容量、存取速度） ◆ 总线的负载（需要时增加缓冲/驱动器） ◆ 速度的匹配（需要时设计“READY” 电路） ◆ 地址的分配（实现分级地址译码） ——必须保证对存储单元寻址的惟一性
现代存储器技术
◆高性能微机系统的高速度、大容量、低价格是评价存储 器性能和存储体系设计主要的三大指标。
存储器字节数
8
芯片单元数
芯片位数
例如，设计一个64KB的RAM存储器:
若用静态RAM 6116（2K×8）芯片组成，则 64/2×1=32 片;
若用动态RAM 2116（16K×1）芯片组成，则 64/16×8=32片， 32片分成4组，每组8片。
常用存储器芯片的组成特性
芯片型号 M×N
地址线
数据线
↓命
Cache 中
地址
Cache
读/写控制线的连接
◆CPU读/写操作控制信号(M/IO，RD和WR)进行逻辑组合， 产生存储器读MEMR和存储器写MEMW信号，分别接存 储器芯片的读允许OE信号和写允许WE信号 。
RD M/IO
WR
与
MEMR
与
MEMW
存储器容量的扩充
◆当单个存储器芯片的容量不能满足存储器容量要求时，需 要用多个存储器芯片组合，以扩充存储器的容量。
768KB RAM 空间
微机存储器设计要点
◆ 芯片的选择（类型、存储容量、存取速度） ◆ 总线的负载（需要时增加缓冲/驱动器） ◆ 速度的匹配（需要时设计“READY” 电路） ◆ 地址的分配（实现分级地址译码） ——必须保证对存储单元寻址的惟一性
现代存储器技术
◆高性能微机系统的高速度、大容量、低价格是评价存储 器性能和存储体系设计主要的三大指标。
存储器字节数
8
芯片单元数
芯片位数
例如，设计一个64KB的RAM存储器:
若用静态RAM 6116（2K×8）芯片组成，则 64/2×1=32 片;
若用动态RAM 2116（16K×1）芯片组成，则 64/16×8=32片， 32片分成4组，每组8片。
常用存储器芯片的组成特性
芯片型号 M×N
地址线
数据线
↓命
Cache 中
地址
Cache
微机原理第四章
机 了磁芯存储器的地位。目前，绝大多数计算机都使用的是
原 半导体存储器。
理
2．按存储器的存取方式分类
按存取方式可分为随机存取存储器、只读存储器等
(1) 随机存储器 RAM (Random Access Memory)
随机存储器(又称读写存储器)是指通过指令可以随机
地对各个存储单元进行读和写，在一切计算机系统中，主
1intel2164a的内部结构8位8位a0a1aa2a3a4a5a6a7vddvss128128存储矩阵1128行译码器128128存储矩阵128读出放大器读出放大器128读出放大器读出放大器微机原理地址锁存器14io门输出缓冲器dout行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器rascaswedin121128列译码器128读出放大器128读出放大器121128列译码器128128存储矩阵128128存储矩阵1128行译码器?存储体
动态RAM的基本存储单元，由一个MOS管T1和位于其 栅极上的分布电容C构成。当栅极电容C上充有电荷时，
表示该存储单元保存信息“1”。反之，当栅极电容上没
有电荷时，表示该单元保存信息“0”。
动态RAM存储单元实质上是
字选线
微
依靠T1管栅极电容的充放电原理 来保存信息的 ，电容上所保存的
机 原
电荷就会泄漏。在动态RAM的使
(2) Intel 2164A的外部结构：
Intel 2164A是具有16个引脚的双列直插式芯片。
• A0~A7：地址信号的输入引脚； • R A S ：行地址选通信号输入引脚；
• C A S ：列地址选通信号输入引脚；
• W E ：写允许控制信号输入引脚；
微 机
• DIN ：数据输入引脚； • DOUT：数据输出引脚； • VDD：+5V电源引脚；
微机原理第4章1-存储器分类及典型芯片介绍
第三组 32
第四组 48
0
… 15 …
…
A5 址 1 A4 译
…
A3 码 63 0 A9 A2 A1 A0 列 0 地 译 码
WE
址 15 读写电路 CS
I/O1
… …
…
… …
…
16
15
31
32
47
48
63
…
西南交通大学
…
读写电路
I/O2
…
读写电路
I/O3
读写电路
17
T7 I/O 列选线Y
T8 I/O
六管静态RAM存储电路
西南交通大学
14
微机原理与应用
3. 典型SRAM芯片
主要引脚功能 工作时序 与系统的连接使用 常用的SRAM芯片 •2114（1K×4位） •6116（2K×8位） •6264（8K×8位） •628128 （16K×8位） •62256（32K×8位）…
读写控制：
OE：输出允许，控制读操作。有效时，允许芯片将寻址单元内的数 据输出。一般与系统的读控制线MEMR（或RD）相连。 WE：写允许，控制写操作。有效时，引脚上的数据将被允许写入芯 片。一般与系统的写控制线MEMW（或WR）相连。
4.三态缓冲电路
实现双向数据缓冲、隔离、放大、提高数据总线驱动能力。 西南交通大学
0 0 0 0 0 X 地 址 译 码 器 X0
0,0 0,0
…
32×32 矩阵
0,31
31,0 X 31
Y0
A 9 0A 8 0A 7 0 A 6 0A 5 0
西南交通大学
… …
…
…
31,31
I/O Y 地址译码器 Y31 读 读/写
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西南交通大学
10
微机原理与应用
•地址译码电路（单译码法） 0 地 0 址 译 0 码 器 0 …
16×8矩阵
A3 A2 A1 A0
字线
0,0
0,7
0
…
…
…
15 0 D0
15,0
…
15,7
位线
… …
7
读 / 写选通
读/写控制电路 D7
11
西南交通大学
微机原理与应用 •地址译码电路（双译码法）
A4 A3 A2 A1 A0
静态RAM（SRAM－Static RAM）
•以双稳态触发器为基本存储元。不需刷新，存取速度快；但功 耗较大，集成度低。
动态RAM（DRAM－Dynamic RAM）
•以电容为基本存储元。电路简单，集成度高，价格低；但需定 时刷新。主要用于计算机内存。
西南交通大学
4
微机原理与应用
（2）ROM- Read Only Memory 只能读出存储的信息，而不能用通常的方法将信息 写入存储器。 掩膜式（Masked）ROM 一次性可编程ROM（OTPROM） 用紫外线擦除的可编程ROM（EPROM） 电可擦除的可编程ROM（EEPROM或E2PROM）
4.可靠性
可靠性是用平均故障间隔时间来衡量（MTBF, Mean Time Between Failures）
西南交通大学
7
微机原理与应用
4.1.4 半导体存储芯片(SRAM)的一般结构
半导体存储芯片的结构
西南交通大学
8
微机原理与应用
1.存储体：由基本存储元按照一定的规律排列构成的矩阵。
字结构方式：将同一芯片上的基本存储元排列成不同的存储单元。 位结构方式：将某一芯片上的各个基本存储元作为不同字的同一 位。这种方式的优点是芯片的封装引线少。一般在 大容量的存储器中采用位结构方式。
RDRAM（Rambus DRAM）——是由Rambus公司所开发
的高速DRAM。其最大数据率可达1.6GB/s。
DDR DRAM（Double Data Rate DRAM）——是对
SDRAM的改进，它在时钟的上升沿和下降沿都可以传送数据，其 数据率可达200-800 MB/s。主要应用在主板和高速显示卡上。
6264芯片的主要引线:
• • • • • 地址线： 数据线： 写允许信号： 选片信号： A0～A12 D0～ D7 WE CS1、CS2
输出允许信号：OE
6264管脚图
西南交通大学
18
微机原理与应用
SRAM 6116（2K×8位）
2K×8
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 6116 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 Vcc A8 A9 WE OE A10 CS D7 D6 D5 D4 D3
I/O4
微机原理与应用
SRAM 6264（8K×8位）
NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 6264 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 Vcc WE CS2 A8 A9 A11 OE A10 CS1 D7 D6 D5 D4 D3
13
微机原理与应用
4.2 随机读写存储器RAM
4.2.1 静态RAM（SRAM）
1. SRAM的基本存储电路
行选线X A T5 T1 T2 T3 Vcc T4 B T6
2. SRAM特点： 用双稳态触发器存储信息, MOS管数目多,集成度较低. 不需刷新,速度快 （<5ns），外围电路比较 简单，功耗大。 常用作高速缓冲存储器 Cache。
西南交通大学
24
微机原理与应用
4.DRAM的典型芯片 2164（64K×1bit 行译码、列译码，分时工作。） 采用行地址和列地址来确定一个单元； 行列地址分时传送，共用一组地址线； 地址线的数量仅为同等容量SRAM 芯片的一半。
列地址 1 0 0 0
1 行 地0 址 0 0
西南交通大学
25
微机原理与应用
A10
A4 D7
行 译 码
128×128 存储矩阵
… …
D0
CS WE OE
… …
…
输入 数据 控制
列I/O 列译码
…
…
A3 逻辑 控制 A0
11根地址线A0～A10 8根数据线D0～D7
6116管脚和功能结构图
西南交通大学
19
微机原理与应用
SRAM读操作时序图
西南交通大学
20
微机原理与应用
SRAM写操作时序图
2164引脚及主要引线
64K×1bit •RAS：行地址选通信号，用于锁存行 地址； •CAS：列地址选通信号。 地址总线上先送上行地址，后送上列 地址，它们分别在RAS和CAS有效期间 被锁存在地址锁存器中。 • WE：写允许信号 WE=0 WE=1 数据写入 数据读出
2164引脚
•DI： 数据输入 •DO：数据输出 •A0~A7: 地址输入线（复用）
*尽管EPROM和E2PROM既可读出也可编程写入和擦除，但 其不能像RAM那样随机快速地写入和修改，它们的写入需要 一定的条件。 西南交通大学
5
微机原理与应用
4.1.3 半导体存储器的主要技术指标
1.存储容量 位容量 • 能存放一位二进制数的器件称为一个存储元。 • 若干存储元构成一个存储单元。 • 许多存储单元组织在一起构成了存储器。 • 存储器芯片容量＝存储单元数×每个单元的存储位数 例如：Intel 2114: 1K×4位/片； 6264： 8K×8位/片
0 0 0 0 0 X 地 址 译 码 器 X0
0,0 0,0
…
32×32 矩阵
0,31
31,0 X 31
Y0
A 9 0A 8 0A 7 0 A 6 0A 5 0
西南交通大学
… …
…
…
31,31
I/O Y 地址译码器 Y31 读 读/写
12
D
微机原理与应用
3.片选和读写控制逻辑 片选信号：
CS或CE。有效时，可以对芯片进行读写操作；无效时，芯片与 数据总线隔离，并可降低内部功耗。一般与系统的高位地址线发 生联系。
西南交通大学
23
微机原理与应用
高集成度DRAM和内存条 内存配置：640KB→512MB →…. 内存条（由高集成度的DRAM组成） 30线内存条； SIMM（Single In－Line Memory 72线内存条； Module，单列直插式存储器模块） 100线内存条； 168线内存条； DIMM（Dual In－Line Memory 184线内存条； Module，双列直插式存储器模块） 200线内存条。 目前，高档个人计算机采用168线内存条， SDRAM（Synchronous DRAM，同步DRAM）组 成。
读写控制：
OE：输出允许，控制读操作。有效时，允许芯片将寻址单元内的数 据输出。一般与系统的读控制线MEMR（或RD）相连。 WE：写允许，控制写操作。有效时，引脚上的数据将被允许写入芯 片。一般与系统的写控制线MEMW（或WR）相连。
4.三态缓冲电路
实现双向数据缓冲、隔离、放大、提高数据总线驱动能力。 西南交通大学
西南交通大学
28
微机原理与应用
（3）刷新
RAS CAS＝1 A0~A7 行地址
DRAM 芯片的刷新时序 刷新：将动态存储器中存放的每一位信息读出并重新 写入的过程。 每次送出不同的行地址，可刷新不同行的存储单元； CAS无效，位线上的信息不会送到数据总线上。
西南交通大学
29
微机原理与应用
4.2.3 双口RAM
外存——存放非当前使用的程序和数据。
•特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。 •通常由磁、光存储器构成，也可以由半导体存储器构成 •磁盘、磁带、CD-ROM、DVD-ROM、固态盘西南Βιβλιοθήκη 通大学2微机原理与应用
2. 半导体存储器分类
1) 按制造工艺分类
双极性（Bipolar）: 由TTL（Transistor-Transistor Logic）晶体管逻辑电路构成。速度快 (几纳秒～几十纳秒)，集成度低，功耗大，价格高， 一般作为 Cache。 金属氧化物半导体（MOS， Metal-Oxide-Semiconductor )型： 功耗低、价格低、集成度高，普遍用作主存。主要有NMOS，CMOS 等。
2) 按存储器读写方式分类
ROM（Read Only Memory):只读存储器 RAM(Random Access Memory):随机读写存储器 西南交通大学
3
微机原理与应用
（1）RAM- Random Access Memory RAM的3个特性：
1）可读可写，非破坏性读出，写入时覆盖原内容。 2）随机存取，存取任一单元所需的时间相同。 3）易失性（或挥发性）。当断电后，存储器中的内容立即消失。
西南交通大学
6
微机原理与应用
半导体存储器的主要技术指标（续） 2.存取速度
•一般以存取时间来衡量，存取时间越小，速度越快。 •所谓存取时间－从CPU发出存取命令到操作完成所经历的时间。 •超高速<20ns、中速:100ns～200ns、低速:>300ns
3.功耗
每个存储位消耗功率的大小。（mW/位）
西南交通大学
26
微机原理与应用
5.DRAM的工作过程 （1）数据读出