ProtelDXP 部分错误及解决方法

dxp原理图常见错误

原理图常见错误principle of common mistakes1、ERC报告管脚没有接入信号ERC report no access to signal pins1）创建封装时给管脚定义了I/O属性creation package to the pin at the definition of I/O attribute 2）创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上。

create components or modify components placed inconsistent grid attributes, and the lines do not pin connection;3）创建元件时pin方向反向，必须非pin name端连线。

create components reverse direction when the pin, non-name-pin connections.2、元件跑到图纸界外：没有在元件库图表纸中心创建元件。

components went to the drawings profession : no paper charts component library center components.3、创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。

the creation of the document network table works only partially transferred PCB : netlist generation did not choose to global.4、当使用自己创建的多部分组成的元件时，千万不要使用annotate. When the use of their own creation, multi-component element, we must use annotate.PROTEL DXP2004 DRC 中英文对照一、Error Reporting 错误报告1、Violations Associated with Buses 总线电气错误（共12项）1）bus indices out of range 总线分支索引超出范围2）Bus range syntax errors 总线范围的语法错误3）Illegal bus range values 非法的总线范围值4）Illegal bus definitions 定义的总线非法5）Mismatched bus label ordering 总线分支网络标号错误排序6）Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线7）Mismatched bus widths 总线宽度错误8）Mismatched bus section index ordering 总线范围值表达错误9）Mismatched electrical types on bus 总线上错误的电气类型10）Mismatched generics on bus (first index) 总线范围值的首位错误11）Mismatched generics on bus (second index) 总线范围值末位错误12）Mixed generics and numeric bus labeling 总线命名规则错误2、Violations Associated Components 元件符号电气错误（共20项）1）Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用2）Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符3）Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失4）Component contaning duplicate sub-parts 元件中出现了重复的子部分5）Component with duplicate Implementations 元件被重复使用6）Component with duplicate pins 元件中有重复的管脚7）Duplicate component models 一个元件被定义多种重复模型8）Duplicate part designators 元件中出现标示号重复的部分9）Errors in component model parameters 元件模型中出现错误的的参数10）Extra pin found in component display mode 多余的管脚在元件上显示11）Mismatched hidden pin component 元件隐藏管脚的连接不匹配12）Mismatched pin visibility 管脚的可视性不匹配13）Missing component model parameters 元件模型参数丢失14）Missing component models 元件模型丢失15）Missing component models in model files 元件模型不能在模型文件中找到16）Missing pin found in component display mode 不见的管脚在元件上显示17）Models found in different model locations 元件模型在未知的路径中找到18）Sheet symbol with duplicate entries 方框电路图中出现重复的端口19）Un-designated parts requiring annotation 未标记的部分需要自动标号20）Unused sub-part in component 元件中某个部分未使用3、violations associated with document 文档电气错误（共10项）1）conflicting constraints 约束不一致的2）duplicate sheet symbol name 层次原理图中使用了重复的方框电路图3）duplicate sheet numbers 重复的原理图图纸序号4）missing child sheet for sheet symbol 方框图没有对应的子电路图5）missing configuration target 缺少配置对象6）missing sub-project sheet for component 元件丢失子项目7）multiple configuration targets 无效的配置对象8）multiple top-level document 无效的顶层文件9）port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口10）sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口4、violations associated with nets 网络电气错误（共19项）1）adding hidden net to sheet 原理图中出现隐藏网络2）adding items from hidden net to net 在隐藏网络中添加对象到已有网络中3）auto-assigned ports to device pins 自动分配端口到设备引脚4）duplicate nets 原理图中出现重名的网络5）floating net labels 原理图中有悬空的网络标签6）global power-objects scope changes 全局的电源符号错误7）net parameters with no name 网络属性中缺少名称8）net parameters with no value 网络属性中缺少赋值9）nets containing floating input pins 网络包括悬空的输入引脚10）nets with multiple names 同一个网络被附加多个网络名11）nets with no driving source 网络中没有驱动12）nets with only one pin 网络只连接一个引脚13）nets with possible connection problems 网络可能有连接上的错误14）signals with multiple drivers 重复的驱动信号15）sheets containing duplicate ports 原理图中包含重复的端口16）signals with load 信号无负载17）signals with drivers 信号无驱动18）unconnected objects in net 网络中的元件出现未连接对象19）unconnected wires 原理图中有没连接的导线5、Violations associated with others原理图错误(3项)1）No Error 无错误2）Object not completely within sheet boundaries 原理图中的对象超出了图纸边框3）Off-grid object原理图中的对象不在格点位置6、Violations associated with parameters 参数错误1）same parameter containing different types 相同的参数出现在不同的模型中2）same parameter containing different values 相同的参数出现了不同的取值二、Comparator 规则比较1、Differences associated with components 原理图和PCB的不同(共16项)1）Changed channel class name 通道类名称变化2）Changed component class name 元件类名称变化3）Changed net class name 网络类名称变化4）Changed room definitions 区域定义的变化5）Changed Rule 设计规则的变化6）Channel classes with extra members 通道类出现了多余的成员7）Component classes with extra members 元件类出现了多余的成员8）Difference component 元件出现不同的描述9）Different designators 元件标示的改变10）Different library references 出现不同的元件参考库11）Different types 出现不同的标准12）Different footprints 元件封装的改变13、Extra channel classes 多余的通道类14、Extra component classes 多余的元件类15、Extra component 多余的元件16、Extra room definitions 多余的区域定义（二）Differences associated with nets 原理图和PCB上有关网络不同（共6项）1、Changed net name 网络名称出现改变2、Extra net classes 出现多余的网络类3、Extra nets 出现多余的网络4、Extra pins in nets 网络中出现多余的管脚5、Extra rules 网络中出现多余的设计规则6、Net class with Extra members 网络中出现多余的成员（三）Differences associated with parameters 原理图和PCB上的参数不同（共3项）1、Changed parameter types 改变参数类型2、Changed parameter value 改变参数的取值3、Object with extra parameter 对象出现多余的参数【Violations Associated with Components】——元件电气错误类型1、【Component Implementation with duplicate pins usage】：原理图中元件的管脚被重复使用了。

dxp规则报错

Dxp规则报错及解决方法1.[Short-Circuit Constraint Violation]详细：Advanced PCB stm32.PcbDoc Short-Circuit Constraint: Between Via (73.3044mm,64.9224mm) Top Layer to Bottom Layer And Track (73.3044mm,64.9224mm)(73.32061mm,64.90619mm) Top Layer 16:41:48 2013/4/16 497 原因：过孔没有标明网络解决：上下两层短路，注意一下过孔有无错误2.[Silkscreen Over Component Pads Constraint Violation]详细：Advanced PCB stm32.PcbDoc Silkscreen Over Component Pads Constraint: Between Track (84.85998mm,42.58mm)(84.85998mm,43.78mm) Top Overlay And Pad C23-1(85.36mm,43.18mm) Top Layer [Top Overlay] to [Top Solder] clearance [0.02503mm]原因：丝印层与焊盘的距离问题解决：在网上查资料后，发现，将规则（Rules...）里面的Manufacturing某个参数改一下就可以避免这种绿色警告，分享如下。

首先，design-->rules...-->左边若干选项中有一个Manufacturing，子选项Silkscreen over Component Pads如图。

原来的constraints选框内显示clearance为10mil，将间距改为0之后绿色警告消失。

3.[Minimum Solder Mask Sliver Constraint Violation]详细：Advanced PCB stm32.PcbDoc Minimum Solder Mask Sliver Constraint: Between Pad *1-16(76.68859mm,74.71903mm) Multi-Layer And Pad U1-48(75.89561mm,73.37141mm) Top Layer [Top Solder] Mask Sliver [0.24442mm] 17:20:01 2013/4/16 100原因：焊盘间的最小间距问题解决：首先，design-->rules...-->左边若干选项中有一个Manufacturing，子选项minimum solder mask sliver，原来的constraints选框内显示的clearance将间距改为0之后绿色警告消失。

protel出现的问题及解决办法

我的win7旗舰版操作系统,用的老师给的那个绿色包。

出现了三个错误
一、n o licence
解压安装包之后在解压包里可以找到Protel2004_sp3_Genkey.exe 进行注册
二、f ail to load parallel port driver!
解决办法：
首先我们打开DXP,关掉错误提示。

打开左上角的DXP—Prefrences(优先设定)。

然后找到FPGA—Devices View ,将“实时状况”和Go Live at startup（启动时进入实时状况）取消。

保存后再次启动DXP，是不是这个错误也已挥之而去了。

三、出现exception eaccessviolation in module 错误
解决办法：右键点击dsp.exe——属性——兼容型——选中“以兼容方式运行该程序”——下面的选框中可以选择以windowsxp模式来运行。

见下图。

ProtelDXP错误总结

ProtelDXP错误总结1、画原理图时，电源部分中，整流桥之前的交流输入怎么画？用贝赛尔曲线：2、如果我一次性没做完，下次又再另一台电脑上接着做的，储存的文件名又不一样，能不能有什么好的方法能让我借用上次的封装库，不让我在电路上重新一个一个的相关联.3、首先我要感谢老师给我的机会让我能把在制版中遇到的问题提出来,我的问题是我在画原理图的过程中,当在我自己的库和软件自带的库中找不到我需要的元气件,我就到老师给的田老师的那两个库去找,但是我把我自己的工程所有的保存了之后打开老师给的那两个库,点了YES后发现我自己的工程不见了,并且库里的六个文件只能出来一个显示在PROJECT上,我只有到FILE里面去找,很麻烦,不知道别人遇到过这种问题没有?有没有解决的办法?谢谢老师了,呵呵.让ProtelDXP中一定要有你的库文件。

4、要做一个三位数码管，用一个方框表示三个数码管和用三个数码管集成一个有区别吗？如图：一个三位：用三个一位集成一个三位：用三个集成一个时，就如做TL084一样，一个芯片里有四个放大器，用三个一位数码管集成一个时，a~dp是公用的引脚，1~3是位选。

这两种方法有没有区别？注意相同部分管脚的连接要一致；5、PCB原理图中器件太多，怎么样找到自己想要的器件？JC ：jump to compent.PCB中的过滤器原理图中的NavigateCTRL + F6、电阻、电容的封装有好多种，它们有什么区别？封装对应的是实际器件，不同的封装是为了满足不同的实际需要，成本，体积，质量等。

7、当我们修改有一个元器件的封装后，但由于该类元器件较多，不想一个一个删除，再添加，该怎么办？更新，8、怎样查找同类元器件？9、怎样布铜？Place\polygon plane;10、当PCB界面小了，怎样扩大它的界面？Design\Board shape\Redefine Board shape11、如何封装六位数码管？查资料，根据管脚间距、管脚数量、管脚直径做封装；12、如何在DXP中彻底删除一个工程？工程上点右键结束工程；13、不是很清楚层的意义，特别是铺铜的时候，在哪一层铺什么线的铜，是不是有严格的规定？搞清楚TOP，BOTTOM，TOP overly，BOTTOM overly，keepout等14、如何给画好的八个数码管为一体的原理图做一个封装？同上11题；15、如何把“Free document”中的内容添加到自己已建的工程中？拖动或添加到工程；16、怎么把PCB版中的电容的体积缩小一些？更改封装；17、问：内层有一层是GND、一层是VCC，那在顶层或底层是否有必要给VCC覆铜？我们平常的双层板是没有内层的；四层板的化，有VCC和GND内层;18、我们电路板上的电源是由电源电路的交流电源稳压过来的直流电压，但在连图时却不知道该将它作为输出还是直接由电压标志表示。

DXP常见错误

DXP常见错误AD6/Protel DXP中错误总结在DXP2004中的DRC规则检查项⽬,对于⼀些英⽂⽔平较薄弱的朋友是⼀个⼤难题,特和同事对其进⾏整理⼀下,英⽂⽔平有限,仅供参考: DXP2004 DRC 规则英⽂对照Ⅰ：Error Reporting 错误报告A：Violations Associated with Buses 有关总线电⽓错误的各类型（共12项）◆bus indices out of range 总线分⽀索引超出范围◆Bus range syntax errors 总线范围的语法错误◆Illegal bus range values ⾮法的总线范围值◆Illegal bus definitions 定义的总线⾮法◆Mismatched bus label ordering 总线分⽀⽹络标号错误排序◆Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线◆Mismatched bus widths 总线宽度错误◆Mismatched bus section index ordering 总线范围值表达错误◆Mismatched electrical types on bus 总线上错误的电⽓类型◆Mismatched generics on bus (first index) 总线范围值的⾸位错误◆Mismatched generics on bus (second index) 总线范围值末位错误◆Mixed generics and numeric bus labeling 总线命名规则错误B：Violations Associated Components 有关元件符号电⽓错误（共20项）◆Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使⽤◆Component Implementations with invalid pin mappings 元件管脚在应⽤中和PCB封装中的焊盘不符◆Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失◆Component contaning duplicate sub-parts 元件中出现了重复的⼦部分◆Component with duplicate Implementations 元件被重复使⽤◆Component with duplicate pins 元件中有重复的管脚◆Duplicate component models ⼀个元件被定义多种重复模型◆Duplicate part designators 元件中出现标⽰号重复的部分◆Errors in component model parameters 元件模型中出现错误的的参数◆Extra pin found in component display mode 多余的管脚在元件上显⽰◆Mismatched hidden pin component 元件隐藏管脚的连接不匹配◆Mismatched pin visibility 管脚的可视性不匹配◆Missing component model parameters 元件模型参数丢失◆Missing component models 元件模型丢失◆Missing component models in model files 元件模型不能在模型⽂件中找到◆Missing pin found in component display mode 不见的管脚在元件上显⽰◆Models found in different model locations 元件模型在未知的路径中找到◆Sheet symbol with duplicate entries ⽅框电路图中出现重复的端⼝◆Un-designated parts requiring annotation 未标记的部分需要⾃动标号◆Unused sub-part in component 元件中某个部分未使⽤C：violations associated with document 相关的⽂档电⽓错误（共10项）1、conflicting constraints 约束不⼀致的2、duplicate sheet symbol name 层次原理图中使⽤了重复的⽅框电路图3、duplicate sheet numbers 重复的原理图图纸序号4、missing child sheet for sheet symbol ⽅框图没有对应的⼦电路图5、missing configuration target 缺少配置对象6、missing sub-project sheet for component 元件丢失⼦项⽬7、multiple configuration targets ⽆效的配置对象8、multiple top-level document ⽆效的顶层⽂件9、port not linked to parent sheet symbol ⼦原理图中的端⼝没有对应到总原理图上的端⼝10、sheet enter not linked to child sheet ⽅框电路图上的端⼝在对应⼦原理图中没有对应端⼝D：violations associated with nets 有关⽹络电⽓错误（共19项）1、adding hidden net to sheet 原理图中出现隐藏⽹络2、adding items from hidden net to net 在隐藏⽹络中添加对象到已有⽹络中3、auto-assigned ports to device pins ⾃动分配端⼝到设备引脚4、duplicate nets 原理图中出现重名的⽹络5、floating net labels 原理图中有悬空的⽹络标签6、global power-objects scope changes 全局的电源符号错误7、net parameters with no name ⽹络属性中缺少名称8、net parameters with no value ⽹络属性中缺少赋值9、nets containing floating input pins ⽹络包括悬空的输⼊引脚10、nets with multiple names 同⼀个⽹络被附加多个⽹络名11、nets with no driving source ⽹络中没有驱动12、nets with only one pin ⽹络只连接⼀个引脚13、nets with possible connection problems ⽹络可能有连接上的错误14、signals with multiple drivers 重复的驱动信号15、sheets containing duplicate ports 原理图中包含重复的端⼝16、signals with load 信号⽆负载17、signals with drivers 信号⽆驱动18、unconnected objects in net ⽹络中的元件出现未连接对象19、unconnected wires 原理图中有没连接的导线E：Violations associated with others有关原理图的各种类型的错误(3项)1、No Error ⽆错误2、Object not completely within sheet boundaries 原理图中的对象超出了图纸边框3、Off-grid object原理图中的对象不在格点位置F：Violations associated with parameters 有关参数错误的各种类型1、same parameter containing different types 相同的参数出现在不同的模型中2、same parameter containing different values 相同的参数出现了不同的取值Ⅱ、Comparator 规则⽐较A：Differences associated with components 原理图和PCB上有关的不同(共16项)◆Changed channel class name 通道类名称变化◆Changed component class name 元件类名称变化◆Changed net class name ⽹络类名称变化◆Changed room definitions 区域定义的变化◆Changed Rule 设计规则的变化◆Channel classes with extra members 通道类出现了多余的成员◆Component classes with extra members 元件类出现了多余的成员◆Difference component 元件出现不同的描述◆Different designators 元件标⽰的改变◆Different library references 出现不同的元件参考库◆Different types 出现不同的标准◆Different footprints 元件封装的改变◆Extra channel classes 多余的通道类◆Extra component classes 多余的元件类快捷键1、设计浏览器快捷键：⿏标左击选择⿏标位置的⽂档⿏标双击编辑⿏标位置的⽂档⿏标右击显⽰相关的弹出菜单Ctrl+F4 关闭当前⽂档Ctrl+Tab 循环切换所打开的⽂档Alt+F4 关闭设计浏览器DXP2、原理图和PCB通⽤快捷键：Shift 当⾃动平移时，快速平移Y 放置元件时，上下翻转X 放置元件时，左右翻转Shift+↑↓←→箭头⽅向以⼗个⽹格为增量，移动光标↑↓←→箭头⽅向以⼀个⽹格为增量，移动光标SpaceBar 放弃屏幕刷新Esc 退出当前命令End 屏幕刷新Home 以光标为中⼼刷新屏幕PageDown,Ctrl+⿏标滚轮以光标为中⼼缩⼩画⾯PageUp, Ctrl+⿏标滚轮以光标为中⼼防⼤画⾯⿏标滚轮上下移动画⾯Shift+⿏标滚轮左右移动画⾯Ctrl+Z 撤销上⼀次操作Ctrl+Y 重复上⼀次操作Ctrl+A 选择全部Ctrl+S 保存当前⽂档Ctrl+C 复制Ctrl+X 剪切Ctrl+V 粘贴Ctrl+R 复制并重复粘贴选中的对象Delete 删除V+D 显⽰整个⽂档V+F 显⽰所有对象X+A 取消所有选中的对象单击并按住⿏标右键显⽰滑动⼩⼿并移动画⾯点击⿏标左键选择对象点击⿏标右键显⽰弹出菜单，或取消当前命令右击⿏标并选择Find Similar 选择相同对象点击⿏标左键并按住拖动选择区域内部对象点击并按住⿏标左键选择光标所在的对象并移动双击⿏标左键编辑对象Shift+点击⿏标左键选择或取消选择TAB 编辑正在放置对象的属性Shift+C 清除当前过滤的对象Shift+F 可选择与之相同的对象Y 弹出快速查询菜单F11 打开或关闭Inspector⾯板F12 打开或关闭List⾯板3、原理图快捷键：Alt 在⽔平和垂直线上限制对象移动循环切换捕捉⽹格设置空格键(Spacebar) 放置对象时旋转90度空格键(Spacebar) 放置电线、总线、多边形线时激活开始/结束模式 Shift+空格键(Spacebar) 放置电线、总线、多边形线时切换放置模式退格建(Backspace) 放置电线、总线、多边形线时删除最后⼀个拐⾓点击并按住⿏标左键+Delete 删除所选中线的拐⾓点击并按住⿏标左键+Insert 在选中的线处增加拐⾓Ctrl+点击并拖动⿏标左键拖动选中的对象4、PCB快捷键：Shift+R 切换三种布线模式Shift+E 打开或关闭电⽓⽹格Ctrl+G 弹出捕获⽹格对话框G 弹出捕获⽹格菜单N 移动元件时隐藏⽹状线L 镜像元件到另⼀布局层退格键在布铜线时删除最后⼀个拐⾓Shift+空格键在布铜线时切换拐⾓模式空格键布铜线时改变开始/结束模式Shift+S 切换打开/关闭单层显⽰模式O+D+D+Enter 选择草图显⽰模式O+D+F+Enter 选择正常显⽰模式O+D 显⽰/隐藏Prefences对话框L 显⽰Board Layers对话框Ctrl+H 选择连接铜线Ctrl+Shift+Left-Click 打断线+ 切换到下⼀层（数字键盘）- 切换到上⼀层（数字键盘）* 下⼀布线层（数字键盘）M+V 移动分割平⾯层顶点Alt 避开障碍物和忽略障碍物之间切换Ctrl 布线时临时不显⽰电⽓⽹格Ctrl+M或R-M 测量距离Shift+空格键顺时针旋转移动的对象空格键逆时针旋转移动的对象Q ⽶制和英制之间的单位切换E-J-O 跳转到当前原点E-J-A 跳转到绝对原点⼀， [Warning] AUDIO.SCH Extra Pin R509-1 in Normal of part R509 [Warning] AUDIO.S CH Extra Pin R509-2 in Normal of part R509 [Warning] AUDIO.SCH Extra Pin R509-1 (Inf erred) in Alternate 1 of part R509出现此类警告的原因：在 AUDIO.SCH⽂件中的所有电阻封装不可⽤。

DXP常见错误

AD6/Protel DXP中错误总结在DXP2004中的DRC规则检查项目,对于一些英文水平较薄弱的朋友是一个大难题,特和同事对其进行整理一下,英文水平有限,仅供参考:DXP2004 DRC 规则英文对照Ⅰ：Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）◆bus indices out of range 总线分支索引超出范围◆Bus range syntax errors 总线范围的语法错误◆Illegal bus range values 非法的总线范围值◆Illegal bus definitions 定义的总线非法◆Mismatched bus label ordering 总线分支网络标号错误排序◆Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线◆Mismatched bus widths 总线宽度错误◆Mismatched bus section index ordering 总线范围值表达错误◆Mismatched electrical types on bus 总线上错误的电气类型◆Mismatched generics on bus (first index) 总线范围值的首位错误◆Mismatched generics on bus (second index) 总线范围值末位错误◆Mixed generics and numeric bus labeling 总线命名规则错误B：Violations Associated Components 有关元件符号电气错误（共20项）◆Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用◆Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符◆Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失◆Component contaning duplicate sub-parts 元件中出现了重复的子部分◆Component with duplicate Implementations 元件被重复使用◆Component with duplicate pins 元件中有重复的管脚◆Duplicate component models 一个元件被定义多种重复模型◆Duplicate part designators 元件中出现标示号重复的部分◆Errors in component model parameters 元件模型中出现错误的的参数◆Extra pin found in component display mode 多余的管脚在元件上显示◆Mismatched hidden pin component 元件隐藏管脚的连接不匹配◆Mismatched pin visibility 管脚的可视性不匹配◆Missing component model parameters 元件模型参数丢失◆Missing component models 元件模型丢失◆Missing component models in model files 元件模型不能在模型文件中找到◆Missing pin found in component display mode 不见的管脚在元件上显示◆Models found in different model locations 元件模型在未知的路径中找到◆Sheet symbol with duplicate entries 方框电路图中出现重复的端口◆Un-designated parts requiring annotation 未标记的部分需要自动标号◆Unused sub-part in component 元件中某个部分未使用C：violations associated with document 相关的文档电气错误（共10项）1、conflicting constraints 约束不一致的2、duplicate sheet symbol name 层次原理图中使用了重复的方框电路图3、duplicate sheet numbers 重复的原理图图纸序号4、missing child sheet for sheet symbol 方框图没有对应的子电路图5、missing configuration target 缺少配置对象6、missing sub-project sheet for component 元件丢失子项目7、multiple configuration targets 无效的配置对象8、multiple top-level document 无效的顶层文件9、port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口10、sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口D：violations associated with nets 有关网络电气错误（共19项）1、adding hidden net to sheet 原理图中出现隐藏网络2、adding items from hidden net to net 在隐藏网络中添加对象到已有网络中3、auto-assigned ports to device pins 自动分配端口到设备引脚4、duplicate nets 原理图中出现重名的网络5、floating net labels 原理图中有悬空的网络标签6、global power-objects scope changes 全局的电源符号错误7、net parameters with no name 网络属性中缺少名称8、net parameters with no value 网络属性中缺少赋值9、nets containing floating input pins 网络包括悬空的输入引脚10、nets with multiple names 同一个网络被附加多个网络名11、nets with no driving source 网络中没有驱动12、nets with only one pin 网络只连接一个引脚13、nets with possible connection problems 网络可能有连接上的错误14、signals with multiple drivers 重复的驱动信号15、sheets containing duplicate ports 原理图中包含重复的端口16、signals with load 信号无负载17、signals with drivers 信号无驱动18、unconnected objects in net 网络中的元件出现未连接对象19、unconnected wires 原理图中有没连接的导线E：Violations associated with others有关原理图的各种类型的错误(3项)1、No Error 无错误2、Object not completely within sheet boundaries 原理图中的对象超出了图纸边框3、Off-grid object原理图中的对象不在格点位置F：Violations associated with parameters 有关参数错误的各种类型1、same parameter containing different types 相同的参数出现在不同的模型中2、same parameter containing different values 相同的参数出现了不同的取值Ⅱ、Comparator 规则比较A：Differences associated with components 原理图和PCB上有关的不同(共16项)◆Changed channel class name 通道类名称变化◆Changed component class name 元件类名称变化◆Changed net class name 网络类名称变化◆Changed room definitions 区域定义的变化◆Changed Rule 设计规则的变化◆Channel classes with extra members 通道类出现了多余的成员◆Component classes with extra members 元件类出现了多余的成员◆Difference component 元件出现不同的描述◆Different designators 元件标示的改变◆Different library references 出现不同的元件参考库◆Different types 出现不同的标准◆Different footprints 元件封装的改变◆Extra channel classes 多余的通道类◆Extra component classes 多余的元件类快捷键1、设计浏览器快捷键：鼠标左击选择鼠标位置的文档鼠标双击编辑鼠标位置的文档鼠标右击显示相关的弹出菜单Ctrl+F4 关闭当前文档Ctrl+Tab 循环切换所打开的文档Alt+F4 关闭设计浏览器DXP2、原理图和PCB通用快捷键：Shift 当自动平移时，快速平移Y 放置元件时，上下翻转X 放置元件时，左右翻转Shift+↑↓←→ 箭头方向以十个网格为增量，移动光标↑↓←→ 箭头方向以一个网格为增量，移动光标SpaceBar 放弃屏幕刷新Esc 退出当前命令End 屏幕刷新Home 以光标为中心刷新屏幕PageDown,Ctrl+鼠标滚轮以光标为中心缩小画面PageUp, Ctrl+鼠标滚轮以光标为中心防大画面鼠标滚轮上下移动画面Shift+鼠标滚轮左右移动画面Ctrl+Z 撤销上一次操作Ctrl+Y 重复上一次操作Ctrl+A 选择全部Ctrl+S 保存当前文档Ctrl+C 复制Ctrl+X 剪切Ctrl+V 粘贴Ctrl+R 复制并重复粘贴选中的对象Delete 删除V+D 显示整个文档V+F 显示所有对象X+A 取消所有选中的对象单击并按住鼠标右键显示滑动小手并移动画面点击鼠标左键选择对象点击鼠标右键显示弹出菜单，或取消当前命令右击鼠标并选择Find Similar 选择相同对象点击鼠标左键并按住拖动选择区域内部对象点击并按住鼠标左键选择光标所在的对象并移动双击鼠标左键编辑对象Shift+点击鼠标左键选择或取消选择TAB 编辑正在放置对象的属性Shift+C 清除当前过滤的对象Shift+F 可选择与之相同的对象Y 弹出快速查询菜单F11 打开或关闭Inspector面板F12 打开或关闭List面板3、原理图快捷键：Alt 在水平和垂直线上限制对象移动循环切换捕捉网格设置空格键(Spacebar) 放置对象时旋转90度空格键(Spacebar) 放置电线、总线、多边形线时激活开始/结束模式 Shift+空格键(Spacebar) 放置电线、总线、多边形线时切换放置模式退格建(Backspace) 放置电线、总线、多边形线时删除最后一个拐角点击并按住鼠标左键+Delete 删除所选中线的拐角点击并按住鼠标左键+Insert 在选中的线处增加拐角Ctrl+点击并拖动鼠标左键拖动选中的对象4、PCB快捷键：Shift+R 切换三种布线模式Shift+E 打开或关闭电气网格Ctrl+G 弹出捕获网格对话框G 弹出捕获网格菜单N 移动元件时隐藏网状线L 镜像元件到另一布局层退格键在布铜线时删除最后一个拐角Shift+空格键在布铜线时切换拐角模式空格键布铜线时改变开始/结束模式Shift+S 切换打开/关闭单层显示模式O+D+D+Enter 选择草图显示模式O+D+F+Enter 选择正常显示模式O+D 显示/隐藏Prefences对话框L 显示Board Layers对话框Ctrl+H 选择连接铜线Ctrl+Shift+Left-Click 打断线+ 切换到下一层（数字键盘）- 切换到上一层（数字键盘）* 下一布线层（数字键盘）M+V 移动分割平面层顶点Alt 避开障碍物和忽略障碍物之间切换Ctrl 布线时临时不显示电气网格Ctrl+M或R-M 测量距离Shift+空格键顺时针旋转移动的对象空格键逆时针旋转移动的对象Q 米制和英制之间的单位切换E-J-O 跳转到当前原点E-J-A 跳转到绝对原点一， [Warning] AUDIO.SCH Extra Pin R509-1 in Normal of part R509 [Warning] AUDIO.S CH Extra Pin R509-2 in Normal of part R509 [Warning] AUDIO.SCH Extra Pin R509-1 (Inf erred) in Alternate 1 of part R509出现此类警告的原因：在 AUDIO.SCH文件中的所有电阻封装不可用。

dxp原理图常见错误

原理图常见错误principle of common mistakes1、ERC报告管脚没有接入信号ERC report no access to signal pins1）创建封装时给管脚定义了I/O属性creation package to the pin at the definition of I/O attribute 2）创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上。

create components or modify components placed inconsistent grid attributes, and the lines do not pin connection;3）创建元件时pin方向反向，必须非pin name端连线。

create components reverse direction when the pin, non-name-pin connections.2、元件跑到图纸界外：没有在元件库图表纸中心创建元件。

components went to the drawings profession : no paper charts component library center components.3、创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。

the creation of the document network table works only partially transferred PCB : netlist generation did not choose to global.4、当使用自己创建的多部分组成的元件时，千万不要使用annotate. When the use of their own creation, multi-component element, we must use annotate.PROTEL DXP2004 DRC 中英文对照一、Error Reporting 错误报告1、Violations Associated with Buses 总线电气错误（共12项）1）bus indices out of range 总线分支索引超出范围2）Bus range syntax errors 总线范围的语法错误3）Illegal bus range values 非法的总线范围值4）Illegal bus definitions 定义的总线非法5）Mismatched bus label ordering 总线分支网络标号错误排序6）Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线7）Mismatched bus widths 总线宽度错误8）Mismatched bus section index ordering 总线范围值表达错误9）Mismatched electrical types on bus 总线上错误的电气类型10）Mismatched generics on bus (first index) 总线范围值的首位错误11）Mismatched generics on bus (second index) 总线范围值末位错误12）Mixed generics and numeric bus labeling 总线命名规则错误2、Violations Associated Components 元件符号电气错误（共20项）1）Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用2）Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符3）Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失4）Component contaning duplicate sub-parts 元件中出现了重复的子部分5）Component with duplicate Implementations 元件被重复使用6）Component with duplicate pins 元件中有重复的管脚7）Duplicate component models 一个元件被定义多种重复模型8）Duplicate part designators 元件中出现标示号重复的部分9）Errors in component model parameters 元件模型中出现错误的的参数10）Extra pin found in component display mode 多余的管脚在元件上显示11）Mismatched hidden pin component 元件隐藏管脚的连接不匹配12）Mismatched pin visibility 管脚的可视性不匹配13）Missing component model parameters 元件模型参数丢失14）Missing component models 元件模型丢失15）Missing component models in model files 元件模型不能在模型文件中找到16）Missing pin found in component display mode 不见的管脚在元件上显示17）Models found in different model locations 元件模型在未知的路径中找到18）Sheet symbol with duplicate entries 方框电路图中出现重复的端口19）Un-designated parts requiring annotation 未标记的部分需要自动标号20）Unused sub-part in component 元件中某个部分未使用3、violations associated with document 文档电气错误（共10项）1）conflicting constraints 约束不一致的2）duplicate sheet symbol name 层次原理图中使用了重复的方框电路图3）duplicate sheet numbers 重复的原理图图纸序号4）missing child sheet for sheet symbol 方框图没有对应的子电路图5）missing configuration target 缺少配置对象6）missing sub-project sheet for component 元件丢失子项目7）multiple configuration targets 无效的配置对象8）multiple top-level document 无效的顶层文件9）port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口10）sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口4、violations associated with nets 网络电气错误（共19项）1）adding hidden net to sheet 原理图中出现隐藏网络2）adding items from hidden net to net 在隐藏网络中添加对象到已有网络中3）auto-assigned ports to device pins 自动分配端口到设备引脚4）duplicate nets 原理图中出现重名的网络5）floating net labels 原理图中有悬空的网络标签6）global power-objects scope changes 全局的电源符号错误7）net parameters with no name 网络属性中缺少名称8）net parameters with no value 网络属性中缺少赋值9）nets containing floating input pins 网络包括悬空的输入引脚10）nets with multiple names 同一个网络被附加多个网络名11）nets with no driving source 网络中没有驱动12）nets with only one pin 网络只连接一个引脚13）nets with possible connection problems 网络可能有连接上的错误14）signals with multiple drivers 重复的驱动信号15）sheets containing duplicate ports 原理图中包含重复的端口16）signals with load 信号无负载17）signals with drivers 信号无驱动18）unconnected objects in net 网络中的元件出现未连接对象19）unconnected wires 原理图中有没连接的导线5、Violations associated with others原理图错误(3项)1）No Error 无错误2）Object not completely within sheet boundaries 原理图中的对象超出了图纸边框3）Off-grid object原理图中的对象不在格点位置6、Violations associated with parameters 参数错误1）same parameter containing different types 相同的参数出现在不同的模型中2）same parameter containing different values 相同的参数出现了不同的取值二、Comparator 规则比较1、Differences associated with components 原理图和PCB的不同(共16项)1）Changed channel class name 通道类名称变化2）Changed component class name 元件类名称变化3）Changed net class name 网络类名称变化4）Changed room definitions 区域定义的变化5）Changed Rule 设计规则的变化6）Channel classes with extra members 通道类出现了多余的成员7）Component classes with extra members 元件类出现了多余的成员8）Difference component 元件出现不同的描述9）Different designators 元件标示的改变10）Different library references 出现不同的元件参考库11）Different types 出现不同的标准12）Different footprints 元件封装的改变13、Extra channel classes 多余的通道类14、Extra component classes 多余的元件类15、Extra component 多余的元件16、Extra room definitions 多余的区域定义（二）Differences associated with nets 原理图和PCB上有关网络不同（共6项）1、Changed net name 网络名称出现改变2、Extra net classes 出现多余的网络类3、Extra nets 出现多余的网络4、Extra pins in nets 网络中出现多余的管脚5、Extra rules 网络中出现多余的设计规则6、Net class with Extra members 网络中出现多余的成员（三）Differences associated with parameters 原理图和PCB上的参数不同（共3项）1、Changed parameter types 改变参数类型2、Changed parameter value 改变参数的取值3、Object with extra parameter 对象出现多余的参数【Violations Associated with Components】——元件电气错误类型1、【Component Implementation with duplicate pins usage】：原理图中元件的管脚被重复使用了。

Protel常见错误分析与处理

厦门海洋职业技术学院
错误3的排除：Error ：Footprint *** not found

错误原因：在原理图中定义的元件封装在 PCB元件库中找不到，装入网络表时找不到对应的元件封装；PCB文件中未调入相应的 PCB元件库；PCB库中的元件名与原理图中定义的名称不同. 解决办法：确认所需的PCB元件库是否调入，确认原理图中定义的元件封装和PCB元件库中的是否一致.
厦门海洋职业技术学院
六、PCB中常见错误

（1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管在sch 中pin number 为e、b、c，而pcb中为1，2，3。（2）打印时总是不能打印到一页纸上： a. 创建pcb库时没有在原点； b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符，缩小pcb, 然后移动字符到边界内。（3）DRC报告网络被分成几个部分：
厦门海洋职业技术学院
厦门海洋职业技术学院
三、错误：Access violation at address xxxx，如下图所示
厦门海洋职业技术学院

解决办法：强制关闭protes 99se的程序。同时按住ctrl+alt+del三个键，在“进程” 里面把client99se.exe这个任务结束掉。记得先保存一下。

厦门海洋职业技术学院
错误6的排除：原理图中元件的管脚与PCB封装管脚数目不同.

错误原因：如果原理图库中元件的管脚数目与 PCB库中封装的管脚数目没有一一对应，在装入时也会出错.这种错误主要发生在自己做的一些器件或一些特殊的器件上.例如电源变压器的接地端在原理图库中存在，而在制作相应的PCB封装时未能给它分配焊盘，则在装入此元件时就会发生错误.

protel制板的一般原则及常见错误改正方法及其使用技巧大全

ROTEL技术大全1.原理图常见错误：（1）ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性；b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；c. 创建元件时pin方向反向，必须非pin name端连线。

（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。

（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。

（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.2.PCB中常见错误：（1）网络载入时报告NODE没有找到：a. 原理图中的元件使用了pcb库中没有的封装；b. 原理图中的元件使用了pcb库中名称不一致的封装；c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。

（2）打印时总是不能打印到一页纸上：a. 创建pcb库时没有在原点；b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。

选择显示所有隐藏的字符，缩小pcb, 然后移动字符到边界内。

（3）DRC报告网络被分成几个部分：表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的DDB文件，减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计，尽量不要使用自动布线。

在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。

必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。

DXP2022warning报警及解决方法

DXP2022warning报警及解决方法D某P2004warning/error/注意事项PROTELD某P2004DRC规则英文对照一、ErrorReporting错误报告A：ViolationAociatedwithBue有关总线电气错误的各类型（共12项）buindiceoutofrange总线分支索引超出范Burangeynta某error总线范围的语法错误Illegalburangevalue非法的总线范围值Illegalbudefinition定义的总线非法Mimatchedbulabelordering总线分支网Mimatchedbu/wireobjectonwire/bu总Mimatchedbuwidth总线宽度错误Mimatchedbuectioninde某ordering总Mimatchedelectricaltypeonbu总线上围络标号错误排序线/导线错误的连接导线/总线线范围值表达错误错误的电气类型Mimatchedgenericonbu(firtinde某)总Mimatchedgenericonbu(econdinde某)Mi某edgenericandnumericbulabeling总线范围值的首位错误总线范围值末位错误线命名规则错误pinuage元件管脚在原理图中重复被使用pinmapping元件管脚在应用中和PCB封装中的焊盘不符pininequence元件管脚的序号出现序号丢失元件中出现了重复的子部分元件被重复使用复的管脚义多种重复模型重复的部分件模型中出现错误的的参数多余的管脚在元件上显示藏管脚的连接不匹配配模型参数丢失元件模型不能在模型文件中找到mode不见的管脚在元件上显示元件模型在未知的路径中找到路图中出现重复的端口标记的部分需要自动标号部分未使用C：violationaociatedwithdocument相关的文档电气错误（共10项）conflictingcontraint约束不一致的使用了重复的方框电路图序号没有对应的子电路图件丢失子项目象理图中的端口没有对应到总原理图上的端口heetenternotlinkedtochildheet方框电路图上的端口在对应子原理图中没有对应端口解决方法：在子原理框图中加入对应的PORTD：violationaociatedwithnet有关网络电气错误（共19项）addinghiddennettoheet原理图中出现隐addingitemfromhiddennettonet在隐藏auto-aignedporttodevicepin自动分配duplicatenet原理图中出现重名的网络藏网络网络中添加对象到已有网络中端口到设备引脚电源符号错误少名称少赋值悬空的输入引脚多个网络名netwithnodrivingource网络中没有驱动netwithonlyonepin网络只连接一个引脚netwithpoibleconnectionproblem网ignalwithmultipledriver重复的驱动信号heetcontainingduplicateport原理图中ignalwithload信号无负载ignalwithdriver信号无驱动unconnectedobjectinnet网络中的元件出unconnectedwire原理图中有没连接的导线络可能有连接上的错误包含重复的端口现未连接对象E：Violationaociatedwithother有关原理图的各种类型的错误(3项) NoError无错误Off-gridobject原理图中的对象不在格点位置boundarie原理图中的对象超出了图纸边框F：Violationaociatedwithparameter有关参数错误的各种类型ameparametercontainingdifferenttype相同的参数出现在不同的模型中ameparametercontainingdifferentvalue化变化出现了多余的成员件类出现了多余的成员参考库E某traroomdefinition多余的区域定义B：Differenceaociatedwithnet原理图和PCB上有关网络不同（共6项）Changednetname网络名称出现改变E某tranetclae出现多余的网络类E某tranet出现多余的网络E某trapininnet网络中出现多余的管脚E某trarule网络中出现多余的设计规则NetclawithE某tramember网络中出现多余的成员C：Differenceaociatedwithparameter原理图和PCB上有关的参数不同（共3项）Changedparametertype改变参数类型Changedparametervalue改变参数的取值Objectwithe某traparameter对象出现多余的参数【ViolationAociatedwithBue】栏——总线电气错误类型（1）【Buindiceoutofrange】：总线分支索引超出范围。

Protel_DXP_2004在应用中常见问题及解决技巧

Protel_DXP_2004在应用中常见问题及解决技巧甘肃省理工中等专业学校武威 733000杨福勇曹中文摘要:使用Protel_DXP_2004软件时常遇到的几个问题，如原理图插入到word文档方法不当、PCB图与原理图不相符、在PCB图中无法标注汉字等等问题，在本文中分析了产生上述问题的原因，介绍了解决这些问题的方法。

关键词: Protel_DXP_2004；原理图；标注汉字近年来，电子技术蓬勃发展，新型元器件层出不穷，电子线路变得越来越复杂，电子产品的设计工作已经无法单纯依靠手工来完成，电子线路计算机辅助设计已经成为必然趋势，protel 正是在这样的环境下产生和发展的，Protel _DXP _2004具有前所未有的丰富的设计功能和人性化设计环境，熟练使用这一软件必将使电子线路设计的质量和效率大大提高。

该软件入门较为容易，但要熟练掌握它也非一日之功。

本文将根据本人多年的教学经验，对该软件使用过程中常遇到的问题及其解决方法加以介绍，让使用者少走弯路。

1、原理图插入到word文档的问题一般来说，从事电子线路设计的设计者，经常需要将Protel_DXP_2004中绘制好的电路原理图插入到word文档中。

方法一：点击“Design”菜单中的子菜单“Option”，在“Sheet color”中，将图纸的底色改为白色，再取消“Title Block”，勾选“Use Custom”项目，使自定义图纸大小与原理图大小一致。

然后，再框选原理图，将其复制到Word 文档中。

此种方法不但烦琐，而且给原理图的设计与更改造成不便。

正确的方法是：①.在Protel_DXP_2004软件中，点击“Tool”主菜单中的子菜单“Preferences”，选择“Graphical Editing”标签，在Graphical Editing对话框，去掉“Add Template to Clipboard”(添加模板到剪切板)选项前的勾，②.在要粘贴的图形四周放置四个最小字号的“．”，再框选要复制的原理图，执行菜单“Edit”菜单现的Copy命令，就可以将该图形方便地粘贴到Word文档中。

protel使用技巧及常见错误

建议初学者学Protel99SE目前，应用软件更新很快，不断地升级换代。

就电路设计软件来说， Protel是众多电路绘图软件中使用得较多的电路绘图软件，国内几乎所有的生产印制板专业厂家都使用到Protel，有关Protel 电路绘图的书实在是太多了，从早期的DOS 版本到目前的Protel 最新版本——Protel DXP，现在又推出Protel2004-新一代完整的板级设计工具。

许多人为了跟上潮流，放弃易学的低版本软件Protel99SE，去与复杂的高版本软件‘碰头’，结果事倍功半，花这么大力气去追求最新版本，到不如把低版本学精学实。

曾听说过，一个老工程师，只会用Protel Dos 版本的，照样能制作出一块设计巧妙的电路板出来，这比那些盲目追求最新版本软件，连一块单面板也制作不出来的人好得多。

当然不是鼓吹大家学习要学回头的意思，而是根据实际情况来学习。

有人问到，究竟我学Protel99SE好，还是学Protel DXP好？对待这个问题要用一分为二的观点来看待，第一、首先要承认Protel DXP确实必须比Protel99SE功能强大了，但是也必须承认Protel99SE 在一般的电路绘图里还是有一席之地，并不是所有的电路都需要用Protel DXP绘制，这就应验了中国的古话：“杀鸡，不要用牛刀”。

元件数量不多的电路，用Protel99SE绘制就可以胜任了。

任何学习电子技术的初学者，不可能一开始就绘制电脑主板、集成电路设计、高频电路等专业性很强的电子线路。

Protel99SE的学习和操作比较简单易学，学习资源（参考书、开发工具等）比较丰富、成熟，现在Protel99SE学习的人大有人在，高手如云。

一般中学生使用Protel99SE就可以，也不算落后。

应高手kmsj的观点：选用某个Protel版本软件并不重要，重要的是要掌握正确、合理的绘图方法。

纵观Protel电路绘图软件的发展，Protel for windows 1.0，使Protel从DOS版本过渡到windows版本，简化了许多操作，Protel98的网络布线具有自动删除原来的布线功能，加快了手工布线的速度，Protel99增加了同步器，大大简化了网络布线的操作，Protel99SE改进了Protel99的一些错误，Protel DXP则以Win XP界面为主，又增强了许多功能，但是，从入门和提高的实际角度考虑，Protel99SE是目前最为合适的，第一：Protel99SE是Protel99 的改进版本，Protel99SE继承了以前版本的所有精华；第二：Protel99SE对系统要求不是很高，Win98的操作系统下运行比较稳定，ProtelDXP必须在Win2000、WinXP的操作系统下才能运行；第三：Protel99SE的操作相对要容易些，Protel99 DXP的操作非常烦琐，不适合入门和提高。

Protel DXP编译(ERC检查)后出现的错误信息

最新日志 ·JTAG 与 ISP 区别 ·S3F9498 读写 24C02.OK · 蜂鸣器发声音频率 ·mega128 写 24C02 程序,晶振 7.3728M.测试通过 ·典点 24Cxx 读写程序最新评论xiantaozeng 评论 2009/3/16 9:20:28 支持，经验之谈，实用fwg 评论 2009/3/14 20:50:58 谢谢楼主oo7oo7ooedn 评论 2009/3/14 16:14:44 好东西，收藏了yannzi 评论 2009/2/18 15:15:18 还没研究这个方面，先看看友情链接博客统计文章：29 篇评论：4 篇访问：15278 访客记录zsy118wnhblu_huiqsjitliang030704guoyin日志档案发表于 2009/2/13 10:42:08 标签：无标签Protel DXP 编译（ERC 检查）后出现的错误信息？我在使用 Protel DXP 画完 MP3 电路图后，执行编译操作（ERC 检查），得到许多的显示错误的信息，可是我看不懂，不知错在何处。

我找了很多的书都没有说错误信息的。

着急啊！请高手给看一下，我的问题到底出在哪里？万分的感谢！具体信息如下：Class DocumentMessage[Warning] AUDIO.SCH Extra Pin R509-1 in Normal of part R509[Warning] AUDIO.SCH Extra Pin R509-2 in Normal of part R509[Warning] AUDIO.SCH Extra Pin R509-1 (Inferred) in Alternate 1 of partR509[Warning] AUDIO.SCH Extra Pin R509-2 (Inferred) in Alternate 1 of partR509[Warning] AUDIO.SCH Extra Pin R511-1 in Normal of part R511[Warning] AUDIO.SCH Extra Pin R511-2 in Normal of part R511[Warning] AUDIO.SCH Extra Pin R511-1 (Inferred) in Alternate 1 of partR511[Warning] AUDIO.SCH Extra Pin R511-2 (Inferred) in Alternate 1 of partR511[Warning] AUDIO.SCH Extra Pin R520-1 in Normal of part R520[Warning] AUDIO.SCH Extra Pin R520-2 in Normal of part R520[Warning] AUDIO.SCH Extra Pin R520-2 in Normal of part R520[Warning] AUDIO.SCH Extra Pin R520-1 (Inferred) in Alternate 1 of partR520[Warning] AUDIO.SCH Extra Pin R520-2 (Inferred) in Alternate 1 of partR520[Warning] AUDIO.SCH Extra Pin R521-1 in Normal of part R521[Warning] AUDIO.SCH Extra Pin R521-2 in Normal of part R521[Warning] AUDIO.SCH Extra Pin R521-1 (Inferred) in Alternate 1 of partR521[Warning] AUDIO.SCH Extra Pin R521-2 (Inferred) in Alternate 1 of partR521[Warning] AUDIO.SCH[Warning] AUDIO.SCH Extra Pin R517-2 (Inferred) in Alternate 1 of partR517[Warning] POWER.SCH Global Power-Object 3.3V at 73000000,49000000has been reduced to local level by presence of port at 810,490[Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 810,490 and 770,330[Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 770,330 and 160,630[Warning] POWER.SCH Sheet contains duplicate ports Port USB5V at 330,490 and 160,610[Warning] MP3.SCH Unconnected Sheet Entry POWER-3.3V(Passive) at190,1390 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-3.3V(Passive) at 60, 1380 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-AGND(Passive) at 60,1360 [Warning] MP3.SCH Unconnected Sheet Entry POWER-GND(Passive) at 190,1370 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-LRCLK(Passive) at 160,1420 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-MCLK(Passive) at 160,1400 [Error] MP3.SCH Net NetU2_8 contains floating input pins (Pin U28) [Warning] MP3.SCH Unconnected Pin U2-8 at 510,14 0 [Error] MP3.SCH Net NetU2_10 contains floating input pins (Pin U2-1 0) [Warning] MP3.SCH Unconnected Pin U2-10 at 660,15 0 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-SCLK(Passive) at 1 60,1380 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-SDATA(Passive) at 160,1360 [Warning] MP3.SCH Unconnected Sheet Entry POWER-USB5V(Passive) a t 190,1410 [Warning] MP3.SCH Unconnected Sheet Entry POWER-VLCD(Passive) at 190,1350 [Warning] MP3.SCH Nets Wire P1.6 has multiple names (Net Label P1.6, Net Label SCL) [Warning] MP3.SCH Nets Wire P1.7 has multiple names (Net Label P1.7, Net Label SDA) [Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 160,6 30 and 770,330 [Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 770,3 30 and 810,490 [Warning] POWER.SCH Sheet contains duplicate ports Port USB5V at 16 0,610 and 330,490 [Error] AUDIO.SCH Net NetU5_3 contains floating input pins (Pin U5-3)[Error] AUDIO.SCH Net NetU5_4 contains floating input pins (Pin U5-4) [Error] AUDIO.SCH Net NetU5_1 contains floating input pins (Pin U5-1) [Error] MP3.SCH 3.3V contains Output Pin and Power Pin objects (Pin U 5-7,Pin U2-16) [Warning] MP3.SCH Net TXD has no driving source (Pin U1-26,Pin U2-1 1) [Warning] MP3.SCH Net RXD has no driving source (Pin U1-25,Pin U2-1 2) [Warning] AUDIO.SCH Net NetU5_3 has no driving source (Pin U5-3) [Warning] AUDIO.SCH Net NetU5_4 has no driving source (Pin U5-4) [Warning] MP3.SCH Net NetJ1_2 has no driving source (Pin J1-2,Pin U213) [Warning] MP3.SCH Net NetU2_8 has no driving source (Pin U2-8) [Warning] MP3.SCH Net NetU2_10 has no driving source (Pin U2-10) [Warning] AUDIO.SCH Net NetU5_1 has no driving source (Pin U5-1) [Warning] AUDIO.SCH Net NetC521_1 has no driving source (Pin C521-1, Pin R517-1,Pin R518-2,Pin U6-6) [Warning] AUDIO.SCH Net NetC526_1 has no driving source (Pin C526-1, Pin R511-2,Pin R520-1,Pin U6-3,Pin U6-5) [Warning] AUDIO.SCH Net NetC528_1 has no driving source (Pin C528-1, Pin R509-2,Pin R510-1,Pin U6-2) [Error] MP3.SCH Duplicate Net Names Wire 3.3 V [Error] MP3.SCH Duplicate Net Names Wire USB5 V ////////////////////////////////////////////////////////////////////// 经过漫长的摸索，我的文件编译操作终于通过了。

Altium Designer (DXP) 错误提示解释

Altium Designer (DXP) 错误提示解释最近设计不少电路，遇到一些编译错误。

有一些陌生的英文看起来不是很理解。

收集一下这些错误的中英对译，需要的时候来这里查询。

Ⅰ.Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）◆bus indices out of range 总线分支索引超出范围◆Bus range syntax errors 总线范围的语法错误◆Illegal bus range values 非法的总线范围值◆Illegal bus definitions 定义的总线非法◆Mismatched bus label ordering 总线分支网络标号错误排序◆Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线◆Mismatched bus widths 总线宽度错误◆Mismatched bus section index ordering 总线范围值表达错误◆Mismatched electrical types on bus 总线上错误的电气类型◆Mismatched generics on bus (first index) 总线范围值的首位错误◆Mismatched generics on bus (second index) 总线范围值末位错误◆Mixed generics and numeric bus labeling 总线命名规则错误B：Violations Associated Components 有关元件符号电气错误（共20项）◆Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用◆Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符◆Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失◆Component contaning duplicate sub-parts 元件中出现了重复的子部分◆Component with duplicate Implementations 元件被重复使用◆Component with duplicate pins 元件中有重复的管脚◆Duplicate component models 一个元件被定义多种重复模型◆Duplicate part designators 元件中出现标示号重复的部分◆Errors in component model parameters 元件模型中出现错误的的参数◆Extra pin found in component display mode 多余的管脚在元件上显示◆Mismatched hidden pin component 元件隐藏管脚的连接不匹配◆Mismatched pin visibility 管脚的可视性不匹配◆Missing component model parameters 元件模型参数丢失◆Missing component models 元件模型丢失◆Missing component models in model files 元件模型不能在模型文件中找到◆Missing pin found in component display mode 不见的管脚在元件上显示◆Models found in different model locations 元件模型在未知的路径中找到◆Sheet symbol with duplicate entries 方框电路图中出现重复的端口◆Un-designated parts requiring annotation 未标记的部分需要自动标号◆Unused sub-part in component 元件中某个部分未使用C：violations associated with document 相关的文档电气错误（共10项）◆conflicting constraints 约束不一致的◆duplicate sheet symbol name 层次原理图中使用了重复的方框电路图◆duplicate sheet numbers 重复的原理图图纸序号◆missing child sheet for sheet symbol 方框图没有对应的子电路图◆missing configuration target 缺少配置对象◆missing sub-project sheet for component 元件丢失子项目◆multiple configuration targets 无效的配置对象◆multiple top-level document 无效的顶层文件◆port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口◆sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口D：violations associated with nets 有关网络电气错误（共19项）◆adding hidden net to sheet 原理图中出现隐藏网络◆adding items from hidden net to net 在隐藏网络中添加对象到已有网络中◆auto-assigned ports to device pins 自动分配端口到设备引脚◆duplicate nets 原理图中出现重名的网络◆floating net labels 原理图中有悬空的网络标签◆global power-objects scope changes 全局的电源符号错误◆net parameters with no name 网络属性中缺少名称◆net parameters with no value 网络属性中缺少赋值◆nets containing floating input pins 网络包括悬空的输入引脚◆nets with multiple names 同一个网络被附加多个网络名◆nets with no driving source 网络中没有驱动◆nets with only one pin 网络只连接一个引脚◆nets with possible connection problems 网络可能有连接上的错误◆signals with multiple drivers 重复的驱动信号◆sheets containing duplicate ports 原理图中包含重复的端口◆signals with load 信号无负载◆signals with drivers 信号无驱动◆unconnected objects in net 网络中的元件出现未连接对象◆unconnected wires 原理图中有没连接的导线E：Violations associated with others有关原理图的各种类型的错误(3项)◆No Error 无错误◆Object not completely within sheet boundaries 原理图中的对象超出了图纸边框◆Off-grid object原理图中的对象不在格点位置F：Violations associated with parameters 有关参数错误的各种类型◆same parameter containing different types 相同的参数出现在不同的模型中◆same parameter containing different values 相同的参数出现了不同的取值Ⅱ.Comparator 规则比较A：Differences associated with components 原理图和PCB上有关的不同(共16项) ◆Changed channel class name 通道类名称变化◆Changed component class name 元件类名称变化◆Changed net class name 网络类名称变化◆Changed room definitions 区域定义的变化◆Changed Rule 设计规则的变化◆Channel classes with extra members 通道类出现了多余的成员◆Component classes with extra members 元件类出现了多余的成员◆Difference component 元件出现不同的描述◆Different designators 元件标示的改变◆Different library references 出现不同的元件参考库◆Different types 出现不同的标准◆Different footprints 元件封装的改变◆Extra channel classes 多余的通道类◆Extra component classes 多余的元件类◆Extra component 多余的元件◆Extra room definitions 多余的区域定义B：Differences associated with nets 原理图和PCB上有关网络不同（共6项）◆Changed net name 网络名称出现改变◆Extra net classes 出现多余的网络类◆Extra nets 出现多余的网络◆Extra pins in nets 网络中出现多余的管脚◆Extra rules 网络中出现多余的设计规则◆Net class with Extra members 网络中出现多余的成员C：Differences associated with parameters 原理图和PCB上有关的参数不同（共3项）◆Changed parameter types 改变参数类型◆Changed parameter value 改变参数的取值◆Object with extra parameter 对象出现多余的参数。

ProtelDXP2004应用中的常见问题及解决方法

ProtelDXP2004应用中的常见问题及解决方法作者：冯美仙来源：《计算机时代》2015年第03期摘要： Protel DXP 2004软件是一款应用广泛的印制电路板设计软件，学习该软件比较容易入门，但是要熟练掌握并且灵活处理软件使用中的常见问题并非易事。

从电气规则检查、载入网络表、制作元件封装等方面，分析Protel DXP 2004软件操作中的常见问题及产生原因，并提出了解决这些问题的方法。

关键词： Protel DXP 2004；电气规则检查；网络表；元件封装中图分类号：TN710.9 文献标志码：A 文章编号：1006-8228（2015）03-58-03Abstract： Protel DXP 2004 is a widely used printed circuit board design software， and is relatively easy to learn at the beginning， but it is not so easy to master the software and to dispose of the common problems flexibly in application. This article analysis the common problems and the causes when using the Protel DXP 2004， from the Electrical Rule Check， the Netlist loading， the Component packing etc.， and points out the ways to solve these problems.Key words： Protel DXP 2004； electrical rule check； netlist； component footprint0 引言Protel DXP 2004是Altium公司于2004年推出的一款Protel系列EDA软件，具有原理图设计、PCB设计、电路仿真和PLD设计等功能，而且操作方便、功能强大、操作界面友好和个性化，在我国电子电路设计和制板中应用广泛，是一套完整的板卡级设计系统软件[1]。

protel中常见错误-22页word资料

1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线.(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件.(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global.(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装.如三极管:sch中pinnumber 为e,b,c, 而pcb中为1,2,3.(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符.选择显示所有隐藏的字符, 缩小pcb, 然后移动字符到边界内.(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找.另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件, 减少文件尺寸和PROTEL僵死的机会.如果作较复杂得设计,尽量不要使用自动布线.在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大.PCB布线有单面布线、双面布线及多层布线.布线的方式也有两种:自动布线及交互式布线,在自动布线之前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行, 以免产生反射干扰.必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合.自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、导通孔的数目、步进的数目等.一般先进行探索式布经线,快速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线.并试着重新再布线,以改进总体效果.对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛.1 电源、地线的处理既使在整个PCB板中的布线完成得都很好,但由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率.所以对电、地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量.对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因, 现只对降低式抑制噪音作以表述:众所周知的是在电源、地线之间加上去耦电容.尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最经细宽度可达0.05~0.07mm,电源线为1.2~2.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用.或是做成多层板,电源,地线各占用一层.2、数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合构成的.因此在布线时就需要考虑它们之间互相干扰问题,特别是地线上的噪音干扰.数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线尽可能远离敏感的模拟电路器件,对地线来说,整人PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的它们之间互不相连,只是在PCB与外界连接的接口处(如插头等).数字地与模拟地有一点短接,请注意,只有一个连接点.也有在PCB上不共地的,这由系统设计来决定.3、信号线布在电(地)层上在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线.首先应考虑用电源层,其次才是地层.因为最好是保留地层的完整性.4、大面积导体中连接腿的处理在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:①焊接需要大功率加热器.②容易造成虚焊点.所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heat shield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少.多层板的接电(地)层腿的处理相同.5、布线中网络系统的作用在许多CAD系统中,布线是依据网络系统决定的.网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响.而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等.网格过疏,通路太少对布通率的影响极大.所以要有一个疏密合理的网格系统来支持布线的进行.标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数,如:0.05英寸、0.025英寸、0.02英寸等.6、设计规则检查(DRC)布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面:线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求.电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗)?在PCB中是否还有能让地线加宽的地方.对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开.模拟电路和数字电路部分,是否有各自独立的地线.后加在PCB中的图形(如图标、注标)是否会造成信号短路.对一些不理想的线形进行修改.在PCB上是否加有工艺线?阻焊是否符合生产工艺的要求,阻焊尺寸是否合适,字符标志是否压在器件焊盘上,以免影响电装质量.多层板中的电源地层的外框边缘是否缩小,如电源地层的铜箔露出板外容易造成短路.概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项,为一个工作组的设计人员提供设计规范,方便设计人员之间进行交流和相互检查.2、设计流程PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.2.1 网表输入网表输入有两种方法,一种是使用PowerLogic的OLE PowerPCB Connection功能,选择Send Netlist,应用OLE功能,可以随时保持原理图和PCB图的一致,尽量减少出错的可能.另一种方法是直接在PowerPCB中装载网表,选择File->Import,将原理图生成的网表输入进来.2.2 规则设置如果在原理图设计阶段就已经把PCB的设计规则设置好的话,就不用再进行设置这些规则了,因为输入网表时,设计规则已随网表输入进PowerPCB了.如果修改了设计规则,必须同步原理图,保证原理图和PCB的一致.除了设计规则和层定义外,还有一些规则需要设置,比如Pad Stacks,需要修改标准过孔的大小.如果设计者新建了一个焊盘或过孔,一定要加上Layer 25.注意:PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件,名称为Default.stp,网表输入进来以后,按照设计的实际情况,把电源网络和地分配给电源层和地层,并设置其它高级规则.在所有的规则都设置好以后,在PowerLogic中,使用OLE PowerPCB Connection的Rules From PCB功能,更新原理图中的规则设置,保证原理图和PCB 图的规则一致.2.3 元器件布局网表输入以后,所有的元器件都会放在工作区的零点,重叠在一起,下一步的工作就是把这些元器件分开,按照一些规则摆放整齐,即元器件布局.PowerPCB提供了两种方法,手工布局和自动布局.2.3.1 手工布局1. 工具印制板的结构尺寸画出板边(Board Outline).2. 将元器件分散(Disperse Components),元器件会排列在板边的周围.3. 把元器件一个一个地移动、旋转,放到板边以内,按照一定的规则摆放整齐.2.3.2 自动布局PowerPCB提供了自动布局和自动的局部簇布局,但对大多数的设计来说,效果并不理想,不推荐使用.2.3.3 注意事项a. 布局的首要原则是保证布线的布通率,移动器件时注意飞线的连接,把有连线关系的器件放在一起b. 数字器件和模拟器件要分开,尽量远离c. 去耦电容尽量靠近器件的VCCd. 放置器件时要考虑以后的焊接,不要太密集e. 多使用软件提供的Array和Union功能,提高布局的效率2.4 布线布线的方式也有两种,手工布线和自动布线.PowerPCB提供的手工布线功能十分强大,包括自动推挤、在线设计规则检查(DRC),自动布线由Specctra的布线引擎进行,通常这两种方法配合使用,常用的步骤是手工—自动—手工.2.4.1 手工布线1. 自动布线前,先用手工布一些重要的网络,比如高频时钟、主电源等,这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求;另外一些特殊封装,如BGA,自动布线很难布得有规则,也要用手工布线.2. 自动布线以后,还要用手工布线对PCB的走线进行调整.2.4.2 自动布线手工布线结束以后,剩下的网络就交给自动布线器来自布.选择Tools->SPECCTRA,启动Specctra布线器的接口,设置好DO文件,按Continue就启动了Specctra布线器自动布线,结束后如果布通率为100,那么就可以进行手工调整布线了;如果不到100,说明布局或手工布线有问题,需要调整布局或手工布线,直至全部布通为止.2.4.3 注意事项a. 电源线和地线尽量加粗b. 去耦电容尽量与VCC直接连接c. 设置Specctra的DO文件时,首先添加Protect all wires命令,保护手工布的线不被自动布线器重布d. 如果有混合电源层,应该将该层定义为Split/mixed Plane,在布线之前将其分割,布完线之后,使用Pour Manager的Plane Connect进行覆铜e. 将所有的器件管脚设置为热焊盘方式,做法是将Filter设为Pins,选中所有的管脚,修改属性,在Thermal选项前打勾f. 手动布线时把DRC选项打开,使用动态布线(Dynamic Route)2.5 检查检查的项目有间距(Clearance)、连接性(Connectivity)、高速规则(High Speed)和电源层(Plane),这些项目可以选择Tools->Verify Design进行.如果设置了高速规则,必须检查,否则可以跳过这一项.检查出错误,必须修改布局和布线.注意:有些错误可以忽略,例如有些接插件的Outline的一部分放在了板框外,检查间距时会出错;另外每次修改过走线和过孔之后,都要重新覆铜一次.2.6 复查复查根据“PCB检查表”,内容包括设计规则,层定义、线宽、间距、焊盘、过孔设置;还要重点复查器件布局的合理性,电源、地线网络的走线,高速时钟网络的走线与屏蔽,去耦电容的摆放和连接等.复查不合格,设计者要修改布局和布线,合格之后,复查者和设计者分别签字.2.7 设计输出PCB设计可以输出到打印机或输出光绘文件.打印机可以把PCB分层打印,便于设计者和复查者检查;光绘文件交给制板厂家,生产印制板.光绘文件的输出十分重要,关系到这次设计的成败,下面将着重说明输出光绘文件的注意事项.a. 需要输出的层有布线层(包括顶层、底层、中间布线层)、电源层(包括VCC层和GND 层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(包括顶层阻焊和底层阻焊),另外还要生成钻孔文件(NC Drill)b. 如果电源层设置为Split/Mixed,那么在Add Document窗口的Document项选择Routing, 并且每次输出光绘文件之前,都要对PCB图使用Pour Manager的Plane Connect进行覆铜;如果设置为CAM Plane,则选择Plane,在设置Layer项的时候,要把Layer25加上,在Layer25层中选择Pads和Viasc. 在设备设置窗口(按Device Setup),将Aperture的值改为199d. 在设置每层的Layer时,将Board Outline选上e. 设置丝印层的Layer时,不要选择Part Type,选择顶层(底层)和丝印层的Outline、Text、Linef. 设置阻焊层的Layer时,选择过孔表示过孔上不加阻焊,不选过孔表示家阻焊,视具体情况确定g. 生成钻孔文件时,使用PowerPCB的缺省设置,不要作任何改动h. 所有光绘文件输出以后,用CAM350打开并打印,由设计者和复查者根据“PCB检查表”检查过孔(via)是多层PCB的重要组成部分之一,钻孔的费用通常占PCB制板费用的30到40.简单的说来,PCB上的每一个孔都可以称之为过孔.从作用上看,过孔可以分成两类:一是用作各层间的电气连接;二是用作器件的固定或定位.如果从工艺制程上来说,这些过孔一般又分为三类,即盲孔(blind via)、埋孔(buried via)和通孔(through via).盲孔位于印刷线路板的顶层和底层表面,具有一定深度,用于表层线路和下面的内层线路的连接,孔的深度通常不超过一定的比率(孔径).埋孔是指位于印刷线路板内层的连接孔,它不会延伸到线路板的表面.上述两类孔都位于线路板的内层,层压前利用通孔成型工艺完成,在过孔形成过程中可能还会重叠做好几个内层.第三种称为通孔,这种孔穿过整个线路板,可用于实现内部互连或作为元件的安装定位孔.由于通孔在工艺上更易于实现,成本较低,所以绝大部分印刷电路板均使用它,而不用另外两种过孔.以下所说的过孔,没有特殊说明的,均作为通孔考虑.从设计的角度来看,一个过孔主要由两个部分组成,一是中间的钻孔(drill hole),二是钻孔周围的焊盘区,见下图.这两部分的尺寸大小决定了过孔的大小.很显然,在高速,高密度的PCB设计时,设计者总是希望过孔越小越好,这样板上可以留有更多的布线空间,此外,过孔越小,其自身的寄生电容也越小,更适合用于高速电路.但孔尺寸的减小同时带来了成本的增加,而且过孔的尺寸不可能无限制的减小,它受到钻孔(drill)和电镀(plating)等工艺技术的限制:孔越小,钻孔需花费的时间越长,也越容易偏离中心位置;且当孔的深度超过钻孔直径的6倍时,就无法保证孔壁能均匀镀铜.比如,现在正常的一块6层PCB板的厚度(通孔深度)为50Mil左右,所以PCB厂家能提供的钻孔直径最小只能达到8Mil.二、过孔的寄生电容过孔本身存在着对地的寄生电容,如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于:C=1.41εTD1/(D2-D1)过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间,降低了电路的速度.举例来说,对于一块厚度为50Mil的PCB板,如果使用内径为10Mil,焊盘直径为20Mil的过孔, 焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是:C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,这部分电容引起的上升时间变化量为:T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps .从这些数值可以看出,尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显,但是如果走线中多次使用过孔进行层间的切换,设计者还是要慎重考虑的.三、过孔的寄生电感同样,过孔存在寄生电容的同时也存在着寄生电感,在高速数字电路的设计中,过孔的寄生电感带来的危害往往大于寄生电容的影响.它的寄生串联电感会削弱旁路电容的贡献,减弱整个电源系统的滤波效用.我们可以用下面的公式来简单地计算一个过孔近似的寄生电感: L=5.08h[ln(4h/d) 1]其中L指过孔的电感,h是过孔的长度,d是中心钻孔的直径.从式中可以看出,过孔的直径对电感的影响较小,而对电感影响最大的是过孔的长度.仍然采用上面的例子,可以计算出过孔的电感为:L=5.08x0.050[ln(4x0.050/0.010) 1]=1.015nH .如果信号的上升时间是1ns,那么其等效阻抗大小为:XL=πL/T10-90=3.19Ω.这样的阻抗在有高频电流的通过已经不能够被忽略,特别要注意,旁路电容在连接电源层和地层的时候需要通过两个过孔,这样过孔的寄生电感就会成倍增加.四、高速PCB中的过孔设计通过上面对过孔寄生特性的分析,我们可以看到,在高速PCB设计中,看似简单的过孔往往也会给电路的设计带来很大的负面效应.为了减小过孔的寄生效应带来的不利影响, 在设计中可以尽量做到:1、从成本和信号质量两方面考虑,选择合理尺寸的过孔大小.比如对6-10层的内存模块PCB设计来说,选用10/20Mil(钻孔/焊盘)的过孔较好,对于一些高密度的小尺寸的板子,也可以尝试使用8/18Mil的过孔.目前技术条件下,很难使用更小尺寸的过孔了.对于电源或地线的过孔则可以考虑使用较大尺寸,以减小阻抗.2、上面讨论的两个公式可以得出,使用较薄的PCB板有利于减小过孔的两种寄生参数.3、PCB板上的信号走线尽量不换层,也就是说尽量不要使用不必要的过孔.4、电源和地的管脚要就近打过孔,过孔和管脚之间的引线越短越好,因为它们会导致电感的增加.同时电源和地的引线要尽可能粗,以减少阻抗.5、在信号换层的过孔附近放置一些接地的过孔,以便为信号提供最近的回路.甚至可以在PCB板上大量放置一些多余的接地过孔.当然,在设计时还需要灵活多变.前面讨论的过孔模型是每层均有焊盘的情况,也有的时候,我们可以将某些层的焊盘减小甚至去掉.特别是在过孔密度非常大的情况下,可能会导致在铺铜层形成一个隔断回路的断槽,解决这样的问题除了移动过孔的位置,我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小.问:从WORD文件中拷贝出来的符号,为什么不能够在PROTEL中正常显示复:请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,因为那时保留字.问:net名与port同名,pcb中可否连接答复:可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张线路图可以用相同的NET名,它们不会因网络名是一样而连接.但请不要使用电源端口,因为那是全局的.问::请问在PROTEL99SE中导入PADS文件, 为何焊盘属性改了复:这多是因为两种软件和每种版本之间的差异造成,通常做一下手工体调整就可以了.问:请问杨大虾:为何通过软件把power logic的原理图转化成protel后,在protel中无法进行属性修改,只要一修改,要不不现实,要不就是全显示属性?谢谢!复:如全显示,可以做一个全局性编辑,只显示希望的部分.问:请教铺銅的原则?复:铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.问:请问Potel DXP在自动布局方面有无改进?导入封装时能否根据原理图的布局自动排开? 复:PCB布局与原理图布局没有一定的内在必然联系,故此,Potel DXP在自动布局时不会根据原理图的布局自动排开.(根据子图建立的元件类,可以帮助PCB布局依据原理图的连接).问:请问信号完整性分析的资料在什么地方购买复:Protel软件配有详细的信号完整性分析手册.问:为何铺铜,文件哪么大?有何方法?复:铺铜数据量大可以理解.但如果是过大,可能是您的设置不太科学.问:有什么办法让原理图的图形符号可以缩放吗?复:不可以.问:PROTEL仿真可进行原理性论证,如有详细模型可以得到好的结果复:PROTEL仿真完全兼容Spice模型,可以从器件厂商处获得免费Spice模型,进行仿真. PROTEL也提供建模方法,具有专业仿真知识,可建立有效的模型.问:99SE中如何加入汉字,如果汉化后好象少了不少东西! 3-28 14:17:0 但确实少了不少功能!复:可能是汉化的版本不对.问:如何制作一个孔为2*4MM 外径为6MM的焊盘?复:在机械层标注方孔尺寸.与制版商沟通具体要求.问:我知道,但是在内电层如何把电源和地与内电层连接.没有网络表,如果有网络表就没有问题了复:利用from-to类生成网络连接问:还想请教一下99se中椭圆型焊盘如何制作?放置连续焊盘的方法不可取,线路板厂家不乐意.可否在下一版中加入这个设置项?复:在建库元件时,可以利用非焊盘的图素形成所要的焊盘形状.在进行PCB设计时使其具有相同网络属性.我们可以向Protel公司建议.问:如何免费获取以前的原理图库和pcb库复:那你可以的PROTEL下载问:刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后册除字,可是本人试了一下,删除字后,空的没有,被覆铜覆盖了,请问专家是否搞错了,你能不能试一下复:字必须用PROTEL99SE提供的放置中文的办法,然后将中文(英文)字解除元件,(因为那是一个元件)将安全间距设置成1MIL,再覆铜,然后移动覆铜,程序会询问是否重新覆铜,回答NO.问:画原理图时,如何元件的引脚次序?复:原理图建库时,有强大的检查功能,可以检查序号,重复,缺漏等.也可以使用阵列排放的功能,一次性放置规律性的引脚.问:protel99se6自动布线后,在集成块的引脚附近会出现杂乱的走线,像毛刺一般,有时甚至是三角形的走线,需要进行大量手工修正,这种问题怎么避免?复:合理设置元件网格,再次优化走线.问:用PROTEL画图,反复修改后,发现文件体积非常大(虚肿),导出后再导入就小了许多.为什么??有其他办法为文件瘦身吗?复:其实那时因为PROTEL的铺铜是线条组成的原因造成的,因知识产权问题,不能使用PADS 里的“灌水”功能,但它有它的好处,就是可以自动删除“死铜”.致与文件大,你用WINZIP压缩一下就很小.不会影响你的文件发送.问:请问:在同一条导线上,怎样让它不同部分宽度不一样,而且显得连续美观?谢谢!复:不能自动完成,可以利用编辑技巧实现.liaohm问:如何将一段圆弧进行几等分?fanglin163答复:利用常规的几何知识嘛.EDA只是工具.问:protel里用的HDL是普通的VHDL复:Protel PLD不是,Protel FPGA是.问:补泪滴后再铺铜,有时铺出来的网格会残缺,怎么办?复:那是因为你在补泪滴时设置了热隔离带原因,你只需要注意安全间距与热隔离带方式.也可以用修补的办法.问:可不可以做不对称焊盘?拖动布线时相连的线保持原来的角度一起拖动?复:可以做不对称焊盘.拖动布线时相连的线不能直接保持原来的角度一起拖动.问:请问当Protel发挥到及至时,是否能达到高端EDA软件同样的效果复:视设计而定.问:Protel DXP的自动布线效果是否可以达到原ACCEL的水平?复:有过之而无不及.问:protel的pld功能好象不支持流行的HDL语言?复:Protel PLD使用的Cupl语言,也是一种HDL语言.下一版本可以直接用VHDL语言输入.问:PCB里面的3D功能对硬件有何要求?复:需要支持OpenGL.问:如何将一块实物硬制版的布线快速、原封不动地做到电脑之中?复:最快的办法就是扫描,然后用BMP2PCB程序转换成胶片文件,然后再修改,但你的PCB精度必须在0.2MM以上.BMP2PCB程序可在21IC上下载,你的线路板必须用沙纸打的非常光亮才能成功.问:直接画PCB板时,如何为一个电路接点定义网络名?复:在Net编辑对话框中设置.问:怎么让做的资料中有孔径显示或符号标志,同allego一样复:在输出中有选项,可以产生钻孔统计及各种孔径符号.问:自动布线的锁定功能不好用,系统有的会重布,不知道怎么回事?复:最新的版本无此类问题.。

DXP常见错误

AD6/Protel DXP中错误总结在DXP2004中的DRC规则检查项目,对于一些英文水平较薄弱的朋友是一个大难题,特和同事对其进行整理一下,英文水平有限,仅供参考:DXP2004 DRC 规则英文对照Ⅰ：Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）◆bus indices out of range 总线分支索引超出范围◆Bus range syntax errors 总线范围的语法错误◆Illegal bus range values 非法的总线范围值◆Illegal bus definitions 定义的总线非法◆Mismatched bus label ordering 总线分支网络标号错误排序◆Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线◆Mismatched bus widths 总线宽度错误◆Mismatched bus section index ordering 总线范围值表达错误◆Mismatched electrical types on bus 总线上错误的电气类型◆Mismatched generics on bus (first index) 总线范围值的首位错误◆Mismatched generics on bus (second index) 总线范围值末位错误◆Mixed generics and numeric bus labeling 总线命名规则错误B：Violations Associated Components 有关元件符号电气错误（共20项）◆Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用◆Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符◆Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失◆Component contaning duplicate sub-parts 元件中出现了重复的子部分◆Component with duplicate Implementations 元件被重复使用◆Component with duplicate pins 元件中有重复的管脚◆Duplicate component models 一个元件被定义多种重复模型◆Duplicate part designators 元件中出现标示号重复的部分◆Errors in component model parameters 元件模型中出现错误的的参数◆Extra pin found in component display mode 多余的管脚在元件上显示◆Mismatched hidden pin component 元件隐藏管脚的连接不匹配◆Mismatched pin visibility 管脚的可视性不匹配◆Missing component model parameters 元件模型参数丢失◆Missing component models 元件模型丢失◆Missing component models in model files 元件模型不能在模型文件中找到◆Missing pin found in component display mode 不见的管脚在元件上显示◆Models found in different model locations 元件模型在未知的路径中找到◆Sheet symbol with duplicate entries 方框电路图中出现重复的端口◆Un-designated parts requiring annotation 未标记的部分需要自动标号◆Unused sub-part in component 元件中某个部分未使用C：violations associated with document 相关的文档电气错误（共10项）1、conflicting constraints 约束不一致的2、duplicate sheet symbol name 层次原理图中使用了重复的方框电路图3、duplicate sheet numbers 重复的原理图图纸序号4、missing child sheet for sheet symbol 方框图没有对应的子电路图5、missing configuration target 缺少配置对象6、missing sub-project sheet for component 元件丢失子项目7、multiple configuration targets 无效的配置对象8、multiple top-level document 无效的顶层文件9、port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口10、sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口D：violations associated with nets 有关网络电气错误（共19项）1、adding hidden net to sheet 原理图中出现隐藏网络2、adding items from hidden net to net 在隐藏网络中添加对象到已有网络中3、auto-assigned ports to device pins 自动分配端口到设备引脚4、duplicate nets 原理图中出现重名的网络5、floating net labels 原理图中有悬空的网络标签6、global power-objects scope changes 全局的电源符号错误7、net parameters with no name 网络属性中缺少名称8、net parameters with no value 网络属性中缺少赋值9、nets containing floating input pins 网络包括悬空的输入引脚10、nets with multiple names 同一个网络被附加多个网络名11、nets with no driving source 网络中没有驱动12、nets with only one pin 网络只连接一个引脚13、nets with possible connection problems 网络可能有连接上的错误14、signals with multiple drivers 重复的驱动信号15、sheets containing duplicate ports 原理图中包含重复的端口16、signals with load 信号无负载17、signals with drivers 信号无驱动18、unconnected objects in net 网络中的元件出现未连接对象19、unconnected wires 原理图中有没连接的导线E：Violations associated with others有关原理图的各种类型的错误(3项)1、No Error 无错误2、Object not completely within sheet boundaries 原理图中的对象超出了图纸边框3、Off-grid object原理图中的对象不在格点位置F：Violations associated with parameters 有关参数错误的各种类型1、same parameter containing different types 相同的参数出现在不同的模型中2、same parameter containing different values 相同的参数出现了不同的取值Ⅱ、Comparator 规则比较A：Differences associated with components 原理图和PCB上有关的不同(共16项)◆Changed channel class name 通道类名称变化◆Changed component class name 元件类名称变化◆Changed net class name 网络类名称变化◆Changed room definitions 区域定义的变化◆Changed Rule 设计规则的变化◆Channel classes with extra members 通道类出现了多余的成员◆Component classes with extra members 元件类出现了多余的成员◆Difference component 元件出现不同的描述◆Different designators 元件标示的改变◆Different library references 出现不同的元件参考库◆Different types 出现不同的标准◆Different footprints 元件封装的改变◆Extra channel classes 多余的通道类◆Extra component classes 多余的元件类快捷键1、设计浏览器快捷键：鼠标左击选择鼠标位置的文档鼠标双击编辑鼠标位置的文档鼠标右击显示相关的弹出菜单Ctrl+F4 关闭当前文档Ctrl+Tab 循环切换所打开的文档Alt+F4 关闭设计浏览器DXP2、原理图和PCB通用快捷键：Shift 当自动平移时，快速平移Y 放置元件时，上下翻转X 放置元件时，左右翻转Shift+↑↓←→ 箭头方向以十个网格为增量，移动光标↑↓←→ 箭头方向以一个网格为增量，移动光标SpaceBar 放弃屏幕刷新Esc 退出当前命令End 屏幕刷新Home 以光标为中心刷新屏幕PageDown,Ctrl+鼠标滚轮以光标为中心缩小画面PageUp, Ctrl+鼠标滚轮以光标为中心防大画面鼠标滚轮上下移动画面Shift+鼠标滚轮左右移动画面Ctrl+Z 撤销上一次操作Ctrl+Y 重复上一次操作Ctrl+A 选择全部Ctrl+S 保存当前文档Ctrl+C 复制Ctrl+X 剪切Ctrl+V 粘贴Ctrl+R 复制并重复粘贴选中的对象Delete 删除V+D 显示整个文档V+F 显示所有对象X+A 取消所有选中的对象单击并按住鼠标右键显示滑动小手并移动画面点击鼠标左键选择对象点击鼠标右键显示弹出菜单，或取消当前命令右击鼠标并选择Find Similar 选择相同对象点击鼠标左键并按住拖动选择区域内部对象点击并按住鼠标左键选择光标所在的对象并移动双击鼠标左键编辑对象Shift+点击鼠标左键选择或取消选择TAB 编辑正在放置对象的属性Shift+C 清除当前过滤的对象Shift+F 可选择与之相同的对象Y 弹出快速查询菜单F11 打开或关闭Inspector面板F12 打开或关闭List面板3、原理图快捷键：Alt 在水平和垂直线上限制对象移动循环切换捕捉网格设置空格键(Spacebar) 放置对象时旋转90度空格键(Spacebar) 放置电线、总线、多边形线时激活开始/结束模式 Shift+空格键(Spacebar) 放置电线、总线、多边形线时切换放置模式退格建(Backspace) 放置电线、总线、多边形线时删除最后一个拐角点击并按住鼠标左键+Delete 删除所选中线的拐角点击并按住鼠标左键+Insert 在选中的线处增加拐角Ctrl+点击并拖动鼠标左键拖动选中的对象4、PCB快捷键：Shift+R 切换三种布线模式Shift+E 打开或关闭电气网格Ctrl+G 弹出捕获网格对话框G 弹出捕获网格菜单N 移动元件时隐藏网状线L 镜像元件到另一布局层退格键在布铜线时删除最后一个拐角Shift+空格键在布铜线时切换拐角模式空格键布铜线时改变开始/结束模式Shift+S 切换打开/关闭单层显示模式O+D+D+Enter 选择草图显示模式O+D+F+Enter 选择正常显示模式O+D 显示/隐藏Prefences对话框L 显示Board Layers对话框Ctrl+H 选择连接铜线Ctrl+Shift+Left-Click 打断线+ 切换到下一层（数字键盘）- 切换到上一层（数字键盘）* 下一布线层（数字键盘）M+V 移动分割平面层顶点Alt 避开障碍物和忽略障碍物之间切换Ctrl 布线时临时不显示电气网格Ctrl+M或R-M 测量距离Shift+空格键顺时针旋转移动的对象空格键逆时针旋转移动的对象Q 米制和英制之间的单位切换E-J-O 跳转到当前原点E-J-A 跳转到绝对原点一， [Warning] AUDIO.SCH Extra Pin R509-1 in Normal of part R509 [Warning] AUDIO.S CH Extra Pin R509-2 in Normal of part R509 [Warning] AUDIO.SCH Extra Pin R509-1 (Inf erred) in Alternate 1 of part R509出现此类警告的原因：在 AUDIO.SCH文件中的所有电阻封装不可用。