89C52引脚图

合集下载

单片机 ------stc89c52引脚说明

单片机 ------stc89c52引脚说明STC89C52是一款常用的单片机芯片，其引脚功能十分重要。

本文将对STC89C52的引脚进行详细说明，帮助读者更好地了解和使用这款单片机。

1. P0口（引脚1~引脚8），P0口是STC89C52的8位IO口，可以配置为输入口或输出口。

在默认情况下，P0口为输出口。

用户可以通过软件控制来配置P0口的工作模式。

2. P1口（引脚10~引脚17），P1口也是8位IO口，同样可以配置为输入口或输出口。

在默认情况下，P1口为输出口。

用户可以通过软件控制来配置P1口的工作模式。

3. P2口（引脚21~引脚28），P2口是8位IO口，同样可以配置为输入口或输出口。

在默认情况下，P2口为输出口。

用户可以通过软件控制来配置P2口的工作模式。

4. P3口（引脚10~引脚17），P3口也是8位IO口，同样可以配置为输入口或输出口。

在默认情况下，P3口为输出口。

用户可以通过软件控制来配置P3口的工作模式。

5. RST引脚（引脚9），RST引脚是复位引脚，当RST引脚为低电平时，单片机将被复位。

用户可以通过外部电路来控制RST引脚的复位功能。

6. ALE/PROG引脚（引脚30），ALE/PROG引脚是地址锁存器使能引脚，当ALE/PROG引脚为高电平时，地址锁存器有效。

当ALE/PROG引脚为低电平时，地址锁存器无效。

7. PSEN引脚（引脚29），PSEN引脚是程序存储器使能引脚，当PSEN引脚为低电平时，程序存储器有效。

当PSEN引脚为高电平时，程序存储器无效。

8. EA/VPP引脚（引脚31），EA/VPP引脚是外部访问使能引脚，当EA/VPP引脚为高电平时，单片机从外部程序存储器中取指令。

当EA/VPP引脚为低电平时，单片机从内部程序存储器中取指令。

9. XTAL1引脚（引脚18）和XTAL2引脚（引脚19），XTAL1和XTAL2引脚是晶体振荡引脚，用户可以通过外部晶振来提供时钟信号。

基于STC89C52单片机毕业设计(完整版)-附-原理图-pcb图-源程序-仿真图

基于STC89C52单片机的电子密码锁学生姓名： xx学生学号： xxxxx院（系）：电气信息工程学院年级专业： 2010级电子信息工程2班指导教师：***二〇一三年六月摘要随着人们生活水平的提高，如何实现家庭防盗这一问题也变的尤其的突出，传统的机械锁由于其构造的简单，被撬的事情屡见不鲜，电子密码锁具有安全性能高，成本低，功耗低，操作简单等优点使其作为防盗卫士的角色越来越重要。

从经济实用角度出发，采用51系列单片机，设计一款可更改密码，LCD1602显示,具有报警功能，该电子密码锁体积小，易于开发，成本较低，安全性高，能将其存储的现场历史数据及时上报给上位机系统，实现网络实时监控，方便管理人员及时分析和处理数据。

其性能和安全性已大大超过了机械锁，特点有保密性好,编码量多,远远大于弹子锁，随机开锁成功率几乎为零；密码可变，用户可以经常更改密码，防止密码被盗，同时也可以避免因人员的更替而使锁的密级下降；误码输入保护。

当输入密码多次错误时，报警系统自动启动；电子密码锁操作简单易行，受到广大用户的亲睐。

关键词单片机, 密码锁, 更改密码, LCD1602目录错误!未定义书签。

1 绪论1.1电子密码锁简介 (1)1.2 电子密码锁的发展趋势 (1)2 设计方案 (3)3 主要元器件 (4)3.1 主控芯片STC89C52 (4)3.2 晶体振荡器 (8)3.3 LCD显示密码模块的设计 (9)3.3.1 LCD1602简介 (9)3.3.2 LCD1602液晶显示模块与单片机连接电路 (11)4 硬件系统设计 (12)4.1 设计原理 (12)4.2 电源输入电路 (12)4.3 矩阵键盘 (13)4.4 复位电路 (14)4.5 晶振电路 (14)4.6 报警电路 (15)4.7 显示电路 (15)4.8 开锁电路 (16)4.9 电路总体构成 (16)5 软件程序设计 (18)5.1 主程序流程介绍 (18)5.2 键盘模块流程图 (19)5.3 显示模块流程图 (21)5.4 修改密码流程图 (22)5.5 开锁和报警模块流程图 (23)6 电子密码锁的系统调试及仿真 (25)6.1硬件电路调试及结果分析 (25)6.2软件调试及功能分析 (25)6.2.1调试过程 (25)6.2.2 仿真结果分 (26)7 结论 (29)参考文献 (30)附录： (31)1 绪论1.1电子密码锁简介电子密码锁是一种通过密码输入来控制电路或是芯片工作，从而控制机械开关的闭合，完成开锁、闭锁任务的电子产品。

89C52引脚图

3.1 单片机芯片AT89C52介绍3.1.1 AT89C52功能介绍3.1.2 AT89C52芯片图（如图2）及引脚介绍（1）引脚功能电源引脚——VCC正常运行和编程校验时为5V电源，VSS为接地端。

I/O总线——P0.0-P0.7（P0口），P1.0-P1.7（P1口），P2.0-P2.7(P2口)，P3.0-P3.7（P3口）若图片无法显示请联系站长QQ3710167为输入/输出引线。

时钟——XTAL1：片内振荡器反相放大器的输入端。

XTAL2：片内振荡器反相器的输出端，也是内部时钟发生器的输入端。

控制总线——ALE/PROG：地址锁存允许/编程信号线。

当CPU访问外部存储器时，ALE 用来锁存P0输出的地址信号的低8位。

它的频率为振荡频率的1/6。

在对8751编程时，此引脚输入编程脉冲信号。

PSEN：外接程序存储器读选通信号。

EA/VPP：访问内部程序存储器的控制信号。

当EA=1时，CPU从片内ROM读取指令；EA=0时，CPU从片外ROM读取指令。

此外，当对8751内部EPROM编程时，21V 编程电源由此端输入。

RST/VPD：复位输入信号。

当该引脚上出现2个机器周期以上的高电平时，可实现复位操作。

此引脚为掉电保护后备电源之输入引脚。

AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash 只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，功能强大的AT89C52单片机可为您提供许多较复杂系统控制应用场合。

AT89C52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口，2个读写口线，AT89C52可以按照常规方法进行编程,但不可以在线编程(S系列的才支持在线编程)。

单片机89C52

3.1 单片机的选择AT89C52单片机与AT89C51单片机相比：RAM空间增大，内部FLASH变大，中断源增加，AT89C52的内部RAM是256字节，00H~7FH既可直接寻址又可间接寻址；并且增加了许多新的功能：ISP在线编程功能，最高工作频率33Hz,具有双工UART串行通道，内部集成看门狗计时器，双数据指示器等一些优秀的功能，通过多方面的考虑，本文选用AT89C52单片机[7]。

3.2 AT89C52单片机AT89C52 ATMEL公司生产的低电压，高性能CMOS 8位单片机．片内含8K byTES的可反复擦写的只读程序存储器（PEROM）和256 byTES 。

的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，与标准MCS-51指令系统及8052 产品引脚兼容，片内置通用8位中央处理器（CPU ）和FLASH由存储单元，功能强大AT89C52单片适用于许多较为复杂控制应用场合[8]。

3.2.1 AT89C52单片机的主要性能参数与功能特性8字节可重擦写FLASH闪速存储器1000 次擦写周期全静态操作：0HZ-24MHZ三级加密程序存储器256X8字节内部RAM32个可编程I/0口线3个16 位定时／计数器8个中断源可编程串行UART通道低功耗空闲和掉电模式AT89C52 提供以下标准功能：8字节FLASH闪速存储器，256字竹内部RAM , 32个I/O口线，3个16 位定时／计数器，一个6向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。

同时，AT89c52可降至OHz 的静态逻辑操作，并支持两种软件可选的节电上作模式。

空闲方式停止CPU 的工作，但允许RAM，定时／计数器．串行通信口及中断系统继续工作。

掉电方式保存RAM 中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位.3.2.2 AT89C52单片机引脚功能图图3-1 单片机引脚图3.2.3 AT89C52单片机的引脚功能Vcc:电源电压GND:地P0：P0口是一组8位漏极开路型双向1/O 口，也即地址/数据总线复用口。

stc89c52引脚

stc89c52引脚引言STC89C52是一款基于8051协议的单片机芯片，具有较为丰富的外设资源和强大的功能。

在进行硬件设计和电路连接时，了解STC89C52的引脚功能和定义至关重要。

本文档将详细介绍STC89C52的引脚排列和功能，帮助读者更好地理解和应用该芯片。

引脚排列STC89C52芯片共有40个引脚，按照标准的40脚双列直插封装排列。

下表列出了STC89C52引脚的排列和对应的功能：引脚编号引脚名称功能描述1P1.0I/O口2P1.1I/O口3P1.2I/O口4P1.3I/O口5P1.4I/O口6P1.5I/O口7P1.6I/O口8P1.7I/O口9RST复位脚10P3.0I/O口11P3.1I/O口12P3.2I/O口13P3.3I/O口14P3.4I/O口15P3.5I/O口16P3.6I/O口17P3.7I/O口18XTAL2外部晶振输入端19XTAL1外部晶振输出端20GND地21VCC电源供应22P0.0I/O口23P0.1I/O口24P0.2I/O口25P0.3I/O口26P0.4I/O口27P0.5I/O口28P0.6I/O口29P0.7I/O口30P2.0I/O口31P2.1I/O口32P2.2I/O口33P2.3I/O口34P2.4I/O口35P2.5I/O口36P2.6I/O口37P2.7I/O口38EA外部程序存储器使能39PSEN外部存储器使能40ALE/PROG地址锁存器使能/编程脚引脚功能说明下面对STC89C52芯片的引脚功能进行逐一介绍：1.P1.0-P1.7：这是一个8位双向I/O口。

可以配置为输入或输出，用于连接外部设备或与其他模块通信。

2.RST：复位脚，当复位脚为低电平时，芯片将会被复位。

3.P3.0-P3.7：这是另一个8位双向I/O口，可用于连接外设，如LCD或键盘等。

4.XTAL2和XTAL1：外部晶振引脚，可连接外部晶振电路以提供时钟信号，通常使用12MHz的晶振。

stc89c52rc引脚图 stc89c52rc引脚介绍与功能描述

XTAL2(Pin20)：片内振荡电路的输出端
③控制引脚(4根)
RST/VPP(Pin9)：复位引脚，引脚上出现2个机器周期的高电平将使
单片机复位。
ALE/PROG(Pin30)：地址锁存允许信号
PSEN(Pin29)：外部存储器读选通信号
EA/VPP(Pin31)：程序存储器的内外部选通，接低电平从外部程序存
储器读指令，如果接高电平则从内部程序存储器读指令。
④可编程输入/输出引脚(32根)
STC89C52单片机有4组8位的可编程I/O口，分别位P0、P1、P2、
P3口，每个口有8位(8根引脚)，共32根。
PO口(Pin39～Pin32)：8位双向I/O口线，名称为P0.0～P0.7P1口
(Pin1～Pin8)：8位准双向I/O口线，名称为P1.0～P1.7P2口(Pin21～
储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。
STC89C52引脚图、原理图，如下图所示：
STC89C52引脚具体介绍如下：
①主电源引脚(2根)
VCC(Pin40)：电源输入，接+5V电源
GND(Pin20)：接地线
②外接晶振引脚(2根)
XTAL1(Pin19)：c引脚图stc89c52rc引脚介绍与功能描述
STC89C52是一种带8K字节闪烁可编程可檫除只读存储器
(FPEROM-FlashProgramableandErasableReadOnlyMemory)的低电压，高性
能COMOS8的微处理器，俗称单片机。该器件采用ATMEL搞密度非易失存
Pin28)：8位准双向I/O口线，名称为P2.0～P2.7P3口(Pin10～Pin17)：8位
准双向I/O口线，名称为P3.0～P3.7

AT89C52中文资料_参数_电路图

AT89C52为8 位通用微处理器，采用工业标准的C51内核，在内部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。

功能包括对会聚主IC 内部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。

主要管脚有：XTAL1（19 脚）和XTAL2（18 脚）为振荡器输入输出端口，外接12MHz 晶振。

RST/Vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。

VCC（40 脚）和VSS（20 脚）为供电端口，分别接+5V电源的正负端。

P0~P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（32~39 脚）被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。

P0 口P0 口是一组8 位漏极开路型双向I/O 口，也即地址/数据总线复用口。

作为输出口用时，每位能吸收电流的方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。

在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1 口P1 是一个带内部上拉电阻的8 位双向I/O 口，P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。

作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。

89C52引脚图

I/O总线——P0.0-P0.7（P0口），P1.0-P1.7（P1口），P2.0-P2.7(P2口)，P3.0-P3.7（P3口）若图片无法显示请联系站长QQ3710167为输入/输出引线。

时钟——XTAL1：片内振荡器反相放大器的输入端。

XTAL2：片内振荡器反相器的输出端，也是内部时钟发生器的输入端。

控制总线——ALE/PROG：地址锁存允许/编程信号线。

当CPU访问外部存储器时，ALE 用来锁存P0输出的地址信号的低8位。

它的频率为振荡频率的1/6。

在对8751编程时，此引脚输入编程脉冲信号。

PSEN：外接程序存储器读选通信号。

EA/VPP：访问内部程序存储器的控制信号。

当EA=1时，CPU从片内ROM读取指令；EA=0时，CPU从片外ROM读取指令。

此外，当对8751内部EPROM编程时，21V 编程电源由此端输入。

RST/VPD：复位输入信号。

当该引脚上出现2个机器周期以上的高电平时，可实现复位操作。

此引脚为掉电保护后备电源之输入引脚。

stc89C52技术简介

3.2 51单片机部分3.2.1 单片机选型依据MCS-51系列为美国Intel公司在上世纪80年代推出的一种8位单片机。

在芯片的集成程度上有较大提高，同时也大幅提升了性能，单片机的功能也大大丰富，功能单元的数量与种类答复增加，取得巨大成功，如今在我国获得广泛的应用。

MMCS51单片机的内部总体结构其基本特性如下：8位CPU、片内振荡器、4k字节ROM、128字节RAM、21个特殊功能寄存器、32根I/O线、可寻址的64k字节外部数据、程序存贮空间、2个16位定时器、计数器中断结构：具有二个优先级、五个中断源、一个全双工串行口、位寻址（即可寻找某位的内容）功能，适于按位进行逻辑运算的位处理器。

除128字节RAM、4k字节ROM和中断、串行口及定时器模块外，还有4组I/O口P0～P3，余下的就是CPU的全部组成。

把4kROM换为EEPROM就是8751的结构，如去掉ROM/EEPROM 部分即为8031，如果将ROM置换为Flash存贮器或EEPROM，或再省去某些I/O，即可得到51系列的派生品种，如89C51、AT89C2051等单片机。

单片机各部分是通过内部的总线有机地连接起来的。

MCS51单片机的组成如下：运算器以完成二进制的算术/逻辑运算部件ALU为核心，再加上暂存器TMP、累加器ACC、寄存器B、程序状态标志寄存器PSW及布尔处理器。

累加器ACC是一个八位寄存器，它是CPU中工作最频繁的寄存器。

在进行算术、逻辑运算时，累加器ACC往往在运算前暂存一个操作数（如被加数），而运算后又保存其结果（如代数和）。

寄存器B主要用于乘法和除法操作。

标志寄存器PSW也是一个八位寄存器，用来存放运算结果的一些特征，如有无进位、借位等。

其每位的具体含意如下所示：对用户来讲，最关心的是以下四位。

（1）进位标志CY（PSW.7）。

它表示了运算是否有进位（或借位）。

如果操作结果在最高位有进位（加法）或者借位（减法），则该位为1，否则为0[1] 。

AT89C52单片机介绍

AT89C52单片机介绍在众多的单片机系列中，AT89C52是一种低功耗、高性能CMOS8位微控制器，具有8K在系列可编程Flash存储器。

使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。

片上Flash允许程序存储器在系统可编程，也适用于常规编程。

在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得AT89C52为众多嵌入式控制应用系统提供高灵活、超高效的解决方案。

AT89C52具有以下标准功能：8K字节Flash，256字节RAM，32位I/O口线，3个16位定时器/计数器，一个响亮2级中断结构，全双工串行口，片内晶振及时钟电路。

另外，AT89C52可降至0HZ静态逻辑操作，支持2种软件可选择节电模式。

空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。

掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。

AT89C52单片机为很多嵌入式控制系统提供了一种灵活性高且廉价的方案。

故此选用AT89C52单片机。

1 AT89C52单片机1.1 AT89C52单片机的硬件结构如图3-1所示，为AT89C52的硬件结构图。

AT89C52单片机的内部结构与MCS-51系列单片机的构成基本相同。

CPU是由运算器和控制器所构成的。

运算器主要用来对操作数进行算术、逻辑运算和位操作的。

控制器是单片机的指挥控制部件，主要任务的识别指令，并根据指令的性质控制单片机各功能部件，从而保证单片机各部分能自动而协调地工作。

它的程序存储器为8K字节可重擦写Flash闪速存储器，闪烁存储器允许在线+5V电擦除、电写入或使用编程器对其重复编程。

数据存储器比51系列的单片机相比大了许多为256字节RAM。

AT89C52单片机的指令系统和引脚功能与MCS-51的完全兼容。

图 3-1 单片机89C52结构框图1.2 主要性能参数• 8K字节可重擦写Flash闪速存储器• 1000次可擦写周期•全静态操作：0Hz-24MHz•三级加密程序存储器• 256×8字节内部RAM• 32个可编程I/O口线• 3个16位定时/计数器• 8个中断源•可编程串行UART通道•低功耗空闲和掉电模式图 3-2 AT89C52外部引脚图1.3 AT89C52管脚说明VCC：电源GND：接地P0口：P0口是一个8位漏级开路的双向I/O口。

基于AT89C52单片机的音乐播放器(含电路图)

山东英才学院毕业设计（论文）题目：基于51单片机的儿童早教故事机的设计学生姓名孙东帅学院机械工程及其自动化学院专业电气工程及其自动化学号************指导教师高嵩年月日毕业设计（论文）原创性声明本人郑重声明：所提交的毕业设计（论文），是本人在导师指导下，独立进行研究工作所取得的成果。

除文中已注明引用的内容外，本毕业设计（论文）不包含任何其他个人或集体已经发表或撰写过的作品成果。

对本研究做出过重要贡献的个人和集体，均已在文中以明确方式标明并表示了谢意。

论文作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保障、使用学位论文的规定，同意学校保留并向有关学位论文管理部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。

本人授权省级优秀学士学位论文评选机构将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

本学位论文属于1、保密□，在_____年解密后适用本授权书。

2、不保密□。

（请在以上相应方框内打“√”）论文作者签名：日期：年月日导师签名：日期：年月日目录摘要 (I)Abstract ...................................................................................................................................................... I I 1 绪论. (1)1.1我国儿童早教机发展现状及发展趋势 (1)1.2国外现状 (2)1.3 儿童早教故事机的发展趋势 (2)1.4课题研究的目的和意义 (2)2 方案比较 (3)2.1 主控单元的选择 (3)2.2 液晶显示模块的选择 (3)2.3 语音模块的选择 (4)3 系统硬件设计 (6)3.1 总体方案设计 (6)3.2 主控单元模块 (6)3.3 液晶显示屏 (7)3.4 80C52单片机的的封装和引脚 (8)3.5 红外遥控器 (9)3.6 独立键盘 (9)3.7 电源 (9)3.8 语音模块 (10)4 软件设计 (12)4.1 音乐播放主控流程图 (12)4.2 音乐播放子程序流程图 (14)4.3 LCD1602显示子程序流程图 (15)4.4 语音模块工作流程图 (15)5 实物操作 (17)5.1.开机未播放音乐下的状态 (17)5.2工作状态下的单片机状态 (17)5.3 按键功能测试 (18)5.4 红外遥控器功能测试 (19)结论 (20)参考文献 (21)致谢 (22)附录A (23)附录B (36)基于51单片机的儿童早教故事机的设计摘要：当今社会，父母对孩子的早期教育相当重视，如何更完善、更系统的把知识教授给孩子，儿童早教故事机就是一个很好的选择。

89C52引脚功能

89C52引脚功能VCC：供电电压。

GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口作为AT89C51的一些特殊功能口，管脚备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）RST：复位输入。

89C52引脚图以及各引脚功能

89C52引脚图以及各引脚功能VCC：供电电压。

GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

stc89c52引脚图及引脚功用

stc89c52引脚图及引脚功用VCC（40引脚）：电源电压VSS（20引脚）：接地P0端口（P0.0～P0.7，39～32引脚）：P0口是一个漏极开路的8位双向I/O口。

作为输出端口，每个引脚能驱动8个TTL负载，对端口P0写入1时，能够作为高阻抗输入。

在拜访外部程序和数据存储器时，P0口也能够供给低8位地址和8位数据的复用总线。

此刻，P0口内部上拉电阻有用。

在FlashROM编程时，P0端口接纳指令字节；而在校验程序时，则输出指令字节。

验证时，恳求外接上拉电阻。

P1端口（P1.0～P1.7，1～8引脚）：P1口是一个带内部上拉电阻的8位双向I/O口。

P1的输出缓冲器可驱动（吸收或许输出电流办法）4个TTL输入。

对端口写入1时，经过内部的上拉电阻把端口拉到高电位，这是可用作输进口。

P1口作输进口运用时，因为有内部上拉电阻，那些被外部拉低的引脚会输出一个电流。

此外，P1.0和P1.1还能够作为守时器/计数器2的外部技能输入（P1.0/T2）和守时器/计数器2的触发输入（P1.1/T2EX），详细拜见下表：在对FlashROM编程和程序校验时，P1接纳低8位地址。

表XXP1.0和P1.1引脚复用功用引脚号功用特性P1.0T2（守时器/计数器2外部计数输入），时钟输出P1.1T2EX（守时器/计数器2捕获/重装触发和方向操控）P2端口（P2.0～P2.7，21～28引脚）：P2口是一个带内部上拉电阻的8位双向I/O端口。

P2的输出缓冲器能够驱动（吸收或输出电流办法）4个TTL输入。

对端口写入1时，经过内部的上拉电阻把端口拉到高电平，这时可用作输进口。

P2作为输进口运用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。

在拜访外部程序存储器和16位地址的外部数据存储器（如实施MOVX@DPTR指令）时，P2送出高8位地址。

在拜访8位地址的外部数据存储器（如实施MOVX@R1指令）时，P2口引脚上的内容（即是专用寄存器（SFR）区中的P2寄存器的内容），在悉数拜访时期不会改动。

89C52收音机模块电路图

20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
UGND XTAL1 XTAL2 P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 URST P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 IP1.1 IP1.0
1
2
3
4
5
6
7
8
VCC VCC R4 103 R5 103 U6 DATA ANT CLOCK MPXO BUSMODE L-OUT W/R R-OUT VCC GND RECEIVER J1 1 CON1 10 9 8 7 6 GND C5 + J5 C6 + + C1 10u + C2 10u 2 4 5 13 8 7 14
ISP下载 89C52
Number 22-Feb-2011 D:\My Documents\桌面\51开发\51.Ddb 7 Sheet of Drawn By: 8 Revision
A
5
6
TSOP
L0 R2 3.3K C9 + VCC 0,7U 32768 VCC 1 2 3 X2 4 U2 VCC VCC1 X1 SCLK X2 I/O GND RET DS1302 8VCC 7P2.3 6P2.4 5P2.5 S7 SW-PB L1 S8 SW-PB S10 SW-PB R0 R1 S9 SW-PB DQ 1 2 3
LCD1 LCD1602
时钟模块SCK 时钟模块I/O 时钟模块RET
RS 1 S3 RW LCD_E
X1 B COM
8 7 6 5 4 3 2 1 0 VCC
VCC D7 D6 D5 D4 D3 D2 D1 D0 DIP20

89C52单片机

89C52单片机3.2 STC89C52系列单片机系统结构特点STC89C52是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程Flash 存储器。

使用高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。

片上Flash允许程序存储器在系统可编程，亦适于常规编程器。

在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得STC89C52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案[2]。

STC89C52具有以下标准功能:8k字节Flash，256字节RAM，32 位I/O口线，看门狗定时器，2个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。

另外，STC89C52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。

空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。

掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。

其引脚电路如图3-2所示，STC89C52主要性能有以下几点：(1) 与MCS-51单片机产品兼容(2) 8K字节在系统可编程Flash存储器(3) 1000次擦写周期(4) 全静态操作：0Hz～33Hz(5) 三级加密程序存储器(6) 32个可编程I/O口线(7) 三个16位定时器/计数器(8) 八个中断源全双工UART串行通道(9) 低功耗空闲和掉电模式(10) 掉电后中断可唤醒(11) 看门狗定时器(12) 双数据指针(13) 掉电标识符图3-2 STC89C52引脚图3.2.2 单片机STC89C52的介绍为了设计此系统，我们采用了STC89C52单片机作为控制芯片，在前向通道中是一个非电信号的电量采集过程。

它由传感器采集非电信号，从传感器出来经过功率放大过程，使信号放大，再经过模/数转换成为计算机能识别的数字信号，再送入计算机系统的相应端口。

89C52单片机模块

89C52单片机模块1概述1.1模块结构框图和功能描述模块结构框图如图：采用8位单片机89C52，时钟电路使用片内时钟振荡器，具有上电复位和手动按键复位功能，外接WDG复位电路。

通过并行总线外扩了128KW SRM和64K展：通过RS-232连接了UART口；通过跳线器可选两个IO口来虚拟I2C总线，并外接带I2C总线的EEPROM和RTC。

数据总线地址总线经总线驱动后引出到总线插槽与其他模块相连。

模块的译码控制电路由一片CPLD来完成。

1.2模块性能：＋5V单电源供电；正常,空闲和掉电模式。

有电源指示灯。

MCU内部存储器：8KB片内FLASH/EE程序存储器，256Byte片内数据RAM，外部存储器：128KW外部SRAM，64KB外部FLASH ROM,256K EEPROM串行接口：一个UART接口,一个虚拟I2C总线接口12MHz工作频率2 模块主要芯片介绍2.1 89C52芯片（1）主要性能特点兼容8052的单片机内核，12MHz额定工作频率（最大24MHz），8KB片内FLASH 程序存储器，256Byte片内数据RAM ，3个16位定时/计数器，32条可编程I/O 线，可允许2个优先级的8个中断源。

（2）功能方块图图0101-2 89C52结构框图（3）引脚排列图 0101-3 89C52引脚排列（4）89C52单片机存储器◆片内ROM存储器 SFR映射到内部数据存储空间的高128B，仅通过直接寻址来访问（地址为X0H或X8H的SFR可位寻址），并提供CPU和所有片上外设间的接口。

256Byte的内部数据存储器具有直接寻址、间接寻址及位寻址等多种寻址方式。

◆片内Flash程序存储器作为89C52可寻址64k程序存储器的低8k空间，用于存放用户程序代码。

（5） 89C52单片机接口资源并行I/O接口P0：当作为通用的I/O口时，P0口的引脚以“开漏”的方式输出，所以必需外加上拉电阻。