显示译码器及译码器的应用
实验4 译码器及其应用
实验五译码器及其应用一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、拨码开关组5、译码显示器6、 74LS138×2 CC4511三、实验内容1、74LS138译码器逻辑功能测试将译码器使能端S1、2S、3S及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个Y⋅⋅⋅依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表6－输出端07Y1逐项测试74LS138的逻辑功能。
图6－1(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
当S1＝1，2S＋3S＝0时，器件正常工作，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
图6－1 3－8线译码器 74LS138逻辑图及引脚排列表6－12、二进制译码器还能方便地实现逻辑函数，如图6－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图6－2 作数据分配器 图6－3 实现逻辑函数3、码显示译码器及译码显示电路数据拨码开关的使用。
将实验装置上的四组拨码开关的输出A i、B i、C i、D i分别接至4组显示译码／驱动器CC4511的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表6－2输入的要求揿动四个数码的增减键（“＋”与“－”键）和操作与LE、BI、LT对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。
a、七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图6－5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
实验-译码器
实验八译码器及其应用一、实验目的:1、掌握中规模集成译码器逻辑功能分析及测试方法；2、学会中规模集成译码器的连接使用方法；3、熟悉数码管的使用方法。
二、实验原理:1、译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有着广泛的用途，不仅适用于代码的转换，终端的数字显示，而且还适用于数据分配，存储器寻址和组合控制信号等方面。
2、译码器可分为通用译码器和显示译码器两大类。
通用译码器又分为变量译码器和代码变换译码器。
（1）、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2/4线译码器、3/8线译码器和4/16线译码器。
若有n个输入变量，则有2n个不同的状态组合，就有2n 个输出端供其使用。
而每一个输出状态所代表的函数就对应一个n变量的最小项表达式。
图8-1 3-8译码器74LS138逻辑图及列脚排列以3/8线译码器74LS138为例进行分析，图8-1（a）、（b）分别为其逻辑图和引脚排列图。
A2、A1、A0为地址输入端，Y0~Y7是译码器输出端，S1、S2、S3是使能端。
表8-1为74LS138功能表，当S1=1，S2+S3=0时，器件使能端有效，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（为1）输出。
当S1=0，S2+S3=X时或S1=X，S2+S3=1时，译码器被禁止，所有输出同时为1。
二进制译码器实际上也就是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图8-2所示。
若在S1输入端输入数据信息，S2=S3=0，地址码所对应的输出是S1数据信息的反码；若从S2输入端输入数据信息，令S1=1，S3=0，地址码所对应的输出就是S2端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一的地址，故可用作地址译码器。
译码器、编码器及其应用实验报告
实验四译码器、编码器及其应用实验人员：班号：学号：一、实验目的(1) 掌握中规模集成译码器的逻辑功能和使用方法；(2) 熟悉掌握集成译码器和编码器的应用；(3) 掌握集成译码器的扩展方法。
二、实验设备数字电路实验箱，74LS20，74LS138。
三、实验内容(1) 74LS138译码器逻辑功能的测试。
将74LS138输出接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。
电路图如Figure 1所示：Figure 2时，任意拨动开关，观察LED显示状态，记录观察结果。
时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。
用Multisim进行仿真，电路如Figure 3所示。
将结果与上面实验结果对照。
Figure 4(2) 利用3-8译码器74LS138和与非门74LS20实现函数：四输入与非门74LS20的管脚图如下：对函数表达式进行化简：按Figure 5所示的电路连接。
并用Multisim进行仿真，将结果对比。
Figure 6实验四 译码器、编码器及其应用 郑佳琳3(3) 用两片74LS138组成4-16线译码器。
因为要用两片3-8实现4-16译码器，输出端子数目 刚好够用。
而输入端只有 、 、 三个，故要另用使能端进行片选使两片138译码器进行分时工作。
而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试 ，在各端子上移动即可。
在multisim 中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED ）：Figure 8四、实验结果(1) 74LS138译码器逻辑功能的测试。
当输入 时，应该是 输出低电平，故应该第一个小灯亮。
实际用实验台测试时，LE0灯显示如Figure 9所示。
当输入 时，应该是 输出低电平，故理论上应该第二个小灯亮。
实际用实验台测试时，LE0灯显示如Figure 6所示。
Figure 10Figure 11(2) 利用3-8译码器74LS138和与非门74LS20实现函数。
实验4译码器及其应用
实验五译码器及其应用一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、 实验设备与器件1 、+ 5V 直流电源23 、逻辑电平显示器45 、译码显示器6三、 实验内容1、74LS138译码器逻辑功能测试将译码器使能端 S 、S 2、S 3及地址端A 2、A 1、A 分别接至逻辑电平开关输出口，八个输出端Y 7 Y 0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表 6- 1逐项测试74LS138的逻辑功能。
图6- 1（a ）、（b ）分别为其逻辑图及引脚排列。
其中A 2、A 、A o 为地址输入端， Y o 〜丫7为译码输出端，Si 、S 2、S 3为使能端。
表输入输 出sS 2 + S 3A A 1 AY 0 Y 1 Y 2 Y 3 Y 4 Y Y 6 Y 7当S = 1, S 2 + S 3 = 0时，器件正常工作,地址码所指定的输出端有信号（为 0）输出,其它所有输出端均无信号（全为 1） 输出。
当 S = o , S 2 + S 3 = X 时，或 S 1 = X , S 2 + S 3 =1时，译码器被禁止，所有输出同时为 1。
1图6 - 1 3 - 8线译码器(b)ho As74LS138AaV GGYoAlY LA J¥2Y JY I:Y=Yft SiGNDJ5工1377一0一逻辑图及引脚排列、逻辑电平开关 、拨码开关组 、74LS138 X2CC45112= ABC ABC ABC + ABC图6- 2 作数据分配器图6-3实现逻辑函数3、码显示译码器及译码显示电路数据拨码开关的使用。
将实验装置上的四组拨码开关的输出A 、B 、C 、D 分别接至4组显示译码/驱动器CC4511的对应输入口， LE 、BI 、LT 接至三个逻辑开关的输出插口，接上+5V 显示器的电源，然后按功能表 6 — 2输入的要求揿动四个数码的增减键（“ + ”与“―”键）和操作与LE 、BI 、LT 对应的三个逻辑开关，观测拨码盘上的四位数与LED 数码管显示的对应数字是否一致，及译码显示是否正常。
译码器及其应用实验的原理
译码器及其应用实验的原理引言译码器是数字逻辑电路中常见的组合逻辑电路，用于将输入的二进制信号转换为相应的输出信号。
本文将介绍译码器的原理及其在实验中的应用。
译码器的原理译码器是一种组合逻辑电路，其功能是将输入的二进制码转换为对应的输出信号。
译码器常用于将多位的二进制码转换为较少位数的输出码。
译码器的原理基于布尔代数和逻辑门的组合。
根据输入二进制码的不同组合，译码器会选择相应的输出信号。
译码器的结构可以采用多种形式，如常见的二-四译码器、三八译码器等。
译码器的应用实验译码器在数字电路实验中有着广泛的应用。
以下是几个常见的译码器应用实验：1. 二-四译码器实验实验原理二-四译码器将两位的二进制码转换为四位的输出码。
实验中可以通过构建一个二-四译码器电路，观察输入二进制码和输出码之间的关系。
实验步骤1.准备所需元器件，包括二-四译码器芯片、电阻、开关等。
2.按照译码器芯片的管脚图连接电路。
3.使用开关输入不同的二进制码，观察输出的译码结果。
4.记录输入二进制码和对应的输出码，进行对照。
2. 七段数码管显示实验实验原理七段数码管是一种常见的数字显示器件，可以显示0-9的数字以及一些字母。
在实验中，可以通过译码器将输入的二进制码转换为七段数码管的控制信号，从而实现数字的显示。
实验步骤1.准备所需元器件，包括七段数码管、译码器芯片等。
2.按照译码器芯片的管脚图连接电路，将译码器的输出信号与七段数码管对应的控制信号相连。
3.使用开关输入不同的二进制码，观察七段数码管上的数字显示结果。
4.对比输入二进制码和七段数码管上显示的数字，进行对照。
3. 键盘扫描实验实验原理键盘扫描是一种常见的应用场景，用于接收用户的输入。
在实验中，可以使用译码器将键盘输入的信号转换为对应的数字或字符。
实验步骤1.准备所需元器件，包括键盘、译码器芯片等。
2.按照译码器芯片的管脚图连接电路，将键盘的输出信号与译码器的输入信号相连。
3.使用键盘输入不同的信号，观察译码器的输出结果。
译码器的应用（七段码）
译码器的应⽤（七段码）效果展⽰：这是74HC138芯⽚，有三个输⼊脚，8个输出脚，共有8种⾼低电平输⼊组合，每⼀种组合对应⼀种7⾼1低电平组合态，假设⾼电平数码管亮，低电平数码管灭，那么通过控制⾼低电平的输⼊就可以随意控制七段数码管的亮灭情况，通过多个芯⽚的组合封装就可以拼接成0~9这10个数字，这就是译码器的七段码应⽤原理。
⼀个简单的数字底层是通过复杂的⼆进制组合实现的。
三种基本译码器在译码器基础中，解释了完全译码器（n-2n）的基本⼯作原理，即：当使能端有效时：Y i = m i或者/Y i = !m i (注：这⾥的!表⽰⾮号)除了完全译码器之外，还有4-10线译码器，七段显⽰译码器，相对也⽐较简单，这⾥简单进⾏介绍：- 4-10译码器由真值表可以看出，当A3A2A1A0的取值为[0000~1001]时，输出有效，其它情况均为⽆效，其对应的逻辑器件图如下图所⽰：七段显⽰译码器七段显⽰译码器⼀般⽤于液晶或LED显⽰屏，显⽰0~9数字（⼗进制）或0~F数字（⼗六进制）。
所谓七段，表⽰的是0~9或0~F这些数字可⽤七根数码管显⽰，对应的图为：对应的真值表如下图所⽰：译码器的应⽤译码器主要⽤于地址译码、指令译码以及逻辑表达式表⽰。
下⾯重点解释如何内存寻址以及如何表达逻辑表达式。
内存寻址在⼀⽂中，说明了可执⾏程序的执⾏流程，其中的程序计数器（Program Counter，简称PC）中保存了CPU将要执⾏的指令，那如何在内存中定位到那条指令所在的内存地址呢？（重点理解：这是硬件实现，我们要⽤组合电路寻址）。
下图描述了早期8086的内存寻址⽅式。
（计算机中⽤三类总线：数据总线、地址总线、控制总线进⾏数据传输，数据总线⽤于传输数据，地址总线⽤于传输地址，控制总线⽤于传输控制信号。
三类总线⽤于在IO、内存、CPU以及外设之间进⾏数据传输；每⼀块内存中有rd、wr、adder、cs和data⼏个输⼊输出，其中的rd表⽰读内存，wr表⽰写内存，adder下⽂中解释，cs（chip select）表⽰⽚选，data⽤于内存和总线之间数据的传输）在8086机器中，内存只有4KB（受限于当时的⽣产⼯艺，4KB内存由4块1KB的内存块组成），⽤12位⼆进制串表⽰地址。
数字电路实验报告-译码器及其应用
电学实验报告模板实验原理1. 译码器（1）2线-4线译码器图1 2线-4线译码器及其逻辑图1所示为2线-4线译码器及其逻辑。
与4线-2线编码器相比较，可以把“译码”视为“编码”的逆过程。
该译码器的特点是：对于任何一个输入二进制码，四个输出端中，只有一个为“1”，其它输出端均为“0”。
每一个输入二进制码，都与一个特定的输出端相对应。
不同的输入码各对应不同的输出端。
译码器的逻辑功能也可以理解为把每一个输入二进制码翻译成另外一个代码。
具体到图1所示2线-4线译码器，则是把每一个输入二进制码翻译成另外一种四位码，每一个四位码中都只有一个“1”。
由图1（b）可得到编码器逻辑函数式为（2）3线-8线译码器74LS138图2 3线-8线编码器74LS138及其逻辑图2所示为集成电路芯片3线-8线编码器74LS138及其逻辑。
和是译码输入端，是译码输出端。
和为译码使能控制端。
当，时，译码器处于正常译码工作状态；否则，译码器被禁止，此时，所有的输出端全部为“1”，无任何输出端为“0”。
这3个使能控制端，也称为“片选”输入端，利用其“片选”作用可以将多片译码器连接起来，以扩展译码功能。
当，时，译码器的逻辑函数式为（3）七段显示译码器图3 七段显示译码器及其逻辑图3所示为七段显示译码器。
和是输入的BCD代码，表示输出的7位二进制代码。
输出代码中的“1”表示所对应的数码管线段点亮，“0”则表示熄灭。
图3（b）列出了BCD码“0000~1001”十种状态与之间的对应关系，还列出了输入码“1010~1111”六种状态与之间的对应关系及所显示的字形。
由图3（b）可得到该编码器逻辑函数式为实验内容及步骤1. 测试2线-4线译码器（1）集成电路芯片74LS139引脚图74LS139是双2线-4线译码器，芯片内部包含两个独立的2线-4线译码器。
图5所示为引脚图。
与图1的2线-4线译码器相比，74LS139的每一个2线-4线译码器都设置了一个使能控制端。
实验4译码器及其应用(精)
实验4 译码器及其应用一.实验目的1． 掌握中规模集成译码器的逻辑功能和使用方法2． 熟悉数码管的使用。
二.实验原理1. 译码器译码器是一个多输入、多输出的逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换，终端的数字显示，还用于数据分配，存储器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
2. 译码器的分类（1）变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线—4线、3线—8线、4线—16线译码器。
若有几个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线—8线译码器74LS138为例进行分析，图3-21和图3-22分别为其逻辑图及引脚排列。
其中A 2、A 1、A 0为地址输入端，70Y Y -是译码器输出端，321,,S S S 是使能端。
表3-6为74LS138功能表，当0,1321=+=S S S 时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当X S S S =+=321,0时或1,321=+=S S X S 时，译码器被禁止，所有输出同时为1。
二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器）表3-6 74LS138的功能表图3-21 3-8译码器74LS138逻辑图如图3-23，若在S 1输入端输入数据信息，032==S S ，地址码所对应的输出是S 1数据信息的反码；若从2S 输入数据信息，令0,131==S S ，地址码所对应的输出就是2S 端数据信息原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址，故可用作地址译码器。
译码器及其应用实验
专业通信工程学号班级14级通姓名信三班实验课程数字电路实验日期2015.11.12实验名称译码器及其应用成绩实验目的：1、掌握译码器的测试方法。
2、了解中规模集成译码器的功能，引脚分布，掌握其逻辑功能。
3、掌握用译码器构成组合电路的方法。
4、学习译码器的扩展。
5、学习数码显示译码器实验条件：1、数字逻辑电路实验板 1块2、+5V直流电压3、74HC138 3-8线译码器 2片4、数码显示译码器实验原理：1、首先了解74HC138 3-8线译码器74HC138是集成3线－8线译码器，在数字系统中应用比较广泛。
图3－1是其引脚排列。
其中 A2 、A1 、A0为地址输入端，0Y～ 7Y为译码输出端，S1、2S、3S为使能端。
因为当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。
所以S1连接+5v 直流电压，S2和S3接地时，器件使能。
地址码所指定输出端有信号输出（低电平0有效），其他的输出端均无信号输出（均为1）。
2、按照电路图连接3-8译码器。
将译码器使能端S1、2S、3S及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端Y7 Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按下表逐项测试74HC138的逻辑功能。
174HC138逻辑功能测试结果记录如下：输入输出S1 S2+S3 A2 A1 A0Y0（非）Y1（非）Y2（非）Y3（非）Y4（非）Y5（非）Y6（非）Y7（非）1000001111111 1000110111111 1001011011111 1001111101111 1010011110111 1010111111011 1011011111101 10111111111100 X X X X 1 1 1 1 1 1 1 1X 1 X X X 1 1 1 1 1 1 1 13-8线连线与功能实现如图所示：3、用两个3线-8线译码器构成4线-16线译码器。
实验7 译码器、编码器、数码管应用
实验7 译码器、编码器、数码管一、实验目的1、掌握中规模集成译码器、编码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
以3线－8线译码器74LS138为例进行分析，图1(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
表1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
(a) (b)图1 3－8线译码器74LS138逻辑图及引脚排列表1二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图2所示。
若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S 1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址，故可用作地址译码器。
接成多路分配器，可将一个信号源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数，如图3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图6－2 作数据分配器 图6－3 实现逻辑函数利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图4所示。
译码器的作用
译码器的作用
译码器的作用是接收并转换编码后的信号，将其解码成原始的数据或信息。
通过将数字、字母、符号等编码转化为可读的文本、图像或音频等形式，译码器起到了桥接编码和解码之间的重要作用。
译码器可以用于多种应用中，例如在通信领域中用于将数字信号转化为文本或语音；在计算机系统中用于解码压缩文件或压缩图像；在音频设备中用于将数字音频信号转化为可听的声音等。
通过使用译码器，人们可以快速、准确地理解编码后的信息，实现信息的传递和交流。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Digital Logic Circuit
教学方法设计： 强调MSI器件的应用，培养查手册的能力。
课堂讨论： 1. 二进制译码器与显示译码器有何区别？ 2. 常用显示器件的应用场合？
现代教学方法与手段： 大屏幕投影
复习（提问）： 1. 为何要使用显示译码器？ 2. 数字0-9如何用七段来显示？ 3. 字母能用七段显示吗？如何显示？
A3 A2A1A0
LT RBO RBI
A3 A2A1A0
LT RBO RBI
A3 A2A1A0
LT RBO RBI
A3 A2A1A0
0 000
0 000
10 01
0 01 1
0111
00 00
整数部分：高位的 BI / RBO 与低位的RBI 相连 小数部分：低位的 BI / RBO 与高位的RBI 相连
Digital Logic Circuit
显示译码器及译码器的应用
课时授课计划 课程内容
Digital Logic Circuit
内容： 显示译码器 计算机端口寻址 译码器实现组合逻辑函数
目的与要求： 1. 掌握七段半导体数码显示器的工作原理和使用方法。 2. 了解常用显示器件的特点和应用场合。 3. 掌握数码显示译码器的工作原理及其与显示器配 合使用的方法。 4. 掌握用译码器实现组合逻辑函数的方法。
Digital Logic Circuit
功能或 十进制数 BI / RBO (灭灯)
LT (试灯) RBI (动态灭零)
0 1 2
功3 能4 表5
6 7 8 9 10 11 12 13 14 15
输
LT RBI
× × 0×
10
11 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1× 1×
Y13
Y14
Y15
A0
A1
2 4
2 A2 1
码
A3
Y0
Y1
Y2
Y3
Y4
Y5
Y6
十
Y7
进
Y8
制
Y9
码
Y10
Y11
Y12
Y13
Y14
Y15
数码显示电路的动态灭零
Digital Logic Circuit
小 数 点 1
LT RBI RBO
A3 A2A1A0
LT RBI RBO
A3 A2A1A0
LT RBI RBO
逻辑图如下
Digital Logic Circuit
a
b
c
&
&
&
d
e
f
g
&
&
&
&
&&
&
&
&
&
&
&
&
1
1
1
1
A3
A2
A1
A0
Digital Logic Circuit
集成显示译码器74LS48
VCC f
ga
bc d e
16 15 14 13 12 11 10 9
12
74LS48 345678
A1 A2 LT BI/RBO RBI A3 A0 GND
因74LS138输出为低电平有效，故选用与非门。 2）将Y变换为标准与或表达式。
Y A BC ABC ABC ABC ABC m1 m3 m5 m6 m7 m1 • m3 • m5 • m6 • m7
3）令A2=1、A1=B、A0=C，可画出逻辑电路图。
例3 用译码器设计一个一位全加器。它能将两个二进制数及来 自低位的进位进行相加，并产生和数与进位数。
2）其透明度和颜色受外加电场的控制。 3）控制显示原理：
（1）没有外加电场时，液晶分子排列整齐，入射的光线绝大部分被反射 回来，液晶呈现透明状态，不显示数字。
（2）当在相应字段的电极加上电压时，液晶中的导电正离子作定向运动， 在运动过程中不断撞击液晶分子，从而破坏了液晶分子的整齐排列，使入射 光产生了散射而变得混浊，使原来透明的液晶变成了暗灰色，从而显示出相 应的数字。
（3）当外加电压断开时，液晶分子又恢复到整齐排列的状态，显示的数 字也随之消失。
4）液晶显示器的优缺点 优点：功耗极小，工作电压低；
缺点：显示不够清晰，响应速度慢。
Digital Logic Circuit
七段显示译码器相当于一个代码转换电路，四位输入 BCD码→七段代码。
常用的4线—7段译码器/驱动器是CC14547。 输入：4位，8421BCD码D、C、B、A（原码） 输出：7段，Ya~Yg，高电平有效（输出1时该段点亮）
Digital Logic Circuit
A0
8 A1 4
2 A2 1
码
A3
Y0 Y1 Y2
十 Y3 进 Y4 制 Y5 码 Y6
Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
A0
A1 余 3
A2 码
A3
Y0
Y1
Y2
Y3
十 进 制 码
11
Y12
Digital Logic Circuit
Digital Logic Circuit
译码器的应用
1. 用译码器实现组合逻辑函数 原理：变量译码器输出能产生输入变量的所有最小项。
高电平输出时： Yi mi 低电平输出时： Yi mi
而任何一个组合逻辑函数都可以变换为最小项之和的标准形式。 因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。
当译码器输出低电平有效时，一般选用与非门； 当译码器输出高电平有效时，一般选用或门；
Digital Logic Circuit
例1 用译码器实现三个输入变量函数
F m(1,2,4,7)
解：译码器没有特指的情况下，指的都是变量译码器。低电平输出有效的 译码器能产生输入变量的所有最小项的非。由于任何逻辑函数都可以按照 最小项之和表示成标准积之和的形式，再二次求反，变成与非-与非式。 因此可以想象，利用译码器得到最小项之非，而由外部的与非门来形成与 非，即可实现逻辑函数。
入
A3 A2 A1 A0 ×××× ×××× 0000 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
输出
BI / RBO
0(输入) 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
消隐控制端：BI，低电平有效。 当 BI =0时，输出Ya~Yg都为低电平，各字段都熄灭，不显示数字。 当 BI =1时，译码器工作。
CC14547具有较大的输出电流驱动能力，可直接驱动LED或其它 显示器。 显示译码器分类： • 输出低电平有效，配共阳极显示器； • 输出高电平有效，配共阴极显示器。
同理可得其它各段的函数式为：
a A3 A2 A0 A1A0 A2 A0 b A2 A1A0 A1A0 c A2 A1 A0 d A2 A0 A1A0 A2 A1 A2 A1A0 e A2 A0 A1A0 f A3 A1A0 A2 A1 A2 A0 g A3 A1A0 A2 A1 A2 A1
3）选择译码器 全加器有3个输入信号，有两个输出信号，因此可选74LS138和两个
与非门来实现。 4）将Ai连A2、Bi连A1、Ci-1连A0，则Si、Ci式变为：
Si Y1 • Y2 • Y4 • Y7 Ci Y3 • Y5 • Y6 • Y7
5）有此可画出所设计的全加器电路图。
用二进制译码器实现码制变换
abcdefg 0000000 1111111 0000000 1111110 0110000 1101101 1111001 0110011 1011011 0011111 1110000 1111111 1110011 0001101 0011001 0100011 1001011 0001111 0000000
共阳极接法：当某段外接低电平时，该段被点亮。 共阴极接法：当某段外接高电平时，该段被点亮。
Digital Logic Circuit
ab cd
a
f
b
g
e
c
d
ef gh (a) 外形图
a b c d e f g h
(b) 共阴极
+VCC a b c d e f g
h (c) 共阳极
R为限流电阻。VD为工作电压（2V）。IF为工作电流（10mA）
解：1）分析设计要求，列出真值表。 设被加数为Ai，加数为Bi，来自低位的进位为Ci-1。 本位和为Si，向高位的进位为Ci。
Digital Logic Circuit
Digital Logic Circuit
2）写出逻辑函数表达式
Si Ai BiCi1 Ai Bi Ci1 Ai Bi Ci1 Ai BiCi1 Ci Ai BiCi1 Ai BiCi1 Ai Bi Ci1 Ai BiCi1
2. 计算机端口地址译码
Digital Logic Circuit
来自 8086
CPU
PC/XT系统板上I/O端口译码电路
地 址 范 围 （ H） 000~01F(00-~0F) 020~03F(20~21) 040~05F(40~43) 060~07F(60~63) 080~09F(80~83) 0A0~0BF(A0)
I/O 端 口 8237A-5DM A控制器 8259A中断控制器 8253-5计数器/定时器 8255A-5并行接口 DM A页寄存器 NM I屏蔽寄存器