2011~2012学年第二学期期末考试《数字逻辑》试卷(A)

合集下载

2011-2012-2电子科大《数字逻辑设计及应用》期末考试题参考解答

………密………封………线………以………内………答………题………无………效……电子科技大学2011 -2012学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期： 20 12 年 07 月 02 日考试时长：_120___分钟课程成绩构成：平时 30 %，期中 30 %，实验 0 %，期末 40 % 本试卷试题由___六__部分构成，共__6___页。

I. Fill out your answers in the blanks (3’ X 10=30’)1. The inputs of a full-adder are A =1, B=1, C in =1. Then the output C out is ( 1 ).2. If an 74x148 priority encoder has its 0, 2, 4, and 6 inputs at the active level, the active LOW binary output is ( 001 ).3. If an J-K flip-flop with J=1 and K=1 has a 10kHz clock input, the Q output is a (5k ) Hz square wave. 4. A sequential circuit whose output depends on the state and inputs is called a ( Mealy ) state machine. 5. If we observed the waveforms of output Q 1、Q 2、Q 3 of three flip-fl0ps of a counter as the Figure 1, the modulo of the counter should be ( 6 ).Figure 16. State/output table for a sequential circuit is shown as table 1. X is input and Z n is output. Assume that the initial state is S 0, if the input sequence is X =01011101, the output sequence should be ( 11000100 ).CP Q 1 Q 2 Q 3………密………封………线………以………内………答………题………无………效……7.Transition/output table for a sequential circuit is shown in Table 2, X is input and Y is output, the sequential circuit is a modulus ( 3 ) up/down counter.8. A 4-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 15 ) normal states. 9. A serial sequence generator by feedback shift registers 74x194 is shown in Figure 2, assume the initial state is Q 2Q 1Q 0=110, the feedback function LIN = Q 2/Q 1/ + Q 2Q 0/, the output sequence in Q 2 is ( 110100 ).Figure 210. When the input is 01000000 of an 8 bit DAC, the corresponding output voltage is 2V . The output voltage range for the DAC is ( 0 ~ 7.97 )V .II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBOUT=AGTBOUT=0, AEQBOUT=1 on its outputs, the cascading inputs are ( B ).A) ALTBIN=0, AEQBIN=0, AGTBIN=0 B) ALTBIN=0, AEQBIN=1, AGTBIN=0 C) ALTBIN=1, AEQBIN=0, AGTBIN=1 D) ALTBIN=1, AEQBIN=1, AGTBIN=1 2. For an edge-triggered D flip-flop, ( D) is correct.A) a change in the state of the flip-flop can only at a clock pulse edge B) the state that the flip-flop goes to depends on the D inputn+1n 21………密………封………线………以………内………答………题………无………效……C) the output follows the input at each clock pulse D) all of these answers3. An asynchronous counter differs from a synchronous in ( B ). A) the number of states in its sequence B) the method of clocking C) the type of flip-flop used D) the value of the modulus4. A modulus-10 Johnson counter requires ( C ).A) ten flip-flopB) four flip-flopC) five flip-flopD) twelve flip-flop5. The capacity of a memory that has 10 bits address bus and can store 8 bits at each address is ( B ). A) 1024 B) 8192 C) 80 D) 256III. A D Latch and a D Flip-flop are shown in Figure 3. The waveforms of a clock CP and aninput D are shown in Figure 4. Assume the initial state of Q is 1. Try to draw the waveforms of Q of the D Latch and the D Flip-flop. Ignore the delay of the circuit. (15’ )Figure 3CP DttFigure 4Answer:………密………封………线………以………内………答………题………无………效……CP D 锁锁锁锁锁锁QQIn the waveform of the output, the delay of the gate circuit has been taken into consideration. 评分标准：1.锁存器和触发器Q 端波形上升、下降沿正确，得12分；每错一处扣1分，扣完12分为止；2.判断上升沿和高电平状态有效，得3分；错一个扣1分，扣完3分为止。

2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答

电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期：20 13 年07 月05 日考试时长：_120___分钟课程成绩构成：平时30 %，期中30 %，实验0 %，期末40 %本试卷试题由___七__部分构成，共__7___页。

I. Fill out your answers in the blanks (3’ X 10=30’)1. If a 74x138 binary decoder has 110 on its inputs CBA, the active LOW output Y5 should be ( 1 or high ).2. If the next state of the unused states are marked as “don’t-cares” when designing a finite state machine, this approach is called minimal ( cost ) approach.3.The RCO_L of 4-bit counter 74x169 is ( 0 or low ) when counting to 0000 in decreasing order.4. To design a "001010" serial sequence generator by shift registers, the shift register should need ( 4 ) bit at least.5. One state transition equation is Q*=JQ’+K’Q. If we use T flip-flop with enable to complete the equation，the enable input of T flip-flop should have the function EN=( JQ’+KQ ).6. A 4-bit Binary counter can have ( 16 ) normal states at most, 4-bit Johnson counter with no self-correction can have ( 8 ) normal states, 4-bit linear feedback shift-register (LFSR) counter with self-correction can have ( 16 ) normal states.7. If we use a ROM, whose capacity is 16 × 4 bits, to construct a 4-bit binary code to gray code converter, when the address inputs are 1001, ( 1101 ) will be the output.8. When the input is 10000000 of an 8 bit DAC, the corresponding output voltage is 2V. The output voltage is ( 3.98 ) V when the input is 11111111.II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBIN=1, AGTBIN=0, AEQBIN=0, A3A2A1A0=1101, B3B2B1B0=0111 on its inputs, the outputs are ( D ).A) ALTBOUT=0, AEQBOUT=0, AGTBOUT=0 B) ALTBOUT=1, AEQBOUT=0, AGTBOUT=0C) ALTBOUT=1, AEQBOUT=0, AGTBOUT=1 D) ALTBOUT=0, AEQBOUT=0, AGTBOUT=12. As shown in Figure 1, what would the outputs of the 4-bit adder 74x283 be ( B ) when A3A2A1A0=0100, B3B2B1B0=1110 and S/A=1.A) C4=1, S3S2S1S0=0010 B) C4=0, S3S2S1S0=0110 C) C4=0, S3S2S1S0=1010D) C4=0, S3S2S1S0=1110Figure 13. Which of the following statements is INCORRECT? ( A )A) A D latch is edge triggered and it will follow the input as long as the control input C isactive low.B) A D flip flop is edge triggered and its output will not change until the edge of thecontrolling CLK signal.C) An S-R latch may go into metastable state if both S and R are changing from 11 to 00simultaneously.D) The pulse applying to any input of an S -R latch must meet the minimum pulse width requirement.4. The capacity of a memory that has 13 bits address bus and can store 8 bits at each address is ( B ).A) 8192 B) 65536 C) 104 D) 2565. Which state in Figure 2 is NOT ambiguous ( C ).A) A B) B C) C and D D) CABCD WX W+Y ZZ ’X ’+YYZ1X ’Z ’Figure 2III. Analyze the sequential-circuit as shown in Figure 3, D Flip-Flop with asynchronouspreset and clear inputs. [15’]1.Write out the excitation equations, transition equations and output equation. [5’]2.Assume the initial state Q 2Q 1=00, complete the timing diagram for Q 2 ,Q 1 and Z. [10’]Figure 3参考答案：激励方程: D 1=Q 2/，D 2= Q 1转移方程：Q 1 *= D 1=Q 2/，Q 2 *=D 2= Q 1 输出方程：Z= (CLK+Q 2)/参考评分标准：1. 5个方程正确得5分；每错一个扣1分，扣完5分为止；2. Q 1、Q 2、Z 的波形边沿判断正确，得3分，错一个，扣1分，扣完3分为止；每个上升沿和下降沿各0.5分，错1处扣0.5分，扣完7分为止。

《数字逻辑》期末考试A卷参考答案

《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。

(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。

—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的状态为QiQ 严0 0。

《数字逻辑与数字系统》期末考试试题(A)

北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题（A ）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。

学生必须按照监考教师指定座位就坐。

二、书本、参考资料、书包等物品一律放到考场指定位置。

三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。

四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。

五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。

考试课程数字逻辑与数字系统考试时间 2009年1月13日题号一二三四五六七八总分满分 10 20 10 10 10 12 14 14 得分阅卷教师一、选择题（每小题1分，共10分。

）1． )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2．同步时序电路和异步时序电路比较，其差异在于后者（） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（）。

A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24． 74LS85为四位二进制数据比较器。

如果只进行4位数据比较，那么三个级联输入端a<b 、a>b 、a=b 应为（）。

A . a<b 接地，a>b 接地，a=b 接地B . a<b 接高电平，a>b 接高电平，a=b 接高电平C . a<b 接高电平，a>b 接高电平，a=b 接地5． N 个触发器可以构成能寄存（）位二进制数码的寄存器。

A. NB. 2NC. 2ND. N 26．时序电路中对于自启动能力的描述是（）。

A . 无效状态自动进入有效循环，称为具有自启动能力。

11-12-2高等数学下(通信、电子本科)A卷及标准答案

2011 - 2012学年第二学期期末考试《高等数学(下)》试卷(A)答卷说明：1、本试卷共6页，四个大题，满分 100分，120分钟完卷。

2、闭卷考试。

3、适用班级：11级通信系、电子系本科各班题号-一--二二三四总分分数评阅人： ____________ 总分人： __________________________、单项选择题(共 10小题，每小题3分，共30分)。

【A 】设有直线L ：口 =丄二二2及平面二:2x y =1,则直线L1 -2 1(A)平行于二 (B) 在二内 (C)垂直于二 (D) 与二斜交【D 】2.锥面z立体在xoy 面的投影为[A l 4.函数z = f (x, y)在点(x 0, y 0)处可微分，则函数在该点1 1【C 】5.将二次积分pdx. f(x,y)dy 转化成先对x ,后对y 的二次积分为(A)必连续 (C)必有极值(D)(B)偏导数必存在且连续偏导数不一定存在(A) (x -1)2 y 2=1 (B) (x-1)2 y 2 乞 1(C)z= 0,(x -1)2y 2 -1(D)z =0,(x_1)2y 2 _1【C 3.设函数z 二z(x, y)由方程e z = e + xyz 确定，则一z的值为(1,0,1)(A) d(B)e (C)(D)11 1 x( A )°dy y f(x, y)dx(B)°dy 0f(x,y)dx( C )1 y0dy 0f(x,y)dx(D) 1 10dy 0f(x,y)dx【D] 6.设L为圆周x22y =1(逆时针方向),则口L(x y)dx (3y -2x)dy( A 3 二(B) 2 二(C) 4 二(D) -3'：【D】7.下列级数中，收敛的级数是001(A) ----------- (B)n4 . 2n 1f (3n4 2n(C)1 nn4 1 * n2(D)nm n ■ 1°°(x _1)n 【B] 8.幕级数a(x n丿■的收敛域为心n3n(A) ( -2, 4) (B)[-2,4)(C)[-2,4](D)(-2, 4]【C】9.微分方程y - y = 0满足初始条件y l x出=2的特解为(A) y =e x1( B)xy = e 2x x(C) y = 2e (D) y = e【B] 10.具有特解y1.x .x二e , y2 二xe的二阶常系数齐次线性微分方程是(A) y -2y y = 0(B)y 2y y = 0(C) y y - 2y = 0(D)y - y 2y = 0得分|二、填空题(共5小题，每小题3分,共15分)1. 设两点A(1,2,1)及B (2,1,3),则| AB | = | AB | = •、6 _；向量AB与z轴的夹角为，r则方向余弦COS ；* = ____ . COS f = ----32. 设z = y x,则dz=_dz = y x In yd^xy x^dy.3. 函数f(x, y) =x2y — y2在点P(1,1)处方向导数的最大值为_T5 _____________ .4. 设L是连接(1,0)及(0,1)两点的直线段，则[(x + y)ds=_J2 _______________ .15.函数展开成X 的幕级数为3 x1.已知曲面Z =x 2 ・y 2-2上一点M (2,1,3)，⑴ 求曲面在M 点处的一个法向量；(2) 求曲面在M 点处的切平面及法线方程•2.求函数 f (x, y) = 2(x 「y)「x 2「y 2 的极值.2 2 2 23.平面薄片的面密度为」(x,y)=x y 1,所占的闭区域 D 为圆周x y =1及坐标轴所围成的第一象限部分，求该平面薄片的质量.4.利用高斯公式计算曲面积分(3z 2x)dydz - (y 3 -2xz)dxdz - (3x 2z)dxdy ,其中Z为上半球面z = a 2 -x 2 - y 2及平面z = 0所围立体的整个边界曲面的外侧5.设曲线通过原点，且曲线上任一点 M (x, y)处的切线斜率等于 x - y ,求该曲线的方程.6. 求微分方程y -3y ，2y =e x 的通解.3n7. 判断级数v (-1)n °半是否收敛？如果收敛，是绝对收敛还是条件收敛?心 4四、综合应用题(共2小题，共13分，其中第1题6分，第2题7分).1. (6分)要用钢板造一个体积为4( m 3)长方体无盖容器，应如何选择容器的尺寸，使n 1n z03nx , -3 ：：三、计算题(共7小题，每小题6分,共42分)得用料最省？》 2 * 》2. (7分)设在xoy平面有一变力F(x, y) =(x • y2) i (2x^8) j构成力场,(1)证明质点在此力场中移动时,场力所作的功与路径无关；(2)计算质点从点 A(1,0)移动到点《高等数学(下)》试卷(A) 第5页共6页B(2,1)时场力所作的功(1)|ABH<6; COS 63x(2) dz = y Inydx xy x_l dy、2「¥x n ,—3»3n £3三.计算题(每小题6分,共42分).1.(6 分)(1)由 z = x 2y 2 -2 得，Z x =2x,Z y =2y ,曲面在点M (2,1,3)处的一个法n=(-4, -2,1))2分)⑵ 在点M (2,1,3)的切平面方程为4(x-2)，2(y-1)-(z-3) =04x 2y-z -7 -0选择题每小题3分共30分)..填空题(每小题3分,共15分).... (2 分) 法x y 42分)线z -3 -1A 二 f xx （1,—1） = —2,B 二 f xy （1,—1） = °,C 二 f yy （1, — 1） = -2,则2AC - B=4 ° , A ：： ° , .................................................................................. （2 分）所以（-1 为极大值点，极大值f （1,—1） =2 ............................................................. （2 分） 3.（6分）平面薄片的质M 二 J（x, y ）dxdy 二（x 2 y 2 1）dxdy .......................... （ 2 分）DD1 o2dr C 1）Z ° - °v/【丄加丄詩彳二3二 ................................ （2分）2 4 2 84.（6 分）所围空间区域门={（ x, y, z ） |0 _ z _ a 2-X 2 - y 2} 由高斯公式，有原式r "耳◎迅）dv0 ex oy cz!!! （3z 2 3y 2 3x 2）dv ............................. （ 2 分）Q2 a=3茁 2sin 「d 「r 2 r 2dr ................................. （ 2 分）0 - 0 02.（6 分）f x =2_2x, f y =-2—2yf x 二 0,占八（2 分）y=°,（2 分）（-1 xy丑1 6=3 2二[-cos J： [ r5]0 a5......................... ( 2 分)5 55.(6分)设所求曲线为y = y(x),由题意得，y = x- y , y(0) = 0,该方程为一阶线性微分方程y・y=x, 其中P( x) 1 Q, x ........................... x .......................... ( 2 分)_p(x)dx |P(x)dx _|dx f dx故通解为y = e [ e Q(x)dx C] =e [ xe dx C] [xe x dx C]二e ▲ (xe x _ e x C)二Ce」x -1(2 分)2分)从而Q(x)二-x,特解y - -xe x, (2 分)y(0)=0 从而所求曲线为6.(6 分)对应的齐次方程y”-3y、2y=0的特征方程为r2-3r•2=0，得特征根则对应的齐次方程的y =C1e x C2e2x2分)对于非齐次方程y ” -3y： 2y二e x, ' =1为r2-3r *2=0的单根，P(x) =1,设其* y特解为y -Q(x)e x,其中Q(x)=ax, a为待定系数，Q(x)满足Q (x) (2' p)Q(x)二P(x)0 (2 1 _3)(a) =17.(6分)由于》(一1)n 4 3n4ny 二C^x C2e2x_xe x.而|im 加=lim匸匕=丄 , 贝U (—2卑1 )收y u n F 4n 4 心4n 敛，................................... （ 3 分）3n从而'•（_ ni i3n ）也收敛，且为绝对收心4n敛. ....................................... （3分）四、综合应用题（共2小题,共13分,其中第1题6分,第2题7分）.41.（6分）设该容器的长，宽，高为x, y,z,由题意知xyz=4,则z ,容器的表面积xy4 8 8A = xy 2yz 2xz = xy 2(x y) xy , x 0, y 0xy x y分）( 2 分)因实际问题存在最小值，且驻点唯一，所以当x二y = 2（ m）, z = 1（ m）时，容器的表面积最小，从而用料最省. .....................................................................（1分）2.（7 分）证明：（1）P（x, y）=x y2, Q（x, y） = 2xy-8,由于在xoy面内，—=2y Q恒成立，且P连续，® ex cy ex2分)故质点在该力场中移动时场力所作的功与路径无关. ................................... （4分）⑵质点从点A（1,0）移动到点B（2,1）时场力所作的功（与路径无关），路径L可取折线段A > C,C > B,其中点C(2,0),从而(2,1) * (2,1)W F dr Pdx Qdy%,。

数字逻辑考题及答案

数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。

5、[X]反=0.1111，[X]补= 0.1111。

6、-9/16的补码为1.0111，反码为1.0110 。

7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。

9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。

10、1⊕⊕=B A F ，其最小项之和形式为_ 。

AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。

12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分）答：0=F3、分析以下电路，其中RCO 为进位输出。

（5分）答：7进制计数器。

4、下图为PLD 电路，在正确的位置添 * ，设计出B A F ⊕=函数。

（5分）5分注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。

数字逻辑题目及其答案和解析(1)一共60道题

第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。

在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。

2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。

Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。

3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。

一个全加器有三个输入：两个加数位和一个进位位。

4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。

与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。

5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。

Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。

6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。

在二进制加法中，当两个位都为1时，会产生进位。

7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。

一个 JK 触发器有两个输入：J 和 K。

8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。

与门具有两个输入，只有当两个输入都为1时，输出才为1。

9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。

锁存器可用于存储单个位，它可以保持输入信号的状态。

10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。

上海海事大学数字逻辑试卷

上海海事大学试卷2010 — 2011 学年第二学期期末考试《数字逻辑（digital logic ）》（A 卷）班级学号姓名总分一、填空题 (每空1分，共15分)请将正确答案写在题目中的括号内。

1、The period(周期) of the waveform below is _______, and its frequency(频率) is ________.2、(1110)B= _________D ; (27) Q= _________B; 156= ________________8421BCD;3、The output of sequential logic circuit not only depends on the current inputs but alsodepends on the_________.4、A 3-variable Karnaugh map has_________ cells.5、A 3-bit binary counter has a maximum modulus(模) of_________, A modulus-20 counter must have at least _________flip-flops. A modulus-10 ring counter(环形计数器) requires _________flip-flops.6、The frequency of the waveform at ① is_________ and at ② is_________, and the overall modulus is _________.7、An input variable combination that can not occur (or not allowed) can be treated as ______ . 8、A device consists of arrangements of flip-flops which can be used to store and shift data calls a_________.二、选择题（每题1分，共计10分） 1、The term bit means( )(A) A small amount of data (B) a 1 or a 0 (C) binary digit (D) both answers (B) and (C) 2、All Boolean expression can be implemented with （）(A) NAND gates only (B) NOR gates only(C) combinations of AND gates, OR gates, and inverters (D) any of these--------------------------------------------------------------------------------------装订线------------------------------------------------------------------------------------3、The modulus of a Johnson counter(扭环型计数器) with n flip-flops is （）.(A) n (B)2n (C) 2n －1(D)2n-2n4、A 4-bit parallel adder can add （）(A) four bits in sequence (B) two 2-bit binary numbers (C) two 4-bit binary numbers (D) four bits at a time5、An asynchronous(异步) counter differs from a synchronous(同步) counter in （） (A) the number of states in its sequence (B) the method of clocking (C) the type of flip-flops used (D) the value of the modulus6、The circuit without invalid state is （）(A) the S-R latch (B) the gated S-R latch (C)the edge-triggered S-R flip-flop (D)the edge-triggered D flip-flop 7、The modulus of the counter below is ( )(A) 5 (B) 6 (C)7 (D) 88、The code that has an odd-parity (奇校验码) error is （）(A) 100110010 (B) 011101010 (C) 1011110119、设寄存器A,B 均为四个二进制位，则A 的高位清0，可由操作( )实现。

西南民族大学数字逻辑与数字电路试题

5. 已知某函数，该函数的反函数=（
）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（
）位二
进制数码。
7. 典型的TTL与非门电路使用的电路为电源电压为（）V，其输出高
电平为（）V，输出低电平为（）V， CMOS电路的电源电压为
（
）V。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为
CTP CTT
Q1
D3 D2
Q0
D1
D0
0 × × × × 0 0 74LS161
10 × ×
0 0 CP
11 0
×
×
D3 D2
CP &
1 1 × 0 × D1 D0 “1”
11 1 1
Q3 Q2 “1”
Q1 Q0 “1”
Q3 Q2
Q1 Q0
加法
计数
4．触发器电路如下图所示，试根据CP及输入波形画出输出端Q1 、Q2 的波形。设各触发器的初始状态均为“0”（6分）。
B；Y3＝A B 13. 5 二、选择题（共30分，每题2分）
14．低
1 2 3 4 5 6 7 8 9 10 11 12
ACCACA 三、判断题（每题2分，共20分）
12345
ADB C A D 6 7 8 9 10
×√××√√√×√√
四、综合题（共30分，每题10分） 1．解：（１）真值表（2分） (2)卡诺图化简（2分）
学年：2011
行政班：总分：
题一二三四总
号
分
得分
一、填空题（每空1分，共20分）
1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（

《数字逻辑》期末复习题及答案

《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。

A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。

A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。

A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。

A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。

A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。

A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。

《数字逻辑》总复习测试题参考答案

数字逻辑总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信号中至少有一个为高电平时，输出信号为高电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析

数字逻辑试卷及答案

计算机学院第二学期《数字逻辑》期未考试试卷 A 卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x =-，则[]x 补=（）3、十进制数809对应的8421BCD 码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()F A B C D =+⋅+的反函数是（）8、与非门扇出系数N O 的含义是（）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。

数字逻辑试卷及答案

《数字电路与逻辑设计》模拟试卷1试题卷注意：1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。

请监考老师负责监督。

2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。

3.本试卷满分100分，答题时间为90分钟。

4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。

一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。

1. 下列四个数中，最大的数是。

[A] (AF)16 [B] (001010000010)8421BCD[C] (10100000)2 [D] (198)104. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为。

5. 以下各电路中，可以产生脉冲定时。

[A] 多谐振荡器 [B] 单稳态触发器[A] 2 [B] 8 [C] 16 [[A] OC 门 [B] PMOS [C] NMOS [D] CMOS [A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X[C] 施密特触发器 [D] 石英晶体多谐振荡器7. 同步时序电路和异步时序电路比较，其差异在于后者。

[A] 没有触发器 [B] 没有统一的时钟脉冲控制[C] 没有稳定状态 [D] 输出只与内部状态有关9. 当用异步I/O 输出结构的PAL 设计逻辑电路时，它们相当于。

[A] 组合逻辑电路 [B] 时序逻辑电路[C] 存储器 [D] 数模转换器二、多项选择题(本大题共5小题，每小题3分，共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。

多选、少选、错选均无分。

11．逻辑变量的取值１和０可以表示：。

[A]开关的闭合、断开； [B]电位的高、低；[C]真与假； [D]电流的有、无；[A]全部输入是0； [B]全部输入是1；[C]任一输入为0，其他输入为1； [D]任一输入为1；[A] 变量译码器 [B] 加法器 [C] 数码寄存器 [D] 数据选择器 [A] 触发器 [B] 晶体管 [C] MOS 管 [D] 电容 [A] 2 [B] 4 [C] 8 [D] 32[A]用电压表测量指针不动；[B]相当于悬空；[C]电压不高不低；[D]测量电阻指针不动；[A]0；[B]1；[C]Q；[D] ；[A]边沿D触发器；[B]主从RS触发器；[C]同步RS触发器；[D]主从JK触发器；三、判断题(本大题共10小题，每小题2分，共20分)，正确的填T，错误的填F，请将答案填在答题卷相应题号处。

数字逻辑期末考试A卷参考答案

数字逻辑期末考试A卷参考答案Company number【1089WT-1898YT-1W8CB-9UUT-92108】《数字逻辑》期末考试A卷参考答案一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码[√ ]2、BCD码能表示0至15之间的任意整数 [× ]3、余3码是有权码 [× ]4、2421码是无权码[× ]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[× ]6、计算机主机与鼠标是并行通信[× ]7、计算机主机与键盘是串行通信[√ ]8、占空比等于脉冲宽度除于周期[√ ]9、上升时间和下降时间越长，器件速度越慢[√ ]10、卡诺图可用来化简任意个变量的逻辑表达式 [× ]二、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A⊕B2、F=CDAB+三、选择题：（多选题，多选或少选不得分，每小题2分，共20分）四、填空题（每空1分，共20分）1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。

2、欲表示十进制的十个数码，需要__4__个触发器。

3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。

4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。

5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。

6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。

7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。

8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。

《数字逻辑》题库及答案

《数字逻辑》题库及答案一、单项选择题1 .八进制数(573.4)的十六进制数是 _______ 。

8A. (17C .4)B. (16B .4)C. (17B .8)D. (17b .5)161616162 .用0,1两个符号对100个信息进行编码，则至少需要。

A. 8位B. 7位C. 9位D. 6位3 .逻辑函数 F = AB + AB + BDEG + BA. F = BB. F = BC. F = 0 D, F = 1 4 .逻辑函数F (ABC ) = A ®C 的最小项标准式为。

A. F =Z (0,1,3,4,5)B, F = AC + AC5 .已知逻辑函数F =Z (0,1,3,4,5)，则F 的最简反函数为A. F = AB + BCB, F = B + AC C. F = B + ACD, F = AB + BiC6 .在下列名组变量取值中，使函数F (ABCD ) = Z(0,1,3,4,6,12)的值为1的是A.1 1 0 1B.1 0 0 1C.0 1 0 1D. 1 1 0 07 .逻辑函数F = ABD + ACD + ABD + CD 的最简或非式是A. A + C + A + D B, A + C + A + D C. AC + ADD, A + C + A + D8.函数J F = Z (022,8,10,11,13,15)的最简与非式为 _________(ABD + BCD = 0(约束条件)A . AB - AD - BD B . BD - ADC . AD - BD、请根据真值表写出其最小项表达式1.C. F = m + m + m +mD. F = Z (0,1,6,7)2.三、用与非门实现L = A㊉ B = AB + AB四、用或非门实现L = A㊉ B = AB + AB五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。

安工大数字逻辑试卷11-12ans

10、，
11、输出函数表达式（或输出方程），激励函数表达式（或驱动方程），次态函数表达式（或状态方程）（次序不论）
二、单项选择题（每题2分，共28分）
1~5BDADC
6~10DCBBA
11~14DDBA
三、分析题（共20分）
1．解：
2、解：（1）由电路图可写出驱动方程：（2分）
（2）将驱动方程代入DFF的特性方程可得状态方程：（2分）
2、高电平，低电平，高阻态（次序不论）
3、增加冗余项（或修改逻辑设计），增加惯性延时环节（或滤波法），选通法（次序不论）
4、最小项之和（或标准积之和、标准与或式），最大项之积（或标准和之积、标准或与式）（次序不论）
5、，
6、真值表
7、输出函数表达式（或输出方程），激励函数表达式（或驱动方程），次态函数表达式（或状态方程）（次序不论）
8、逻辑1，逻辑0
9、即时输入，输入历史
10、任意两个相邻的数其格雷码仅有一位不同
11、CPLD，FPGA（次序不论）
二、单项选择题（每题2分，共28分）
1~5CBADB
6~10 ABCBD
11~14DACA
三、分析题（共20分）
1．解：
2、解：（1）由电路图可写出驱动方程：（2分）
（2）将驱动方程代入DFF的特性方程可得状态方程：（2分）
最小项表达式为：
令74138的输入端C接X，B接Y，A接Z，则用74138实现的逻辑电路图为：
评分标准：真值表5分，最小项表达式5分，连线图5分
2、解：由题意可得状态转换图：
令S0=11，S1=10，S2=01，S3=00，则状态转换真值表为：
若用DFF实现，则激励函数表达式为：，则逻辑电路图为：

数字逻辑期末考试题

数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分） 1. （1011.11）B =（） D =（）H 2. （16）D =（）8421BCD 码。

3. 三态门的输出有、、三种状态。

6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。

7. 由n 位寄存器组成的扭环型移位寄存器可以构成进制计数器。

10. 四位环型计数器初始状态是1000，经过5个时钟后状态为。

11. 在RS 、JK 、T 和D 触发器中，触发器的逻辑功能最多。

12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是。

13. 在卡诺图化简逻辑函数时，圈1求得的最简与或式，圈0求得的最简与或式。

二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（）。

A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为（）。

A. 10101 B. 0010 0101 C. 100101 D. 101014. 若用1表示高电平，0表示低电平，则是（）。

A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑 5. 下逻辑图的逻辑表达式为（）。

A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（）。

A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（）。

A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（）。