A9开发板简单硬件知识剖析
开源一个安信可A9g小项目微信小程序定位器项目②GPS模块如何定位经纬度并且上报到MQTT。。。
开源⼀个安信可A9g⼩项⽬微信⼩程序定位器项⽬②GPS模块如何定位经纬度并且上报到MQTT。
本系列博客学习由⾮官⽅⼈员潜⼼所⼒所写，仅仅做个⼈技术交流分享，不做任何商业⽤途。
如有不对之处，请留⾔，本⼈及时更改。
⽂章⽬录⼀、⼩项⽬简介；这个⼩diy项⽬是空闲时候做出来的，⽽且准备开源出来，主要功能是实现在微信⼩程序上地图定位显⽰该 GPS模块的信息，想想都刺激啊！！先上图，再解释⼀波：全部开源（微信端和硬件端）：关注博⽂最下⾯的本⼈微信号⼆维码，回复 190828 即可获取本开源⼯程全部源码！下⾯是实现原理：1. 采⽤安信可模块 A9G的开发板作为调试硬件，因为它⽀持 SDK 开发，插着中国移动的2G卡，再插着 GPS模块，可以实现全球定位；2. A9G模块可以实现MQTT协议连接，这个也是⾮常得意的，⽽且新版SDK⽀持重连机制；官⽹的SDK包有很多好玩的demo；3. A9G模块上⾯那个⼆维码是 IMEI信息，因此我⽤它作为我们与服务器通讯的主题设置；4. MQTT服务器我是⾃⼰搭建的，⼤家可以到我前⾯的博⽂参考怎么搭建。
当然了，后⾯我会教⼤家使⽤阿⾥云物联⽹来实现；5. A9G模块定位的GPS出来的定位坐标系不是微信⼩程序的内置地图的坐标系，所以，需要进⼀步转换，⽽我使⽤依然是腾讯地图的开发服务，这个我后⾯会详细讲；6. 具体的通讯协议和睬坑记录都会在这个博⽂连载中⼀⼀为⼤家讲述；⼆、前⾔；上篇已经介绍了如何搭建环境，这篇就讨论如何在A9G模块上实现定位获取经纬度以及把经纬度通过MQTT协议连接的推送到服务器；玩得再好，也是参考官⽅的Demo来改动的；那么我们就开⼑分析官⽹的⼯程，在demo/gps和demo/mqtt这2个⼯程；三、GPS⼯程分析；⼤致概述下这个⼯程的流程：GPS定位成功后，可以通过串⼝配置发送close来不再获取定位信息，发送open从⽽获取定位信息；和 rtos 操作系统使⽤⼏乎⼀样，都是通过创建任务来做业务逻辑；1. 先创建主任务gps_MainTask，⾥⾯是个串⼝配置，⼜创建⼀个新任务专门读取gps信息。
ARM CORTEX A9 EXYNOS4412 全功能核心板
规格说明书
V01.00
编 制： 审 核：
标准化： 批 准：
台中总公司：长高科技股份有限公司
地址：407 台中市西屯区市政路 386 号 11 楼之 2 电话：886-4-22516589 传真：886-4-22518358
深圳分公司：长聚微嵌科技有限公司
地址：深圳市宝安区宝源路 168 号 名优工业产品中心 A513 电话：0755-86229710 86229730 分机 817 传真：0755-86229730-886
标配为 16GB。 整合度高，体积（68mm×68mm×9mm）。 界面丰富：HDMI、LCD、CAMERA、UART、SPI、IIS、IIC、以太网、USB、ADC、
MMC 卡；非常适用于各种嵌入式产品设计的应用，尤其是在多样化要求的手携式设 备及工控合各种 HMI 的产品设计应用。 外围电路简单，可根据自己的需要，灵活修改设计，完成功能并降低成本。 提供 Android 的 BSP，很方便进行二次开发。 硬件上可以透过 SD 卡、USB 升级 OS 及所有软件。
DMA-4412P-336 V01.01
4
核心板正面图
核心板背面图
DMA-4412P-336 V01.01源自53 、功能接口说明
3.1 处理器
3.1.1 Samsung Exynos 4412 处理器
DMA4412-SOM 采用 Samsung 的高性能处理器 Exynos 4412，在该芯片上整合了许多外围 接口功能，主要包括： ■ Samsung Exynos 4412 芯片，基于ARMCortex-A9核心，ARMv7指令集 ■ Samsung Exynos 4412 为四核处理器 ■ Exynos 4412 主频提升至1.5GHz，128/64 位内部总线结构 ■ 32/32KB的数据/指令一级缓存，1024KB的二级缓存 ■ 可以实现2000DMIPS（每秒2亿指令集）的高性能运算能力 ■ Exynos 4412采用32nm低功率制程，运算能力和功耗方面分别比45nm工艺的Exynos 4210
ARM Cortex A8、A9以及高通Scorpion处理器详解
Cortex-A8 800MHz， 256K L2 Cache
512M DDR2，32bit
视频子系统：硬解
多格式，H.264，VC-1,MPEG4，RV最高720p（大部分开发商都没做RV的硬解支持），实测可播放部分1080p视频
在Tegra 2的A9平台上表现稍好，仍不能满帧。估计是播放软件无法完全利用2个核心，如果两个核心充分利用，解决480p RMVB应该没有问题。
总体而言，1GHz A8处理器软解RMVB基本是RK27 MP4的水平。如果你的眼睛比较挑剔，就要注意了。一些A8软解720p RMVB流畅的说法，基本都是不实际的。
Scorpion具有部分A9的特性，如乱序执行，管线化的VFP，支持多核。此外，Scorpion的Neon SIMD引擎（高通称之为VeNum）宽度为128bit，是A8和A9的两倍，能提供更强劲的浮点运算支持，并且在不需要的时候可以关闭一半变成64bit以节省能源。总体上，Scorpion是具有部分A9特性的A8，高频率节能浮点加强版。
ቤተ መጻሕፍቲ ባይዱ
× Cortex-A5是Cortex-A家族中的小弟，功耗较低，单位功耗的效能很高，用于代替ARM9和ARM11占据低端市场。
Cortex-A15是最新发布的，作为高端产品出现，目前资料不多。
× Scropion是高通根据Cortex-A8修改的。关键的特点是同频下比A8节能30%，或者同功耗的频率高25%。
Scorpion具有部分A9的特性，如乱序执行，管线化的VFP，支持多核。此外，Scorpion的Neon SIMD引擎（高通称之为VeNum）宽度为128bit，是A8和A9的两倍，能提供更强劲的浮点运算支持，并且在不需要的时候可以关闭一半变成64bit以节省能源。总体上，Scorpion是具有部分A9特性的A8，高频率节能浮点加强版。
精品课件-ARM Cortex-A9多核嵌入式系统开发-第一章
第1章 嵌入式系统概述
1软件是整个系统
应用软件 应用层
文件系统/图形用户应用程序接口
的控制核心，控制整个系统 的运行，提供人机交互的信
OS层
嵌入式操作系统
硬件设备驱动层 设备驱动程序、HAL、BSP
息等。在嵌入式系统不同的 应用领域和不同的发展阶段， 嵌入式系统软件组成也不完
安全、地震监测网、实时气象信息网、水源和空气污染监 测都涉及大量数据的实时处理分析。 国防与航天
神舟飞船和长征火箭中有很多嵌入式系统，导弹的 制导系统也是一种嵌入式系统。
第1章 嵌入式系统概述
1.3 嵌入式系统的概念和特点
概念： 按照IEEE(国际电气和电子工程师协会)的定义，
嵌入式系统即“控制、监视或者辅助装置、机器和设备运 行的装置”(原文为devices used to control，monitor， or assist the operation of equipment，machinery or plants)。这主要是从应用上加以定义的，从中可以看出嵌 入式系统是软件和硬件的综合体，并且涵盖机械等附属装 置。
第1章 嵌入式系统概述
Linux： 遵循GPL协议的开放源码的操作系统，使用时
无需交纳许可费用。内核可任意裁剪，几乎支持所有的 32位、64位CPU；内核中支持的硬件种类繁多，几乎可以 从网络上找到所有硬件驱动程序；支持几乎所有的网络 协议；有大量的应用程序可用，从编译工具、调试工具 到GUI程序。其缺点在于实时性，虽然2.6版本的Linux在 实时性方面有较大改进，但是仍无法称为实时操作系统。
图1.2 嵌入式系统软件子系统 全相同，但基本上可以分为
组成框图
应用层、操作系统(OS)层和
arm cortex-a9参数
arm cortex-a9参数ARM Cortex-A9是一款强大的处理器，被广泛应用于各类移动设备和嵌入式系统中。
它具有出色的性能和低功耗特性，为用户提供了流畅的使用体验。
本文将从架构、特性、性能和应用等方面对ARM Cortex-A9进行详细介绍。
ARM Cortex-A9采用了先进的乱序执行架构，这意味着它可以同时执行多个指令，并按照最优的顺序进行处理，从而提高了处理器的效率。
与此同时，它还支持Thumb-2指令集，这是一种高效的指令集，可以在不降低性能的情况下减小代码的大小，提高系统的存储效率。
ARM Cortex-A9具有多核处理能力，可以支持双核、四核甚至八核的配置。
多核处理器可以更好地发挥并行计算的优势，提高系统的整体性能。
此外，ARM Cortex-A9还支持硬件虚拟化技术，可以将一个处理器核心划分为多个虚拟的执行环境，从而实现多个操作系统或应用程序的同时运行。
ARM Cortex-A9还具有较高的时钟频率和低的功耗特性。
它采用了先进的制程工艺，可以在较低的工作电压下实现更高的时钟频率，从而提供更快的计算速度。
与此同时，它还采用了智能功耗管理技术，可以根据系统的需求动态地调整处理器的工作频率和电压，从而降低功耗，延长电池续航时间。
在性能方面，ARM Cortex-A9具有出色的浮点运算能力和高效的内存访问机制。
它内置了NEON浮点单元，可以加速图像处理、多媒体编解码等计算密集型任务。
同时，ARM Cortex-A9还支持高带宽的双通道内存控制器，可以提供更快的内存读写速度，加快系统的响应速度。
由于ARM Cortex-A9具备强大的性能和低功耗特性，因此被广泛应用于各类移动设备和嵌入式系统中。
它可以用于智能手机、平板电脑、车载导航系统等移动设备，提供流畅的用户体验。
同时，它还可以用于网络路由器、智能电视、工业控制系统等嵌入式系统，提供可靠的计算和通信能力。
ARM Cortex-A9是一款强大的处理器，具有先进的架构、低功耗特性和出色的性能。
TI AM4379开发板硬件说明
TL437x-EVM开发板硬件说明书目录前言....................................................................................................... 错误!未定义书签。
1 处理器 (2)2 FLASH (2)3 RAM (3)4 电源接口和拨码开关 (3)5 JTAG仿真器接口 (4)6 ADC0/ADC1接口 (5)7 LCD触摸屏接口 (6)8 LED指示灯 (8)9 按键 (9)10 串口 (10)11 BOOT SET启动选择开关 (13)12 MicroSD接口 (14)13 拓展IO信号 (15)14 底板B2B连接器 (15)15 RTC座 (18)16 CAMERA0/CAMERA1接口 (18)17 USB OTG/USB HUB接口 (19)18 音频输出输入接口 (21)19 RGMII千兆以太网口 (22)20 HDMI接口 (23)21 CAN总线接口 (24)更多帮助....................................................................................................... 错误!未定义书签。
1处理器TI AM437x是一款高性能嵌入式32位工业级Cortex-A9处理器。
拥有多种工业接口资源，以下是AM437x CPU资源框图：图 12FLASH核心板上采用工业级NAND FLASH（512MByte/1GByte），硬件如下图：图23RAMRAM采用工业级低功耗DDR3L（2*256MByte/2*512MByte），硬件如下图：图34电源接口和拨码开关采用5V@2A直流电源供电，CON2为电源接口，SW1为电源拨码开关，原理图如下图所示：图4图55JTAG仿真器接口可以通过JTAG接口（CON3）烧写Bootloader和进行软件调试。
Arrow BeMicro CV A9 FPGA 开发板硬件参考指南说明书
BeMicro CV A9 FPGA Development Board Hardware Reference Guide Altera's 28nm Low Cost FPGA SolutionTable of Contents1.Overview (3)General Description (3)Board Component Blocks (4)Development Board Block Diagram (5)Handling the Board (6)2.Board Components (8)Cyclone V E FPGA (10)Configuration Options (10)Clock Circuitry (11)General User Input / Output (12)DDR3 Memory (13)EEPROM (16)40 Pin Prototyping Headers (17)80 Pin Edge Connector (20)Power Supply (20)3.Board Components Reference (21)4.Additional Information (22)Board Revision History (23)Document Revision History (23)1.OverviewThis document describes the hardware features of the BeMicro CV A9 Cyclone V E FPGA Development Board, including component references and detailed pin-out information.General DescriptionThe Arrow Electronics BeMicro CV A9 is an enhanced BeMicro CV development board that utilizes Altera’s 28-nm low-cost Cyclone V FPGA. It retains all the main features of the original BeMicro CV predecessor while providing a higher logic density and additional features. The 5CEFA9F23C8N on the BeMicro CV A9 includes a hardened memory controller (HMC) connected to a single 16-bit wide, 1Gb DDR3 SDRAM device. FPGA user I/O are routed to the two 40-pin I/O headers and 80-pin MEC-style edge connector. The BeMicro CV A9 also includes an on board USB Blaster programmer, Micro-SD card slot, and a 10/100/1000 Ethernet PHY.The BeMicro CV A9 is well suited for DSP and logic-intensive applications such as Software Defined Radio (SDR), data acquisition, and video processing. BeMicro CV A9 is compatible with the Arrow BeScope digital oscilloscope, SDRstick TM SDR front-end boards, and the Terasic MTL LCD module. For a complete list of products compatible with BeMicro CV board, see the BeMicro CV Partner Pack athttps:///item/detail/arrow-development-tools/bemicrocva9Users can easily migrate existing designs from BeMicro SDK or BeMicro CV to BeMicro CV A9. Table 1-1 provides a brief feature comparison of the Cyclone-based BeMicro development boards.Board Component FeaturesThe BeMicro CV A9 board features the following major component blocks:Cyclone V E FPGA (5CEFA9F23C8N) in a 484-pin FineLine BGA (FPGA) ∙113,560 adaptive logic modules (ALMs) equivalent to 301,000 LEs∙12,200 Kbit (Kb) M10K and 1,717 Kb MLAB memory∙8 fractional phase locked loops (PLLs)∙684 18 x 18-bit multipliers∙ 2 Hard Memory Controllers∙up to 480 general purpose input/output (GPIO)∙ 1.1 V core voltageFPGA configuration circuitry∙256Mb QSPI Active Serial (AS) x4 configuration∙Embedded USB-Blaster TM II for use with the Quartus® II Programmer ∙Separate JTAG configuration headerHigh Speed Networking∙Gigabit Ethernet PHY (Micrel KSZ9021)∙RJ-45 Ethernet connectorClocking circuitry∙50 MHz 1.8V oscillator∙24 MHz 2.5V/3.3V oscillatorMemory∙1Gbit DDR3 SDRAM (64M x 16)∙1Kbit (128 x 8) two-wire Serial EEPROM∙Micro-SD card slotGeneral user input / output∙8 user LEDs∙ 2 user pushbuttons∙ 4 user DIP switchesPrototyping∙ 2 Terasic 40 pin prototyping headers (45 user I/O)∙BeMicro SDK 80-pin MEC card edge connector (57 user I/O)Power via external 5V supply, or via USB for limited functionsDevelopment Board Block DiagramFigure 1-1 shows a block diagram of the BeMicro CV A9 FPGA development board.Figure 1-1: BeMicro CV A9 Block DiagramFigure 1-2 shows a top view of the BeMicro CV A9 FPGA development board.Figure 1-2: Top View of BeMicro CV A9 Development Board.Figure 1-3 shows a bottom view of the BeMicro CV A9 FPGA development board.Figure 1-3: Bottom View BeMicro CV A9 Development BoardHandling the BoardWhen handling the board, it is important to observe the following static discharge precaution:Without proper anti-static handling, the board can be damaged. Therefore, use anti-static handling precautions when touching the board.2.Board ComponentsThis chapter introduces the major components on the Be Micro CV A9 FPGA development board. Figure 2-1 and Figure 2-2illustrate the component locations.Figure 2-1: Major component locations, Top ViewUser Push Buttons Mini USB (J10)Micro SD Card slot (P1)40 Pin PrototypingHeader (J4)40 Pin PrototypingRJ45 EthernetDDR3 SDRAMUser LEDs5V DC Power Connector (J8) MAX V CPLD (Embedded USB Blaster)(U10)(J7)User DIP SwitchGigabit Ethernet PHY(U7)VCCIO select jumper (J11) Switching Regulator (U3)Figure 2-2: Major component locations, Bottom ViewThis chapter includes the following sections: ∙ Cyclone V E FPGA ∙ Configuration Options ∙ Clock Circuitry∙General User Input / Output ∙ DDR3 Memory ∙ Ethernet Interface∙ EEPROM∙40 Pin Prototyping Headers256 Mbit QSPI Serial Flash (U12)1Kbit SerialEEPROM (U11)24 MHz Oscillator (Y2)50 MHz Oscillator (Y1)∙80 Pin Edge Connector∙Power SupplyCyclone V E FPGAThe BeMicro CV A9 FPGA development board features a Cyclone V E FPGA device (5CEFA9F23C8N) in a 484-pin FBGA package.Table 2–1 describes the features of the Cyclone V E FPGA 5CEFA9F23C8N device.Configuration OptionsThe BeMicro CV A9 FPGA development board supports the following configuration methods: ■Embedded USB-Blaster is the default method for configuring the FPGA using the Quartus II Programmer in JTAG mode with the supplied USB cable.■Active Serial Configuration via the on-board N25Q256A13EF8 configuration device.FPGA Programming over Embedded USB-Blaster IIThis configuration method combines a USB mini-B connector (J10), a USB 2.0 PHY device (U9), and an Altera MAX V 5M80ZE64 CPLD (U10) to allow FPGA configuration using a USB cable. This USB cable connects directly between the USB mini-B connector on the board and a USB port on a PC running the Quartus II software. The embedded USB-Blaster in the MAX V EPM80ZE64 CPLD normally masters the JTAG chain.FPGA Programming using EPCQ Compatible Configuration PROMThe low-cost N25Q256A13EF8 non-volatile configuration PROM features a simple six-pin interface and a small form factor. The PROM supports the AS x4 configuration mode. By default, the BeMicro CV A9 board is set up to configure via AS x 4 configuration mode. Resistors R97 and R98 allow selection between AS Fast and AS Standard modes.Figure 2–3 shows the connection between the EPCQ configuration device and the Cyclone V E FPGA.Figure 2-3: Active Serial x4 Configuration InterfaceClock CircuitryThe development board includes two oscillators with frequencies of 24 MHz and 50 MHz.Table 2–2 lists the oscillators, their I/O standard, and voltages required for the development board.Table 2-2: BeMico CV On-board oscillatorsNote 1: I/O voltage for this interface is selectable using the VCCIO_SEL jumperGeneral User Input / OutputThe development board includes switches for user input and LEDs for status output. This section describes these elements.LED OutputsThere are multiple LED indicators on the board, but only LED1-LED8 are available for use through FPGA I/O. Driving the FPGA output to a logic 0 will illuminate the LED. Driving a logic 1 turns it off.Table 2–3 lists the LED board references, schematic signal names, and functional descriptions.User-Defined Push ButtonsBoard references S1 and S2 are available for user-defined discrete input. Pressing and holding down the switch will set the FPGA input pin to logic 0. Releasing the switch will set it to logic 1.There are no board-specific functions for these general user push buttons.Table 2–4 lists the user-defined push button schematic signal names and their corresponding Cyclone V E FPGA pin numbers.User-Defined DIP SwitchBoard reference SW3 is a 4-place DIP switch. This switch is user-defined and provides additional FPGA input control. When the switch is in the OFF position, a logic 1 is selected. When the switch is in the ON position, a logic 0 is selected. There are no board-specific functions for this switch.Table 2–5 lists the user-defined DIP switch schematic signal names and their corresponding Cyclone V E FPGA pin numbers.DDR3 MemoryThe development board features a single 1 Gb (64 M x 16) DDR3 device. The device is connected to the Cyclone V E FPGA so that the internal Hard Memory Controller (HMC) can be used. The Cyclone V E FPGA speedgrade will determine the maximum speed at which the DDR3 can be accessed as shown in Table 2–6.Table 2–7 lists the DDR3 pin assignments, signal names, and functions. The signal names and types are relative to the Cyclone V E FPGA in terms of I/O setting and direction.Table 2-7: DDR3 pin assignments, signal names, and functionsEthernet InterfaceThe BeMicro CV A9 board includes a Micrel KSZ9021 10/100/1000 Ethernet PHY and RJ45 connector. A ltera’s Triple Speed Ethernet MAC soft IP core can be implemented inside the Cyclone V FPGA to connect to the PHY through its RGMII interface.Note 1: I/O voltage for this interface is selectable using the VCCIO_SEL jumperEEPROMThe BeMicro CV A9 board includes a 1-Kb EEPROM device. This device has a 2-wire I2C serial interface bus. Table 2–9 lists the EEPROM pin assignments, signal names and functions.Table 2-9: EEPROM Board Reference InformationNote 1: I/O voltage for this interface is selectable using the VCCIO_SEL jumper40 Pin Prototyping HeadersThe BeMicro CV A9 board includes two 2×20 prototyping headers. The FPGA user I/O pins are routed directly to the headers for design testing, debugging, verification and prototyping. Table 2–10 and Table 2-11 summarize the debug header pin assignments, signal names, and functions for 40 Pin Prototyping Headers J1 and J4, respectively.Note 1: I/O voltage for this interface is selectable using the VCCIO_SEL jumperTable 2-11: Board Reference Information for 40 Pin Prototyping Header J4Note 1: I/O voltage for this interface is selectable using the VCCIO_SEL jumper80 Pin Edge ConnectorAll BeMicro cards have an 80 Pin Card Edge Connector Interface.Power SupplyThe BeMicro CV A9 development board can be powered from the USB connector J10. This provides limited functionality for the FPGA due to USB current sourcing limitations. It is recommended to use the provided 5V DC external power supply connected to the 5V DC power jack J8.Table 2–12 summarizes the various power rails on the BeMicro CV A9 board and their primary functions.The BeMicro CV A9 board supports VCCIO of 2.5V or 3.3V for I/O Banks 3A, 3B, 4A and 5B. Setting the I/O voltage for one of these banks sets it for all of the banks. Table 2–13 describes how to set the VCCIO voltage.Table 2-13: Setting VCCIO for Banks 3A, 3B, 4A and 5B3.Board Components ReferenceThis chapter describes the Cyclone V E FPGA development board components. Table 3–1 lists the devices on the BeMicro CV Board along with Manufacturer Part Numbers and website information.Table 3-1: Component Information for Devices on BeMicro CV A9 Board4.Additional InformationThis chapter provides additional information about the document.Board Revision HistoryThe following table lists the versions of all releases of the Arrow Electronics BeMicro CV A9 Cyclone V FPGA Development Board.Document Revision HistoryFor further information on the BeMicro CV A9 Cyclone V E Development Board, visit https:///item/detail/arrow-development-tools/bemicrocva9。
Arduino开发板入门教程
Arduino开发板入门教程第一章：Arduino简介Arduino是一款开源硬件平台，广泛应用于物联网、机器人和自动化领域。
它由一个简单易用的硬件开发板和一个基于Java的集成开发环境（IDE）组成。
本章将介绍Arduino的基本知识和原理。
1.1 Arduino开发板的组成Arduino开发板包含一个微控制器、一组输入输出引脚和一些其他的电子元件。
常用的Arduino型号有Arduino Uno、Arduino Nano和Arduino Mega等。
1.2 Arduino的特点和应用Arduino具有开源、低成本、易使用和可扩展的特点，使其成为广大电子爱好者和创客的首选。
它可以用于建造简单的电子装置、控制传感器、驱动电机以及与计算机进行通信等。
第二章：Arduino的基本用法本章将详细介绍Arduino的基本用法，包括设置Arduino开发环境、编写代码、上传程序以及与外部电路的连接。
2.1 Arduino开发环境的安装与设置首先，需要从Arduino官方网站上下载并安装Arduino集成开发环境（IDE）。
安装完成后，用户需要选择合适的开发板和端口。
2.2 Arduino编程基础Arduino使用一种类似C语言的编程语言。
本节将介绍Arduino编程的基本结构、语法和常用函数。
同时，还将介绍数字输入/输出、模拟输入/输出和串口通信等常用功能。
2.3 Arduino程序的上传编写好的Arduino程序需要通过USB接口将代码上传到开发板上。
本节将介绍如何将程序上传到Arduino开发板，并进行调试和测试。
2.4 Arduino与外部电路的连接Arduino开发板上有多个数字引脚和模拟引脚，可以与外部电路进行连接。
本节将介绍如何使用面包板和杜邦线将Arduino与LED、电位器、温度传感器等外部元件进行连接，并通过编写程序进行控制和读取。
第三章：Arduino的高级用法在本章中，将介绍一些Arduino的高级应用，包括使用库函数、扩展Arduino功能以及与其他设备的通信等。
(整理)AT91SAM9G20开发板调试.
AT91SAM9G20开发板调试过程硬件配置：AT91SAM9G20，64M的SDRAM，256MFLASH。
调试环境：windows下ADS1.2，openocd调试工具：OpenJtag，Jlink V7一：画板：在画板的时，参考的是官方AT91SAM9G20最小系统部分和AT91SAM9260EK全功能开发板！二：焊接：因为9G20是BGA封装的，无法通过手工来焊接。
于是在修手机市场，找别人贴的了两片！拿回来后，开始将最小系统周边的元件一一焊上！主要包括电源，晶振，复位，JTAG接口，DBGU调试端口！在将这些外围元件焊上去的时候，发现JTAG和DBGU端口都无法识别，于是买了个小型回流焊，又自个儿焊了两块！三：调试：电源检测：主要是检测5V，3.3V，1V电源，看是否正常。
时钟检测：主要检测外部32.768kHz与18.432MHz是否起振，在外面电子市场焊的两块，其中一块，内部有短路的地方，完全报废。
另一块晶振可以起振。
但是自个儿焊的两个，晶振不能起振。
DBGU端口检测：在AT91SAM9X系列的处理器中，在片内都固化了一个romboot程序，他会在一些设备的初始化工作，其中包括DBGU端口的初始化，在通过串口连接上PC后，可以在超级终端下打印一行字符串“ROMBOOT”JTAG端口检测：在openocd环境下，通过openjtag对开发板进行调试，但是，在进入调试环境是，始终出现一错误，导致不能下载程序。
后来改用ADS1.2+JLINK V8调试。
出现的问题：1：时钟不能起振(自个儿焊的板子)解决过程：在测晶振两端信号时，用手使劲按了下处理器，发现就有时钟信号，松开时，就没有。
初步断定：处理器中存在虚焊的地方。
通过用热风机，再次对处理器进行加热，冷却后，上电测试，OK！问题解决，运气！2：DBGU端口无法打印ROMBOOTAT91SAM9260EK全功能板，在超级终端下，可以打印ROMBOOT 字符串，因为9260和9G20都是基于ARM926EJ-S内核的，所以我以此来判断处理器是否跑起来，但是检测9G20开发板外围电路时，没发现异常的地方。
Cortex a9
Cortex-A9ARM的Cortex-A9构架Cortex-A9处理器能与其他Cortex系列处理器以及广受欢迎的ARM MPCore技术兼容，因此能够很好延用包括操作系统/实时操作系统（OS/RTOS）、中间件及应用在内的丰富生态系统，从而减少采用全新处理器所需的成本。
ARM Cortex-9处理器架构图[1]通过首次利用关键微体系架构方面的改进，Cortex-A9 处理器提供了具有高扩展性和高功耗效率的解决方案。
利用动态长度、八级超标量结构、多事件管道及推断性乱序执行（ Speculative out-of-order execution），它能在频率超过1GHz的设备中，在每个循环中执行多达四条指令，同时还能减少目前主流八级处理器的成本并提高效率。
ARM MPCore技术被广泛选用的对ARM MPCore技术提升了性能的可拓展性以及对功耗的控制，从而在性能上突破了目前类似的高性能设备，同时继续满足了苛刻的手机功耗要求。
迄今为止，ARM MPCore技术已被包括日电电子、NVIDIA、瑞萨科技和萨诺夫公司（Sarnoff Corporation）在内的超过十家公司授权使用，并从2005年起实现芯片量产。
通过对MPCore技术作进一步优化和扩展，Cortex-A9 MPCore多核处理器的开发为许多全新应用市场提供了下一代的MPCore技术。
此外，为简化和扩大对多核解决方案的使用，Cortex-A9 MPCore处理器还支持与加速器和DMA的系统级相关性，进一步提高性能，并降低系统级功耗㋛刻的250mW 移动功耗预算条件下为当今的手机提供显著的性能提升的可综合ARM处理器。
在采用TSMC 65纳米普通工艺、性能达到2000 DMIPS时，核逻辑硅芯片将小于1.5平方毫米。
从2000 DMIPS到8000 DMIPS的可扩展性能，比当今高端手机或机顶盒高出4-16倍，将使终端用户能够即时地浏览复杂的、加载多媒体内容的网页，并最大程度地利用Web 2.0应用程序，享受高度真实感的图片和游戏，快速打开复杂的附件或编辑媒体文件。
正点原子阿尔法开发板手册
正点原子阿尔法开发板手册**目录：**1.**开发板概述**a.开发板简介b.开发板组件c.开发环境配置2.**编程语言和开发环境**a.IDE选择与安装b.编程语言（如C/C++）c.调试工具3.**基本操作**a.启动和关闭开发板b.硬件接口介绍c.使用串口通信d.使用SD卡存储数据4.**项目开发流程**a.创建新项目b.编写代码c.编译和调试d.下载和运行程序e.测试和优化5.**案例分析**a.LED闪烁程序b.串口通信示例c.SD卡读写示例6.**常见问题及解决方法**a.常见硬件问题及解决方法b.常见软件问题及解决方法7.**维护与升级**a.开发板的维护方法b.开发板的升级方式8.**联系我们**a.公司联系方式b.技术支持服务c.社区论坛和交流群**正文：**一、开发板概述-------正点原子阿尔法开发板是一款功能强大的嵌入式系统开发板，适用于各种嵌入式应用的开发。
本手册将向您介绍开发板的各个组件、基本操作和环境配置。
###1.1开发板简介正点原子阿尔法开发板是一款基于ARM处理器的开发板，拥有丰富的外设接口和硬件资源，适用于物联网、智能家居、工业控制等领域。
该开发板具有易用性、稳定性和高性能的特点。
###1.2开发板组件*ARMCortex-M3处理器：高性能32位ARM处理器，提供强大的计算能力和低功耗性能。
*存储器：内置SD卡插槽，可用于存储数据和程序。
*LED指示灯：用于显示状态和指示操作。
*按钮：用于输入控制信号。
*串口通信：用于与PC或其他设备进行通信。
*其他接口：适用于各种传感器、执行器和控制设备的接口。
###1.3开发环境配置本手册推荐使用KeiluVision作为开发环境，您需要下载并安装相应的编译器和调试器。
在安装完成后，您需要配置开发环境以支持阿尔法开发板。
请参考Keil官方文档以获取更多信息。
二、编程语言和开发环境----------###2.1IDE选择与安装我们推荐使用KeiluVision作为集成开发环境（IDE）。
单片机开发板是什么？
单片机开发板是什么？
单片机开发板是什幺呢?简单来说，它是指集成了许多单片的外围器件,如LED 灯,数码管,按键,行列式按键,步进电机,伺服电机,液晶显示等等用来学习,实验,开发等使用的板子，是一种实验设备(单片机编程)。
单片机开发板是在正式批量生产产品前,对产品进行设计和开发时使用的单片机,当我们对理论知识的学习有了一定的基础,单片机开发板就是我们实践的工具(pic单片机),通过单片机开发板我们可以做一些实验,从而掌握所学的知识。
实际应用中，单片机开发板有以下优势：
(1)利用一个单片机开发板就可以编制不同的程序实现各种各样的功能,不用为了一个实验焊一块电路板了.
(2)在开单片机发板上设计,调试好程序,就能方便地移植到产品上,只是有时要作适当的修改,比如端口的设置等,因为毕竟开发板和产品的电路板不可能完全一致的.
(3)单片机开发板的使用节省大量的资源,提高我们的学习效率.为我们更好的学习单片机提供一个良好的平台.
为了让大家对单片机开发板有更深入的了解，下面，小编将从单片机开发板的发展与种类等基础知识方面作以归纳总结。
ARM内核全解析,从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57到Cortex-A72
ARM内核全解析，从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57到Cortex-A72ARM全新旗舰架构！Cortex-A72正式发布64位的ARMv8 Cortex-A57/A53刚刚开始普及，ARM已经将目光瞄向了更遥远的未来，2015-02-04宣布了下一代顶级核心，命名为“Cortex-A72”。
A72将会直接取代A57，定位高端市场。
具体的架构设计尚未公开，应该是第二代64位架构，而且作为一个大核心，依然支持big.LITTLE双架构组合，而搭配的小核心依然是A53。
看起来，ARM暂时不打算升级A53，因为此前已经宣称，A53将顺序执行架构做到了极致。
ARM还给出了一些关于A72模糊的性能、功耗指标，因为这显然更吸引人。
ARM宣称，A72最快会在2016年实现商用，初期采用台积电16nm FinFET制造工艺(三星肯定用自家的14nm FinFET)，对比20nm工艺的A57核心，它的性能最多可以达到其大约1.8倍，而功耗会有着明显的下降。
再对比28nm工艺的A15，A72更是可以做到大约3.5倍的性能，同等负载下的功耗则降低75％。
而在大小核心双架构组合中，整体功耗还能继续降低40-60％。
目前，海思、联发科、瑞芯微等都已经购买了Cortex-A72的授权，但奇怪的是没有提及正焦头烂额的高通。
中国内地和台湾厂商越来越牛气了！ARM内核全解析，从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57前不久ARM正式宣布推出新款ARMv8架构的Cortex-A50处理器系列产品，以此来扩大ARM在高性能与低功耗领域的领先地位，进一步抢占移动终端市场份额。
Cortex-A50是继Cortex-A15之后的又一重量级产品，将会直接影响到主流PC市场的占有率。
围绕该话题，我们今天不妨总结一下近几年来手机端较为主流的ARM处理器。
FPGA助学板教材-睿智FPGA开发板硬件详解
睿智FPGA助学板硬件详解开发板套件硬件是保证实验学习的基础，这部分内容主要针对硬件部分做简单描述，可适当阅读或翻查，特别是涉及到硬件接口定义等信息时，了解这部分内容很有必要。
同时，可与光盘附带的硬件原理图一并参考使用。
1.睿智FPGA助学板硬件1.1 总体介绍图1 助学板硬件实拍图主硬件资源1 .主芯片采用ALTERA公司最新四代FPGA CycloneIV系列EP4CE6E22C8N；2 .板载EPCS4N/EPCS16大容量串行配置芯片，支持JTAG/AS模式；3. 板载64MbitSDRAM,支持SOPC，NIOSII开发（很多价低的板不带SDRAM，无法支持NIOS SOPC开发） ；4 .板载50MHz有源晶振，提供系统工作主时钟 ；5 .采用1117-3.3V稳压芯片，提供3.3V电压输出 ；6 .采用1117-1.2V稳压芯片，提供FPGA内核电压 ；7 .采用1117-2.5V稳压芯片，提供PLL电压 ；8 .精心的去耦设计，采用大量去耦电容；9. 提供5V直流电源插座；10. 提供方口USB接口电源插座；11. 一个系统复位按键Reset，也可做为用户输入按键 ；12. 自锁按键电源开关 ；13. LED电源指示灯 ；14. 精心设计分配的IO资源，所有IO引出,3个扩展接口，通用2.54mm间距，任由您自己扩展；15．JTAG下载接口对应下载的文件是.SOF，速度快，平常学习推荐使用此接口 ；16． AS下载接口对应下载的文件是.POF，速度较慢，需要固化程序时使用 。
丰富外设资源1 .板载4个独立按键，可做按键控制，数字逻辑基础实验等 ；2 .板载4位LED发光二极管，可做LED控制，数字逻辑基础实验等 ；3. 板载4位数码管，频率计，秒表 ；4. 板载4位拨码开关，可做开关控制等实验 ；5 .设有1X20液晶屏排座，支持LCD1602，LCD12864，TFT液晶屏（不包括LCD，需另购） ；6 .精密可调电阻，调节液晶背光；7 .板载1路蜂鸣器，可做发声及音乐实验 ；8 .PS2接口，可做PS/2键盘实验 ；9 .板载全新原装进口温度传感器芯片LM75A，可以做温度计实验 ；10 .RS232串口，可做串口通讯实验 ；11 .VGA接口，可做显示器实验等 ；12. I2C串行EEPROM AT24C08，做IIC总线实验 ；13 .红外线接收模块；1.2 FPGA的IO分配FPGA的硬件设计与单片机，ARM或DSP还是有所不同，MCU的IO通常功能都是固定好的，Datasheet要求某个引脚什么功能，就必须是什么功能。
开发板demoboard介绍
开发板demoboard 介绍开发板(demoboard)是用来进行嵌入式系统开发的电路板，包括中央处理器、存储器、输入设备、输出设备、数据通路/总线和外部资源接口等一系列硬件组件。
开发板一般由嵌入式系统开发者根据开发需求自己订制，也可由用户自行研究设计。
在一般的嵌入式系统开发过程中，硬件一般被分成两个平台，一个是开发平台(host)，一个是目标平台(target)即开发板。
在此描述的开发平台指的是使用台式机，通过传输的界面，例如串口(RS-232)、串口、或是网络(Ethernet)与目标平台连接。
开发嵌入式系统，不可避免的是一定要先选择目标平台。
在挑选一个目标平台时必须审慎评估，因为这涉及到有无方便的开发环境及技术支持。
一般的板子除了集成型的CPU之外，最少需要一个输入及输出的界面、供下载影像文件(ROM image)的接口、内存(RAM)、FlashROM、电源模块等。
为了开发初期的调试方便，还会在拉出几个特殊的引脚，如JTAG接口，以供外接的调试模块所使用。
当硬件及规格选定完成后，接下来就是进入最开始的系统开发与建立开放环境。
如果项目所使用的嵌入式操作系统不是自己开发，而是向其他厂商购买的话，大都提供集成式开发环境(IDE)与仿真器(Emulaor)让开发者可以加速整个开发的过程。
当你拿到的是系统厂商已经移植好的操作系统，并且确定有给予充分的文件之后，就可以针对自己的目标平台做集成的动作。
选定操作系统之后，通常都会指定开发平台上所使用的各项开发工具，例如编译器、连接器等。
开发时需要设置的编译参数会依据每个环境不同而有所差异。
这个部分必须依据硬件规格与指示说明编译出一个可以运行的映像文件，然后通过烧录工具烧录在目标平台上。
4.ARM ARM即Advanced RISC Machines的缩写是对一类微处理器的通称.ARM同时还是微处理器行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。
ARMv7架构形成ARMCortex-A9先天优势
ARMv7架构形成ARMCortex-A9先天优势近年来，随着⽤户对智能⼿机、MID等产品的需求⽇益呈现多元化与差异化趋势，产业上游的芯⽚设计⼚商的新品研发周期不断缩短，并在架构、性能与功耗⽅⾯取得了长⾜进步。
作为占有全球95%⼿机芯⽚市场份额的绝对王者，ARM公司发布的ARM Cortex-A9处理器，已经成为全球最受推崇的移动互联芯⽚⽅案。
⽬前，经由ARM公司授权，Nvidia、三星、NEC、德州仪器、意法半导体、Amlogic等知名芯⽚设计⼚商均已发布或推出了ARM Cortex-A9系列处理器，并开始应⽤于MID/平板领域，随着越来越多的芯⽚设计⼚商陆续加⼊ARM Cortex-A9阵营，可以预见，在上游⼚商的强⼒技术⽀持下，2011年的MID/平板产品将跃上ARM Cortex-A9的崭新平台，以更强劲的性能表现、更均衡的功耗管理、更完善的应⽤扩展，为⼴⼤玩家带来更好的移动互联体验。
漫长的ARM处理器演化进程，催⽣IT产业由低效单⼀向⾼效互联转型⼀、市场扫描：ARM Cortex-A9正在成为明年MID标准配置为了便于各位玩家对于今年年末⾄明年年初的MID市场有⼀个较为直观的预判，笔者⾸先为你概览并分析近三个⽉内市场最值得关注的ARM Cortex-A9处理器MID产品。
⾳悦汇W10，瞩⽬新星，巅峰蜕变⾳悦汇W10，是⽬前国内市场最受关注的⾼性能MID，其配置了ARM Cortex-A9处理器，每核⼼平均同频性能⽐Cortex-A8提⾼了20%，标配512MB DDR2内存，并且搭载了⽬前最受欢迎的Android 2.2系统，⽀持Flash 10.1视频，在GPU图形处理⽅⾯，⾳悦汇W10采⽤Mali-400核⼼，⽀持OpenGL ES 1.x/2.0接⼝，拥有多达4个⽚段处理引擎，带来逼真出⾊的3D特效。
同时，⾳悦汇W10还集成了SIMD图形加速器，实现1080P多格式视频的解码能⼒，并⽀持传感器、USB、蓝⽛键盘、HDMI输出扩展，此外，据称W10还可以解码多画⾯重叠的⾼帧数3D视频，并内置GPS导航，⽆疑令⼈对其性能体验充满期待。
Cortex-A9处理器
ARM Cortex-A9处理器简介 许多主流处理器应用对性能的要求都日益提高，以实现更快的数据速率、更多的媒体服务和更多新功能（如利用丰富动态用户界面的加密和安全等功能）。
在此类应用中，消费者需求是促进产品开发的主要驱动力，因此降低终端产品成本就成了制造商面临的一大挑战。
这并不仅仅是竞争问题：同时也关乎在发展中国家开辟新市场的工作，这些国家的可支配收入要比西方世界少得多。
在应用领域，既要求低成本又要求高性能的实例不在少数，比如：联网移动电脑及其他便携式设备、手机、PDA、机顶盒应用、游戏机以及车载信息娱乐设备等等，不一而足。
消费者不但希望产品功能更强大，也期望便携式产品的电池使用寿命更长。
如今，全天候使用已经成为最低要求，为了达到这一要求，电话、智能电话和PDA厂商们必须着眼于如何更有效率地提升产品性能、增加产品功能。
拿智能电话来说，其性能要求既包括待机时的非活动状态，也包括游戏时的高度活动状态。
因此，其系统架构必须能够有效支持产品性能的“两极”。
采用多核处理器架构不但能够解决峰值性能的要求，而且其设计也能够大大降低功耗。
多核设备具有性能可扩展性高和功耗低的特点，为设计提供了极大的灵活性。
最新开发的ARM ® Cortex TM -A9处理器是ARM处理器系列中性能最高的一款产品，该款处理器采用了广受支持的ARMv7架构，充分实现了其丰富性。
Cortex-A9处理器的设计是基于最先进的预测型八级流水线，该流水线具有高效、动态长度、多发射超标量及无序完成特征，这款处理器的性能、功效和功能均达到了前所未有的水平，完全能够满足消费、网络、企业和移动应用等领域尖端产品的要求。
C o r t e x-A 9微架构提供两种选项：可扩展的C o r t e x-A 9 MPCore TM 多核处理器或较为传统的Cortex-A9单核处理器。
可扩展的多核处理器和单核处理器（两款不同的独立产品）支持16、32或64KB四路组相联一级缓存的配置，具有无与伦比的灵活性，皆能达到特定应用和市场的要求。
QEMU模拟CortexA9运行Uboot和LinuxV020
QEMU模拟Cortex-A9运行U-boot与LinuxQEMU模拟Cortex-A9运行U-boot与Linux ......................................... 错误!未定义书签。
1、实验目的 (2)2、实验要求 (2)3、实验原理 (2)4、实验步骤 (3)4、1 VMware虚拟机中安装Ubuntu (3)4、2 安装QEMU模拟器 (4)4、3 编译并运行U-boot (4)4、4 编译并运行Linux (6)4、5 在目标机(Linux系统)中运行应用程序 (10)思考题 (12)1、实验目的1) 熟练使用Linux操作系统;2) 认识一种新的内核模拟器QEMU;3) 掌握嵌入式Linux系统的开发流程;2、实验要求1)在PC机上安装VMware虚拟机,并在VMware中安装Linux操作系统(Ubuntu 12、04);2) 在Ubuntu中安装QEMU;3)编译U-boot,并在QEMU上运行;4)编译Linux内核,并使用Busybox制作根文件系统;5)在QEMU上运行Linux操作系统;6)在该Linux系统上运行应用程序。
3、实验原理1)VMware Workstation虚拟机就是可以在Windows/Linux系统上运行的应用程序,它可以模拟基于x86的标准PC环境。
这个环境与真实的计算机一样,都有芯片组、CPU、内存、显卡、声卡、网卡、软驱、硬盘、光驱、串口、并口、USB控制器、SCSI控制器等设备。
与“多启动”系统相比,VMWare采用了完全不同的概念,多启动系统在一个时刻只能运行一个系统,在系统切换时需要重新启动机器。
而VMWare虚拟机软件就是一个“虚拟PC”软件,它可以使您在一台机器上同时运行多个Windows、DOS、LINUX系统,并且在系统切换时不需要重启计算机。
在使用上,这台虚拟机与真正的物理主机几乎没有区别,都需要分区、格式化、安装操作系统、安装应用程序与软件,总之,一切操作都跟一台真正的计算机一样。
[整理]AT91SAM9G20开发板调试.
![[整理]AT91SAM9G20开发板调试.](https://img.taocdn.com/s3/m/d69bc793c8d376eeafaa3119.png)
AT91SAM9G20开发板调试过程硬件配置：AT91SAM9G20，64M的SDRAM，256MFLASH。
调试环境：windows下ADS1.2，openocd调试工具：OpenJtag，Jlink V7一：画板：在画板的时，参考的是官方AT91SAM9G20最小系统部分和AT91SAM9260EK全功能开发板！二：焊接：因为9G20是BGA封装的，无法通过手工来焊接。
于是在修手机市场，找别人贴的了两片！拿回来后，开始将最小系统周边的元件一一焊上！主要包括电源，晶振，复位，JTAG接口，DBGU调试端口！在将这些外围元件焊上去的时候，发现JTAG和DBGU端口都无法识别，于是买了个小型回流焊，又自个儿焊了两块！三：调试：电源检测：主要是检测5V，3.3V，1V电源，看是否正常。
时钟检测：主要检测外部32.768kHz与18.432MHz是否起振，在外面电子市场焊的两块，其中一块，内部有短路的地方，完全报废。
另一块晶振可以起振。
但是自个儿焊的两个，晶振不能起振。
DBGU端口检测：在AT91SAM9X系列的处理器中，在片内都固化了一个romboot程序，他会在一些设备的初始化工作，其中包括DBGU端口的初始化，在通过串口连接上PC后，可以在超级终端下打印一行字符串“ROMBOOT”JTAG端口检测：在openocd环境下，通过openjtag对开发板进行调试，但是，在进入调试环境是，始终出现一错误，导致不能下载程序。
后来改用ADS1.2+JLINK V8调试。
出现的问题：1：时钟不能起振(自个儿焊的板子)解决过程：在测晶振两端信号时，用手使劲按了下处理器，发现就有时钟信号，松开时，就没有。
初步断定：处理器中存在虚焊的地方。
通过用热风机，再次对处理器进行加热，冷却后，上电测试，OK！问题解决，运气！2：DBGU端口无法打印ROMBOOTAT91SAM9260EK全功能板，在超级终端下，可以打印ROMBOOT 字符串，因为9260和9G20都是基于ARM926EJ-S内核的，所以我以此来判断处理器是否跑起来，但是检测9G20开发板外围电路时，没发现异常的地方。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DDR3的特点
DDR3内存新特点 由于DDR2内存的各种不足，制约了其进一步的广泛应用，DDR3内存的出现，正 是为了解决DDR2内存出现的问题，具体有： 更高的外部数据传输率 更先进的地址/命令与控制总线的拓朴架构 在保证性能的同时将能耗进一步降低
为了满足这些要求，DDR3内存在DDR2内存的基础上所做的主要改进包括：
FLASH
的优 点是一种可在系统（In-System ）进行电擦写，掉电后信息不丢失的 存储器，同时它的高集成度和低成本使它成为市场主流。
Flash，是内存（Memory）的一种，但兼有RAM和ROM
Flash 芯片是由内部成千上万个存储单元组成的，每个单元存储
一个 bit 。具有低功耗、大容量、擦写速度快、可整片或分扇区在系 统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成对芯片 的操作，因而在各种嵌入式系统中得到了广泛的应用。 作为一种非易失性存储器，Flash在系统中通常用于存放程序代码、 常量表以及一些在系统掉电后需要保存的用户数据等。 常用的 Flash 为8 位或16位的数据宽度，编程电压为单 3.3V 。主要 的生产厂商为INTEL、ATMEL、AMD、HYUNDAI等。Flash 技术 根据不同的应用场合也分为不同的发展方向，有擅长存储代码的 NOR Flash和擅长存储数据的NAND Flash。 7
8
ARM Cortex-A9
FS4412是基于samsung的arm Cortex-A9的 Exynos4412的板子，Exynos4412采用了32nm HKMG工艺， 是samsung 的第一款四核芯片， Exynos 4412有两种封装 SCP和POP；Exynos 4412处理器当前sanmung推出了两个 封装版本（PoP和SCP)，其中PoP封装主要是针对智能手 机等产品体积要求严格的项目中使用。由于采用了 DDR 和处理器叠层的焊接工艺，使得设计者对于 DDR 部分的 LAYOUT节省了大量的工程周期.
故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机
存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
3
DDR3的介绍以及设计
DDR3是一种计算机内存规格。它属于SDRAM 家族的内存产品，提供了相较于DDR2 SDRAM更 高的运行效能与更低的电压，是DDR2 SDRAM （四倍资料率同步动态随机存取内存）的后继者 （增加至八倍），也是现时流行的内存产品规格。 在设计上： 1．8bit预取设计，而DDR2为4bit预取，这样DRAM 内核的频率只有等效数据频率的1/8，DDR3-800 的核心工作频率（内核频率）只有100MHz 2．采用点对点的拓扑架构，以减轻地址/命令与控 制总线的负担。 3．采用100nm以下的生产工艺，将工作电压从 DDR2的1.8V降至1.5V，增加异步重置（Reset4 ） 与ZQ校准功能。
嵌入式开发 基本硬件知识
青岛滨海学院 嵌入式开发小组
青岛滨海学院 2015.11.16
部分主要硬件知识介绍
RAM与ROM的介绍
DDR3的介绍 FLASH的含义与介绍 EMMC的功能介绍 A9开发板中央CPU4412的介绍
2
RAM与ROM的介绍
ROM是只读内存（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态
EMMC的功能介绍
EMMC 是嵌入式储存解决方案的组成结构。
EMMC 结构由一个嵌入式存储解决方案组成，带有 MMC （多媒体卡）接口、快闪存储器设备及主控制器— — 所有都在一个小型的BGA 封装。接口速度高达每秒 52MB，eMMC具有快速、可升级的性能。同时其接口电 压可以是1.8v 或者是3.3v。 EMMC的设计概念，就是为了简化内存储器的使用，将 NAND Flash芯片和控制芯片设计成1颗MCP芯片，手机 客户只需要采购eMMC芯片，放进新手机中，不需处理其 它繁复的NAND Flash兼容性和管理问题，最大优点是缩 短新产品的上市周期和研发成本，加速产品的推陈出新速 度。
(2)工作频率更高：由于能耗降低，DDR3可实现更高的工作频率，在一定程度弥 补了延迟时间较长的缺点，同时还可作为显卡的卖点之一，这在搭配DDR3 显存的显卡上已有所表现。
(3)降低显卡整体成本：DDR2显存颗粒规格多为16M X 32bit，搭配中高端显卡 常用的128MB显存便需8颗。而DDR3显存颗粒规格多为32M X 32bit，单颗 颗粒容量较大，4颗即可构成128MB显存。如此一来，显卡PCB面积可减小， 成本得以有效控制，此外，颗粒数减少后，显存功耗也能进一步降低。 (4)通用性好：相对于DDR变更到DDR2，DDR3对DDR2的兼容性更好。由于针 脚、封装等关键特性不变，搭配DDR2的显示核心和公版设计的显卡稍加修 改便能采用DDR3显存，这对厂商降低成本大有好处。 DDR3显存在新出的大多数中高端显卡上得到了广泛的应用。 许多低端的显卡也 6 有采用DDR3显存的。
半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更 资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。
RAM（random access memory）随机存储器。存储单元的内容可按需随意取出或存入，
且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，
9
开发板基本配置说明
CPU： Exynos4412，四核Cortex-A9，主频为1.4GHz-1.6GHz 内存： 1GB/2GB双通道 DDR3 存储： 4GB/16GB EMMC PMIC： 选用三星自家电源管理芯片，高效节能！具有9路DC/DC和 28路LDO输出电源，经千百万部手机实践检验，与三星4412处理器 匹配最佳 USB HOST：板载USB3503，引出高性能HSIC，实现3路USB HOST 输出 SWITCH：电源开关 POWER:直流电源输入接口，5V/2A电源输入
8bit预取设计，DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8， DDR3-800的核心工作频率只有100M的负担。
5
SDR3的性能优势
性能优势编辑
(1)功耗和发热量较小：吸取了DDR2的教训，在控制成本的基础上减小了能耗和 发热量，使得DDR3更易于被用户和厂家接受。