数字逻辑三路抢答器课程设计报告

数字逻辑三路抢答器课程设计

报告

《三路抢答器设计》报告

（2009/2010学年第一学期）

设计题目学生姓

名：—

学生班级：—

学生学号：_

指导教师：

2008年12月12日

目录

•、设计题目 (4)

［、设计目的 (4)

三、设计要求 (4)

四、设计内容 (5)

五、总体功能框图 (5)

六、单元电路图 (6)

6.1 四D触发器74LS175 (7)

6.2 3输入端3与非门74LS10 ...............

6.3 2输入端4与门74LS08 ..................

6.4 555脉冲发生器 (9)

6.5七段数码显示器L对应的译码表•…

七、总电路图 (11)

八、仿真测试截图 (12)

九、心得体会 (15)

参考文献................... 15.8

8 (10)

一、设计题目

三路抢答器设计

二、设计目的

数字系统课程设计是一门独立课程、有独立学分的实践性教学环节，同“数字逻辑与数字系统”理论讲授课程有密不可分的关系，起着相辅相成的作用，也是在“数字逻辑与数字系统”课的基础上，进一步深化的实践环节。其主要目的是通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，提高学生的动手能力，独立分析、解决问题能力，协调能力和创造性思维能力。提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力，学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法，本课程设计培养、启发学生的创造性思维，进一步理解数字系统的概念，掌握小型数字系统的设计方法，掌握小型数字系统的组装和调试技术，掌握查阅有关资料的技能。基本任务是设计一个小型数字电子系统。

课程设计目的是一方面使我们能够进一步理解课程内容，基本掌握数字系统设计和

调试的方法，增加集成电路应用知识，培养我们的实际动手能力以及分析、解决问题的能力。另一方面也可使我们更好地巩固和加深对基础知识的理解，学会设计中小型数字

系统的方法，独立完成调试过程，增强我们理论联系实际的能力，提高电路分析和设计能力。通过实践引导我们在理论指导下有所创新，为专业课的学习和日后工程实践奠定基础。通过设计，一方面可以加深我们的理论知识，另一方面也可以提高我们考虑问题的全面性，将理论知识上升到一个实践的阶段。

三、设计要求

设计一个可容纳1、2、3,三组参赛者的竞赛抢答器，每组设置一个抢答按钮开关

供参加竞赛者使用。电路应具有第一抢答信号的鉴别和锁存功能。在主持人清零发出抢

答指令后，如果某组参赛者在第一时间按动抢答开关，则LED显示器显示出该组参赛者

的组号。电路应具备自锁功能。在某组参赛者在第一时间抢答成功后，其他组不能继续抢答。四、设计内容

设计一个数字抢答器系统，该系统适用竞赛等活动中，能准确的显示抢答内容和抢答结果。这个系统主要由译码器、锁存器和脉冲信号发生器部分组成。主持人[X] 有一个清零按钮。清零后，显示器清零，抢答开始。三组参赛者分别为：1、2、3 组。每组

有一个抢答按钮。抢答时，第一时间抢答别符号被显示器L显示。若同时有两组或两组以上抢答，则所有的抢答信号无效，显示器L 显示0 字符。

在本设计中，第一抢答信号的鉴别和锁存功能由四D触发器FF1 74LS175三3输

入与非门G1、G2四2输入与门G3和一个由555多谐振荡器构成的时钟脉冲信号源组合完成。当主持人命令开始抢答后，设第一组参赛者在第一时间按下了抢答器按钮 [1]，FF1的Q仁1，G2的3A= 0、3Y= 1，G1的3Y输出为0， G3的1Y输出为0, FF1的CLK =0，FF1四D触发器74LS175的时钟脉冲信号CLK被封锁（上升沿有效），从而使其他后按抢答按钮的抢答信号无效。

五、总体功能框图

抢答器电路总体功能框图如图5.1 所示，其工作过程是：接通电源时，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器熄灭；当节目主持人宣布抢答题目后，说一声“抢答开始” ，同时将控制开关拨到“开始”位置，抢答器处于工作状态，当选手按动抢答键时，电路会立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号并保持到主持人将系统清零为止。当选手将问题回

答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答

图5.1

六、单元电路图

在本电路设计中用到1块四D触发器74LS175 2块三输入端三与非门74LS10 1 块555电路、1块2输入端四与门74LS08 1个七段LED数码显示器和若干按钮开关等

元件

6.1四D触发器74LS175

四D触发器74LS175的引脚图如图6.1所示

4 5 12 13

图6.1 四D触发器74LS175的功能表如表6-1所示

表6-1

四D触发器74LS175的真值表如表6-2所示

输入

CF D Qn+l Cn+1

01X X10

10X X01

0□

X 汽

11t 110

11t 001

11 4 x斷

表6-2

6.2 3输入端3与非门74LS10

三输入3与非门74LS10的逻辑图和功能表如图6.2所示

7410

Gc

益

7^fl0 (Tri 3-In NAND)

Thrs device conlairs three in(

MA1SID geie trutkitable:

1 1 1 | 0

0 K K | 1

X 0 X | 1

X 0 I J.

6.3 2 输入端4与门74LS08

图6.2 2输入与4门74LS08的逻辑图和功能表如图6.3所示

VCC IB4B ir4A SA4¥8B3B EY SA 即D3¥

7408 (Quad 2-In AND)

This device 匚antains lour irdep

AND gate irutti tftbla

A B | Y

1 1 I 1

D X | 0

图6.3

□7409