第3章存储器作业(答案)
第3章 存储器系统 题库和答案
第3章存储器系统题库和答案第3章存储器系统一．选择题1．计算机工作中只读不写的存储器是( )。
(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。
(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。
(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。
(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。
(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。
(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。
(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。
(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。
(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。
第3章习题参考答案
PUSH 30H ；61H=24H
PUSH 31H ；62H=10H SP=62H
POP DPL ；DPL=10H
POP DPH ；DPH=24H SP=60H
答：AJMP addr11 为2K字节范围内的无条件转跳指令，把程序的执行转移到指定的地址。SJMP rel是无条件转跳指令，执行时在PC加2后，把指令中补码形式的偏移量值加到PC上，并计算出转向目标地址。转向的目标地址可以在这条指令前128字节到后127字节之间。
LJMP addr16执行这条指令时把指令的第二和第三字节分别装入PC的高位和低位字节中，无条件地转向指定地址。转移的目标地址可以在64K程序存储器地址空间的任何地方，不影响任何标志。
A=25H R0=50H 50H=00H 51H=25H
3-2 访问外部数据存储器和程序存储器可以用哪些指令来实现？举例说明。
答：访问外部数据存储器指令有：
MOVX @DPTR，A MOV DPTR,#0100H MOV @DPTR,A
MOVX A，@DPTR MOV DPTR,#0200H MOV A,@DPTR
LOOP1： ORL C， ACC.0 ；CY=1
JB ACC.2，LOOP2 ；
CLR 00H
LOOP2： MOV P1，A ；P1=01100110B
3-7指令SJMP rel中，设rel=60H，并假设该指令存放在2114H和2115H单元中。当该条指令执行后，程序将跳转到何地址？
答： 2116H+60H=2176H
3-8 简述转移指令AJMP addr11、SJMP rel、 LJMP addr16及JMP @A+DPTR的应用场合。
计算机组成原理白中英部分作业解答(第三章)
0 1 1 … 1
1 0 0 … 0 1 0 1 … 1 1 1 0 … 0 1 1 1 … 1
2016/6/26
计算机组成原理 计算机学院
5/12
片选逻辑：
芯片容量
16K*32 16K*32 16K*32 16K*32
芯片地址
A13~A0 A13~A0 A13~A0 A13~A0
片选信号
CS0 CS1 CS2 CS3
第三章
5.
2016/6/26
计算机组成原理 计算机学院
9/12
第三章
9. Cache命中率为： h=2420/(2420+80)=96.8% r=tm/tc=240ns/40ns=6 访问效率e=1/[h+(1h)r]=1/(0.968+0.032*6)=86.2% 平均访问时间ta=tc/e=40/0.862=46.4ns 或ta=tc*h+(1h)*(tc+tm)=40*0.968+0.032*(240+40)=47.68ns
2016/6/26
计算机组成原理 计算机学院
11/12
第三章
11.设取指周期为T，总线周期为τ ，指令执行 时间为t0，则 (1)所需时间T总=（T+3τ +4t0)80= 80T+240τ +320t0 (2) 所需时间T总=（T+7τ +8t0)40= 40T+280τ +320t0 故运行时间不相等
e=tc/ta=40/47.68=83.89%
2016/6/26
计算机组成原理 计算机学院
10/12
第三章
10. 已知平均访问时间ta=tc/e=50ns， tc=40ns, tm=200ns
白中英计算机组成原理第三章答案
主存16MB
Cache块号需要14位
主存地址为24位 主存标记位有24－14－2 = 8位
顺序存储器和交叉存储器连续读出m=8个字的数据信息量为： q = 8×64 = 512位 顺序存储器所需要的时间为 t1 = m×T =8×100ns =800ns =8×10-7s 故顺序存储器的带宽为 W1= q/t1 = 512/(8×10-7) = 64×107[bit/s] 交叉存储器所需要的时间为 t2 = T+ (m-1)×τ= 100ns + (8-1)×50ns = 450ns =4.5×10-7s 故交叉存储器的带宽为 W1= q/t2 = 512/(4.5×10-7) = 113.8×107[bit/s]
9、CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns，主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。
命中率 h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968
主存与Cache的速度倍率
第3章 内部存储器
1、设有一个具有20位地址和32位字长 的存储器，问：
①该存储器能存储多少字节的信息？
32 2 * 4M字节 = 220×32 bit 8 ②如果存储器有512K×8位SRAM芯片组成，需要多少片?
20
存储容量 = 存储单元个数×每单元字节数
需要做存储芯片的字位扩展；
位扩展：4片512K×8位芯片构成512K×32位的存储组； 字扩展：2组512K×32位存储组构成1M×32位的存储器；
15、假设主存容量16M×32位，Cache容量 64K×32位，主存与Cache之间以每块4×32位大 小传送数据，请确定直接映射方式的有关参数，并 画出主存地址格式。
2020年计算机组成原理第3章习题参考答案
作者：旧在几作品编号：2254487796631145587263GF24000022 时间：2020.12.13第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
第3章习题解答
第3章（大本）习题解答一、填空1．将作业相对地址空间的相对地址转换成内存中的绝对地址的过程称为 地址重定位 。
2．使用覆盖与对换技术的主要目的是 提高内存的利用率 。
3．存储管理中，对存储空间的浪费是以 内部碎片 和 外部碎片 两种形式表现出来的。
4．地址重定位可分为 静态重定位 和 动态重定位 两种。
5．在可变分区存储管理中采用最佳适应算法时，最好按 尺寸 法来组织空闲分区链表。
6．在分页式存储管理的页表里，主要应该包含 页号 和 块号 两个信息。
7．静态重定位在程序 装入 时进行，动态重定位在程序 执行 时进行。
8．在分页式存储管理中，如果页面置换算法选择不当，则会使系统出现 抖动 现象。
9．在请求分页式存储管理中采用先进先出（FIFO ）页面淘汰算法时，增加分配给作业的块数时， 缺页中断 的次数有可能会增加。
10．在请求分页式存储管理中，页面淘汰是由于 缺页 引起的。
11．在段页式存储管理中，每个用户作业有一个 段 表，每段都有一个 页 表。
二、选择1．虚拟存储器的最大容量是由 B 决定的。
A ．内、外存容量之和B ．计算机系统的地址结构C ．作业的相对地址空间D ．作业的绝对地址空间2．采用先进先出页面淘汰算法的系统中，一进程在内存占3块（开始为空），页面访问序列为1、2、3、4、1、2、5、1、2、3、4、5、6。
运行时会产生 D 次缺页中断。
A ．7B ．8C ．9D ．10 从图3-1中的“缺页计数”栏里可以看出应该选择D 。
1 2 3 4 1 2 5 1 2 3 4 5 6页面走向→ 3个内存块→缺页计数→图3-1 选择题2配图3．系统出现“抖动”现象的主要原因是由于 A 引起的。
A ．置换算法选择不当B ．交换的信息量太大C ．内存容量不足D ．采用页式存储管理策略 4．实现虚拟存储器的目的是 D 。
A ．进行存储保护B ．允许程序浮动C ．允许程序移动D ．扩充主存容量5．作业在执行中发生了缺页中断，那么经中断处理后，应返回执行B 指令。
《操作系统》习题集：第3章存储管理
《操作系统》习题集：第3章存储管理第3章存储管理-习题集⼀、选择题1.把作业空间中使⽤的逻辑地址变为内存中物理地址称为（）。
【＊，★，联考】A. 加载B. 重定位C. 物理化D. 逻辑化2.为了保证⼀个程序在主存中改变了存放位置之后仍能正确执⾏，则对主存空间应采⽤（）技术。
【＊，★，联考】A. 静态重定位B. 动态重定位C. 动态分配D. 静态分配3.分区分配内存管理⽅式的主要保护措施是（）。
（注：分区包括“固定分区”和“可变分区”）【＊＊，09考研】A. 界地址保护B. 程序代码保护C. 数据保护D. 栈保护4.分区管理要求对每⼀个作业都分配（）的内存单元。
【＊，★，联考】A. 地址连续B. 若⼲地址不连续C. 若⼲连续的块D. 若⼲不连续的块5.在固定分区分配中，每个分区的⼤⼩是（）。
【＊，联考】A. 相同B. 随作业长度变化C. 可以不同但预先固定D. 可以不同但根据作业长度固定6.在可变式分区存储管理中的拼接技术可以（）。
（注：拼接是指通过移动将多个分散的⼩分区合并成⼀个⼤分区。
）【＊，★，联考】A. 集中空闲分区B. 增加内存容量C. 缩短访问周期D. 加速地址转换7.可变式分区存储管理中，采⽤拼接技术的⽬的是（）。
【＊，联考】A. 合并空闲分区B. 合并分配区C. 增加主存容量D. 便于地址转换8.某基于动态分区存储管理的计算机，其主存容量为55MB（初始为空），采⽤最佳适配算法，分配和释放的顺序为：分配15MB，分配30MB，释放15MB，分配8MB，分配6MB，此时主存中最⼤空闲分区的⼤⼩是（）。
【＊＊，★，10考研】A. 7MBB. 9MBC. 10MBD. 15MB9.在分页存储管理中，主存的分配是（）。
【＊，联考】A. 以块为单位进⾏B. 以作业的⼤⼩分配C. 以物理段进⾏分配D. 以逻辑记录⼤⼩进⾏分配10.⾸次适应算法的空闲分区是（）。
【＊＊，★，联考】A. 按⼤⼩递减顺序连在⼀起B. 按⼤⼩递增顺序连在⼀起C. 按地址由⼩到⼤排列D. 按地址由⼤到⼩排列11.最佳适应算法的空闲分区是（）。
计算机硬件技术基础(第2版) 答案 第3章 习题 耿增民 孙思云 内部存储器
第3章内部存储器1．名词解释随机存储器：简称RAM，也叫做读/写存储器，它能够通过指令随机地、个别地对其中各个单元进行读/写操作。
随机存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。
按照存放信息原理的不同，随机存储器又可分为静态和动态两种。
只读存储器：只读存储器是只能随机读出已经存储的信息，但不能写入新的信息的存储器。
位扩展：位扩展是指用多个存储器器件对字长进行扩充。
位数的扩展是利用芯片的并联方式来实现的，各存储芯片地址线、片选端和读写控制线并联，数据端单独引出。
全译码法：除了将低位地址总线直接连至各芯片的地址线外，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。
相联存储器地址映像：地址映像的功能是应用某种函数把CPU发送来的主存地址转换成Cache的地址。
地址映象方式通常采用直接映象、全相联映象、组相联映象三种方式。
Cache：高速缓冲存储器。
虚拟存储器：虚拟存储器（VirtualMemory）又称为虚拟存储系统，是以存储器访问的局部性为基础，建立在主存一辅存物理体系结构上的存储管理技术。
它是为了扩大存储容量，把辅存当作主存使用，在辅助软、硬件的控制下，将主存和辅存的地址空间统一编址，形成个庞大的存储空间。
程序运行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，这个扩大了的存储空间，就称为虚拟存储器。
存储器宽带：内存储器每秒钟访问二进制位的数目称为存储器带宽，用Bm 表示。
它标明了一个存储器在单位时间内处理信息的能力。
存取时间：存储器访问时间，是指启动一次存储器操作到完成该操作所需的时间。
逻辑地址：用户可以像使用内存一样利用虚拟存储器的辅存部分。
物理地址：实际的主存储器单元地址则称为“实地址”或“物理地址（Physical Address）。
2．填空题（1）随机存储器RAM主要包括静态随机存储器和动态随机存储器两大类。
《现代操作系统第四版》第三章答案
第三章内存管理习题1.IBM360 有一个设计，为了对2KB 大小的块进行加锁，会对每个块分配一个4bit的密钥，这个密钥存在PSW (程序状态字)中，每次内存引用时，CPU都会进行密钥比较。
但该设计有诸多缺陷，除了描述中所言，请另外提出至少两条缺点。
A:密钥只有四位，故内存只能同时容纳最多十六个进程；需要用特殊硬件进行比较，同时保证操作迅速。
2. 在图3-3 中基址和界限寄存器含有相同的值16384 ，这是巧合，还是它们总是相等？如果这只是巧合，为什么在这个例子里它们是相等的？A :巧合。
基地址寄存器的值是进程在内存上加载的地址；界限寄存器指示存储区的长度。
3. 交换系统通过紧缩来消除空闲区。
假设有很多空闲区和数据段随机分布，并且读或写32位长的字需要10ns的时间，紧缩128MB大概需要多长时间？为了简单起见，假设空闲区中含有字0，内存中最高地址处含有有效数据。
A: 32bit=4Byte===> 每字节10/4=2.5 ns 128MB=1282A20=2A27Byte 对每个字节既要读又要写，22.5*2A27=671ms4. 在一个交换系统中，按内存地址排列的空闲区大小是10MB，4MB，20MB，18MB，7MB，9MB，1 2 M B ，和1 5 M B 。
对于连续的段请求：(a) 12MB(b) 10MB(c) 9MB 使用首次适配算法，将找出哪个空闲区？使用最佳适配、最差适配、下次适配算法呢？A：首次适配算法：20MB ，10MB ，18MB ；最佳适配算法：12MB ，10MB ，9MB；最差适配算法：20MB ；18MB ；15MB ；下次适配算法：20MB ；18MB ；9MB；5. 物理地址和虚拟地址有什么区别？A :实际内存使用物理地址。
这些是存储器芯片在总线上反应的数字。
虚拟地址是指一个进程的地址空间的逻辑地址。
因此，具有32 位字的机器可以生成高达4GB 的虚拟地址，而不管机器的内存是否多于或少于4GB。
计算机系统结构作业答案
计算机系统结构计算机系统结构作业1第1章计算机系统结构的基本概念一、解释下列术语：计算机系统结构；计算机组成；计算机实现；透明性；系列机；软件兼容；兼容机；模拟；仿真；虚拟机；宿主机；Amdahl定律；CPI；MIPS；MFLOPS。
【答案】计算机系统结构、计算机组成和计算机实现是三个不同的概念。
系统结构定义为由程序设计者所看到的一个计算机系统的属性，即概念性结构和功能特性，这里的程序设计者所看到的计算机属性是指为机器语言或编译程序设计者所看到的计算机属性，是硬件子系统的概念性结构及其功能特性，它是计算机系统的软、硬件的界面。
计算机组成是计算机系统结构的逻辑实现，包括机器内部的数据流和控制流的组成以及逻辑设计等。
计算机实现是指计算机组成的物理实现。
透明性：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，成为透明性现象。
所谓系列机是指在一个厂家内生产的具有相同的系统结构，但具有不同组成和实现的一系列不同型号的机器。
不同公司厂家生产的具有相同系统结构的计算机称为兼容机。
软件兼容：在新的计算机系统出台后，原先已开发的软件仍能继续在升档换代的新型号机器上使用，这就是软件兼容。
系列机方法能够在具有相同系统结构的各种机器之间实现软件移植，为了实现软件在不同系统结构的机器之间的相互移植，可以采用模拟和仿真。
模拟方法是指用软件方法在一台现有的计算机上实现另一台计算机的指令系统。
仿真是指用微程序直接解释另一种机器指令系统的方法。
虚拟机是被模拟的机器；宿主机是进行模拟的机器。
Amdahl 定律：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。
Fe=（改进前可改进部分占用的时间）/（改进前整个任务的执行时间） Se=（改进前可改进部分的执行时间）/（改进后改进部分的执行时间） 则，改进后整个系统加速比为ee e n S F F s /)1(1+-=。
计算机系统结构-第三章(习题解答)
计算机系统结构-第三章(习题解答)1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。
答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。
即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。
假设对存储器的访问次数为5，缓冲块的大小为m 。
那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。
计算机组成原理前3章课后习题参考答案解析
白中英第五版计算机组成原理课后习题参考答案第一章计算机系统概述4、冯•诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？答：冯•诺依曼型计算机的主要设计思想是存储程序和程序控制，其中存储程序是指将程序和数据事先存放到存储器中，而程序控制是指控制器依据存储的程序来控制全机协调地完成计算任务。
总体来讲，存储程序并按地址顺序执行，这就是冯•诺依曼型计算机的主要设计思想。
5、什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？答：见教材P8和P10。
7、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？答：见教材P10。
第二章运算方法和运算器1、写出下列各整数的原码、反码、补码表示（用8位二进制数）。
3、有一个字长为32位的浮点数，符号位1位，阶码8位，用移码表示，尾数23位，用补码表示，基数为2，请写出：（1）最大数的二进制表示阶码用移码表示，题中并未说明具体偏移量，故此处按照移码的定义，即采用偏移量为27=128，则此时阶码E的表示范围为0000 0000~1111 1111，即0~255，则在上述条件下，浮点数为最大数的条件如下：所以最大数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111 对应十进制真值为：+（1-2-23）×2127（2）最小数的二进制表示浮点数为最小数的条件如下：所以最小数的二进制表示为：1 1111 1111 0000 0000 0000 0000 0000 000对应十进制真值为：-1×2127（3）规格化数所表示数的范围规格化要求尾数若为补码表示，则符号位和最高有效位符号必须不同。
（A）浮点数为最大正数的条件如下：所以最大正数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111 对应十进制真值为：+（1-2-23）×2127（B）浮点数为最小正数的条件如下：所以最小正数的二进制表示为：0 0000 0000 1000 0000 0000 0000 0000 000 对应十进制真值为：+2-1×2-128=+2-129（C）浮点数为最大负数的条件如下：所以最大负数的二进制表示为：0 0000 0000 0111 1111 1111 1111 1111 111 对应十进制真值为：-（2-1+2-23）×2-128（D）浮点数为最小负数的条件如下：所以最小负数的二进制表示为：0 0000 0000 0000 0000 0000 0000 0000 000 对应十进制真值为：-1×2127所以，规格化数所表示数的范围如下：正数 +2-129~+（1-2-23）×2127负数 -2127 ~-（2-1+2-23）×2-1284、将下列十进制数表示成IEEE754标准的32位浮点规格化数。
第3章-存储管理-练习题
第3章-存储管理-练习题第3章存储管理3.1 计算机系统中的存储器3.2 重定位1.主存的地址空间常称为P39 （ C ）A.逻辑地址空间B.程序地址空间C.物理地址空间D.相对地址空间2.⽀持程序浮动的地址转换机制是P40 （ D ）A. 页式地址转换B. 段式地址转换C. 静态重定位D. 动态重定位3.要保证⼀个程序在主存中被改变了存放位置后仍能正确执⾏，则对主存空间应采⽤下列哪个技术。
（ B ）A．静态重定位B．动态重定位C．动态分配D．静态分配4.动态重定位是在下列哪种情况下完成的（ C ）A. 作业执⾏前集中⼀次B．作业执⾏过程中集中⼀次C．作业执⾏过程中D．作业执⾏过程中由⽤户完成5.采⽤静态重定位⽅式装⼊的作业，在作业执⾏过程中进⾏地址转换的是（ B ）A. 由软件和硬件相互配合B. 由软件独⽴C. 只需要硬件D. 不需要3.3 单⽤户连续存储管理6.在以下存贮管理⽅案中，不适⽤于多道程序设计系统的是（ A ）A. 单⽤户连续分配B. 固定式分区分配C. 可变式分区分配D. 页式存贮管理7.MS-DOS的内存空间采⽤的存储管理⽅式是（ D ）A．固定分区B．可变分区C．页式D．单连续3.4 固定分区存储管理8.采⽤固定分区⽅式管理主存储器的最⼤缺点是（ B ）A．不利于存储保护B．主存空间利⽤率不⾼C．要有硬件的地址转换机构D．分配算法复杂9.下⾯的存储管理⽅案中，可以采⽤静态重定位的是（ A ）A．固定分区B．可变分区C．页式D．段式3.5 可变分区存储管理10.每次分配时总是顺序查找空闲区表，找到第⼀个能满⾜作业长度要求的空闲区，此种分配算法称为（ A ）A. 最先适应分配算法B. 最优适应分配算法C. 最坏适应分配算法D. 随机适应分配算法11.在可变分区存储管理中，为了实现主存的空间分配，应设置（ D ）A．页表B．段表C．位⽰图D．空闲区表12.在可变分区分配⽅案中，为了实现主存的空间分配，管理采⽤（ D ）A．页表B．段表C．段表＋页表D．分区分配表＋空闲区表13.在可变式分区存储管理中，某作业完成后要收回其主存空间，该空间可能与相邻空闲区合并，在修改空闲区表时使空闲区数不变且空闲区起始地址不变的情况是（ C ）A．⽆上邻空闲区也⽆下邻空闲区B．有上邻空闲区但⽆下邻空闲区C．⽆上邻空闲区但有下邻空闲区D．有上邻空闲区也有下邻空闲区14.在⼀个可变分区存储管理中，最坏适应分配算法宜将空闲区表中的空闲区按下列次序排列的是（ D ）A．地址递增B．地址递减C．长度递增D．长度递减15.可变分区⽅式常⽤的主存分配算法有：最先适应、最优适应和最坏适应分配算法，其中，按分区⼤⼩排序组织空闲区表的是（ B ）A. 最先适应和最坏适应B. 最优适应和最坏适应C. 最先适应和最优适应D. 最先适应、最优适应和最坏适应3.6 页式虚拟存储管理16.实现虚拟存储器的⽬的是（ A ）A．扩充主存容量B．扩充辅存容量C．实现存储保护D．加快存取速度17.分页式存储管理时，每读写⼀个数据，要访问主存（ B ）A. 1次B. 2次C. 3次D. 4次18.在存储管理的各⽅案中，可扩充主存容量的管理⽅案是（ D ）A. 固定式分区分配B. 可变式分区分配C. 页式存储管理D. 分页虚拟存储管理19.页式存储管理中的页表是由（ C ）A. ⽤户建⽴B. 编译程序建⽴C. 操作系统建⽴D. 编辑程序建⽴20.在页式虚拟存储管理中，为实现地址变换，应建⽴（ C ）A. 空闲区表B. 分区分配表C. 页表D. 段表21.在采⽤页式存储管理的系统中，（ B ）A. 不可以把作业分散到⼏个不连续的主存区域B. 不需要采⽤移动技术移动作业区C. 不需要硬件⽀持 D .不采⽤动态重定位的⽅式装⼊作业22.在页式存储管理⽅案中，为地址转换提供依据需建⽴（ A ）A．页表B．段表C．段表和页表D．空闲区表23.LRU页⾯调度算法是选择先调出的页⾯是（ B ）A．最近才使⽤的B．最久未被使⽤的C．驻留时间最长的D．驻留时间最短的24.如果处理器有32位地址，则它的虚拟地址空间为（ B ）A. 2GBB. 4GBC. 640KBD. 16MB25.在请求页式存储管理中，产⽣缺页中断是因为查找的页不在（ B ）A. 外存中B. 虚存中C. 内存中D. 地址空间中26.采⽤段式存储管理的系统中，若地址⽤24位表⽰，其中8位表⽰段号，则允许每段的最⼤长度是（ B ）A. 224B. 216C. 28D. 2321.把逻辑地址转换成绝对地址的⼯作称为。
第3章 存储管理(3)答案
第3章 内存管理(3)一、单项选择题1．虚拟存储技术是 。
A ．补充内存物理空问的技术B ．补充相对地址空间的技术C ．扩充外存空问的技术D ．扩充输入输出缓冲区的技术解：虚拟存储技术并没有实际扩充内、外存，而是采用相关技术相对的扩充主存。
本题答案为B 。
2．以下不属于虚拟内存特征的是 。
A ．一次性B ．多次性C ．对换性D ．离散性解：多次性、对换性和离散性都是虚拟内存的特征。
本题答案为A 。
3．虚拟内存的基础是 。
A ．局部性理论B ．代码的顺序执行C ．变量的连续访问D ．指令局部性解：虚拟内存的基础是局部性理论，包括程序执行的局部性和存储空间访问的局部性。
本题答案为A 。
4．实施虚拟存储器管理的依据是程序的 。
A ．局部性原 B ．动态性原理 C ．并发性原 D ．一致性原理 解：同上题说明。
本题答案为A 。
5．实现虚拟内存最主要的技术是 。
A ．整体覆盖 B ．整体对换 C ．部分对换 D ．多道程序设计解：虚拟存储器具有多次性、对换性和虚拟性，而内、外存数据交换(对换)是基础。
本题答案为C 。
6．虚拟存储器是 。
A ．可以容纳总和超过主存容量的多个作业同时运行的一个地址空间B ．可提高计算机运算速度的设备C ．容量扩大了的主存D ．实际上不存在的存储器解：虚拟存储器的最大容量是由计算机的地址结构确定的，可以运行大于实际内存大 小的作业。
本题答案为A 。
7．若处理器有32位地址，则它的虚拟地址空间为 字节。
A ．2GB B ．4GB C ．100KB D ．640KB解：虚拟存储器的最大容量是由计算机的地址结构确定的，其虚拟地址空间=322B=4GB 。
本题答案为B 。
8．设主存容量为1MB ，外存容量为400MB ，计算机系统的地址寄存器有24位，那么虚存的最大容量是 。
A ．1MB B ．401MBC ．1MB+242 B D ．242 B解：虚拟存储器的最大容量是由计算机的地址结构确定的，其虚拟地址空间=242B 。
第3章存储系统的层次结构习题
下列存储器中，不采用随机存取方式的是（）：
A．EPROM B.CDROM C.DRAM D.SRAM
答案：B
A、C、D 均采用随机存取方式，CDROM 即光盘，采用串行存取方式。
2. 磁盘属于（ ）类型的存储器.
A．随机存取存储器（RAM）
B. 只读存储器（ROM）
10.设机器字长为 64 位，存储容量为 128MB，若按字编址，他可寻址的单元个数是（ ）
A．16MB.
B.16M.
C. 32M.
D. 32MB.
答案：B
128MB/(64/8)B=16M.
6.（ ）存储结构对程序员是透明的。
A．通用寄存器 B. 主存 C. 控制寄存器 D. 堆栈
答案: C
控制寄存器(CRO～CR3)用于控制和确定处理器的操作模式，以及当前执行任务的特性，对
做辅存。
16．某计算机字长为 16 位，存储器容量为 256KB，CPU 按字寻址，其寻址范围是( )。
A. 0～219-1 C. 0～218-1
B. 0～220-1 D. 0～217-1
答案：D 256KB=218B．按字寻址，可寻址的单元数=218B/2B=217，其寻址范围是 0～217-1。
17．主存储器的地址寄存器和数据寄存器各自的作用是什么？设一个 1MB 容量的存储器，
字长为 32 位，问：
1)按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？
2)按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？ 答案： 在主存储器中，地址寄存器 MAR 用来存放当前 CPU 访问的内存单元地址，或存放 CPU 写入 内存的内存单元地址，数据寄存器 MDR 用来存放由内存中读出的信息或者写入内存的信 息。
计算机组成原理习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理习题第三章
计算机组成原理习题第三章第三章一．填空题1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是2.SRAM靠存储信息，DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和4.一个512KB的存储器，其地址线和数据线的总和是5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是8.、和组成三级存储系统，分级的目的是9.动态半导体存储器的刷新一般有和两种方式，之所以刷新是因为10.用1K某1位的存储芯片组成容量为64K某8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K某8位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。
11.最基本的数字磁记录方式、、、、、和六种。
12.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。
13.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级，并将和分开设置。
14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flah，（4）EPROM，（5）硬盘存储器，(6)软盘存储器。
其中非易失的存储器有：具有在线能力的有；可以单字节修改的有：可以快速读出的存储器包括15.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。
16.存储器的带宽是指，如果存储周期为TM，存储字长为n位则存储器带宽位，常用的单位是或为了加大存储器的带宽可采用、和17.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。
则主存地址中的主存字块标记为位，组地址为位，字块内地址为位。
18.在虚拟存储器系统中，CPU根据指令生成的地址是，经过转化后的地址是二．选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分A．二者都是顺序存取B．二者都是直接存取C．磁盘是直接存取，磁带是顺序存取D．磁带是直接存取，磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为A．存取时间B．存取周期C．CPU周期D．机器周期3.若存储周期250n，每次读出16位，则该存储器的数据传送率为A．4某106B/B．4MB/C．8某106B/D．8MB/4.用户程序所放的主存空间属于A．随机存取存储器B．只读存储器C．顺序存取存储器D．直接存取存储器5.以下哪种类型的存储器速度最快A．DRAMB．ROMC．EPROMD．SRAM6.下述说法中正确的是A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM 是易失性RAM，而静态RAM中的存储信息是不易失C．半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的D．半导体RAM是非易失性的RAM7.若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为A．12345678B．78563412C．87654321D．341278568.在对破坏性读出的存储器进行读写操作时，为持续原存信息不变，必须辅以的操作是A．刷新B．再生C．写保护D．主存校验9．SRAM芯片，其容量为1024某8，除电源和接地端外，该芯片最少引出线数为A．16B．17C．20D．2110.存储器容量为32K某16，则A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根11.某计算机字长为32位，存储器容量为4MB，按字编址，其寻址范围是0到A．220-1B．221-1C．223-1D．224-112.设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是A．224B．223C．222D．22113.下列说法正确的是A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器14.存储器采用部分译码法片选时A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码15.双端口存储器发生读写冲突的情况是A．左端口与右端口地址码不同B．左端口与右端口地址码相同C．左端口与右端口数据码相同D．左端口与右端口数据码不同16.如果一个存储单元被访问，则可能这个存储单元会很快的再次被访问，这称为A．时间局部性B．空间局部性C．程序局部性D．数据局部性17.在主存和CPU之间增加高速缓冲存储器的目的是A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．既扩大主存容量又扩大CPU中通用寄存器的数量18.在程序的执行过程中，cache与主存的地址映射是由A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软硬件共同完成的19.容量为64块的cache采用组相连映射方式，字块大小为128个字，每4块为一组。
微机原理第三章习题及答案
第 三 章 存 储 器习题答案一、填空题1、某存储器模块的容量为64K 字节，若采用2164（64K ×1位）组成，则需要2164 8 片，若改用2764（8K ×8位），则需 8 片。
解答：容量单个存储器芯片的存储存储器系统的存储容量=片个数构成存储器系统所需芯所以：64*82164=864*1K bitK bit=所需芯片个数片64*82764=88*8K bitK bit=所需芯片个数片2、1K ⅹ8位的RAM 芯片有 10 条地址线， 8 条数据线，若用其组成16K ⅹ8位存储器需要 16 片。
解答：存储单元的个数（字长）通常与地址线的位数相关，每个存储单元存储的二进制位数（位数）与数据线的位数相关。
存储容量为1K*8bit （8K*8位），表示每片RAM 有1K 个存储单元（K 1210=），每个存储单元存储8位二进制数，也可以写为1KB （B 表示8位二进制数，即1个字节Byte ），因此该RAM 芯片有10根地址线（A 0-A 9），8根数据线（D 0-D 7）。
3、现要用6116SRAM 芯片构成8K ×32位的存储器，共需此种芯片 16 片。
解答：8*326116=162*8K bitK bit=所需芯片个数片二、选择题1、SRAM 芯片6116的３个信号CE 、OE 、WE 电平分别为 时，6116的工作方式为读出。
（ D ）Ａ．1，0，0 Ｂ．0，0，0 Ｃ．0，1，1 Ｄ．0，0，1解答：３个信号CE 、OE 、WE 为6116的控制信号，CE （书中用CS 表示）：片选信号，低电平有效，CE 为低电平时，芯片被选中，此时可以进行读写操作，WE ：写允许信号，低电平有效时允许将数据写入芯片，OE ：输出允许信号，低电平有效时为读操作。
因此当6116处于读工作方式时CE 为0，OE 为0，WE 为1；处于写工作方式时CE 为0，OE 为1，WE 为0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章存储器作业
一、用全译码法设计一个12KB的主存储器系统。
其低8KB为EPROM芯片，选用2片4K×8的2732A
芯片。
高4KB为SRAM芯片，选用2片2K×8位的6116芯片。
主存储器系统的地址范围为0000H~2FFFH。
①给出4个芯片各自的地址范围；②画出CPU与存储芯片的连接图。
主存储器系统低8KB用2片4K×8的2732A芯片
第1片地址范围为：0000H~0FFFH（4KB)。
第2片地址范围为：1000H~1FFFH（4KB)。
主存储器系统高4KB用2片2K×8位的6116芯片。
第1片地址范围为：2000H~27FFH（2KB)。
第2片地址范围为：2800H~2FFFH（2KB)。
二、设在直接映像的Cache中，主存地址的区号5位，块号3位，CPU访存过程中，依次访问主存单元
高8位地址为：00010110，00011010，00010110，00011010，00010000，00000011，00010000，00010010。
要求写出每次访问后Cache中的内容。
三、某计算机中，已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的EPROM。
再
用一种SRAM芯片(8K×8)形成32K×16的RAM区域，起始地址为8000H。
假设RAM芯片有
片选CS和WE信号控制，CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W(读/写)等，要求：
(1)画出地址译码方案；
(2)将ROM与RAM同CPU连接。
解：ROM区地址范围0000—3FFFH 片内地址需要14根地址线. A0~A13
构成ROM需要的EPROM= （16K/16K ）×（16/8）=1（组字扩展）×2（片字扩展）
构成RAM需要的SRAM=(32K/8K) ×(16/16)=5(组字扩展) ×1(片位扩展)
片内地址需要A0~A12 13根地址线
将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。
整个地址分配如下：。