uvm实战学习笔记

《UVM实战（卷1）》学习笔记

看了第1/2/3/4/5/6/8/9.1 这几个章节。

第一章是综述，第二章是一个具体的例子，学习笔记从第三章相关内容开始。

我个人觉得UVM重要的部分（特点的部分）：

1）factory机制（override config_db）

2）TLM传递

3）phase机制

4）sequence-sequencer 以及virtual seq/sqr

内容中的截图基本来自于UVM源代码、书自带的例子和《uvm1.1应用指南及源代码分析》这个PDF里的。需要结合书（《UVM实战（卷1）》第1版）来看这个笔记。

第3章UVM基础

3.1 uvm_component和uvm_object

常用的类名字：

这个图是从作者张强的《uvm1.1应用指南及源代码分析》里截得，不如书上 3.1.1里的图好。uvm_sequencer也是代码里必须有的，所以我加了uvm_sequencer

uvm_void是一个空的虚类。在src/base/uvm_misc.svh中定义：

红框的是我们搭testbench的时候用的比较多的基类。

常用的uvm_object派生类：

sequencer给driver的transaction要派生自uvm_sequence_item，不要派生自uvm_transaction 所有的sequence要派生自uvm_sequence或者uvm_sequence的派生类，可以理解为sequence 是sequence_item的组合（集合）。driver向sequencer索要item，sequencer检查是否有sequence 要发送item，当发现有item待发送时，就把这个item发给driver.

常用的uvm_component派生类：

所有的driver要派生自uvm_driver. driver用来把sequence_item中的信息驱动到DUT端口上，从transaction-level向signal-level的转换。uvm_driver需要参数（REQ RSP），比uvm_component 增加了几个成员。重要的是seq_item_port和req/rsp. （src/comps/uvm_driver.svh）monitor/scoreboard 派生自uvm_monitor和uvm_scoreboard，但是uvm_monitor和uvm_scoreboard并没有在uvm_component基础上做扩展。

src/comps/uvm_monitor.svh

sequencer 要派生自uvm_sequencer. sequencer 做了很多扩展，但是如果我们自己写的

reference_model 派生自uvm_component.

agent 要派生自uvm_agent. uvm_agent 里多了一个is_active 的成员。一般根据这个active 来决定是否实例化driver 和sequencer. is_active 变量的数值需要在env 的build_phase 里设置完成（可以直接设置，也可以用uvm_config_db#(int)::set ）。

env 要派生自uvm_env. uvm_env 没有对uvm_component 扩展。

src/comps/uvm_env.svh

所有的test 都要派生自uvm_test 或者它的派生类。uvm_test 也没扩展

src/comps/uvm_test.svh

uvm_object 和uvm_component 的macro

macro 非常重要，事关把这些类的对象注册到factory 机制中去。

uvm_object macro

1）对于

2）对于

对于driver monitor reference_model scoreboard sequencer case agent env 这些uvm_component 派生类都要加上：

`uvm_component_utils(类名)

uvm_component 里的成员也可以像uvm_object 里成员一样，用field_automation 机制。

field_automation 机制：

对于uvm_object 派生类来说，field_automation 机制让对象自动有的copy compare print pack unpack 等函数，简化了实现uvm_component 派生类里一些function/task 的工作量

对于uvm_component 派生类来说，field_automation 机制最重要的是 可以在build_phase 中自动获取uvm_config_db#()::set()的数值（必须加super.build_phase(phase)）---- 也就是不用写

uvm_config_db#()::get()

注意：field_automation的macro的类型要和uvm_config_db的参数类型一致：

如下示例代码，field_int vs uvm_config_db#(bit[47:0]) 这个时候super.build_phase()是不起作用的。想要起作用的话，需要用

clone = new + copy 源代码中可以看到clone函数一上来会做一次create，然后调copy函数

src/base/uvm_object.svh

3.2 UVM的树形结构

uvm_component的new/create要注意第一个参数是名字，第二个参数是parent指针。

UVM真正的树根是“uvm_top”. 根据上面这个树结构，可以看出一个个component的parent 是什么。uvm_top的parent是null。当一个component在实例化的时候，如果parent参数设成null，那么parent参数会被仿真器自动设置成uvm_root的实例uvm_top.

在6.6.1章节里也提到了，sequence在uvm_config_db#（）：：get（）的时候，第一个参数设成“null”，实际就是uvm_root::get() 3.5.1章节也提到了这个

层次结构函数：

get_parent() get_child(string name) 这两个分别获取parent指针和指定名字的child指针。

get_children(ref uvm_component children[$]) 获取所有的child指针

get_num_children() 获取child个数

get_first_child(ref string name) get_next_child(ref string name) 获取child的名字（反映到string name 上），返回值是0/1两种情况

应用参考代码如下（改动的2.5.2例子中的my_agent.sv）：

注意：上述代码是在connet_phase中实现的。

上述代码的打印结果如下：

This should be i_agt. my_agent's name is uvm_test

1

3.3 field automation 机制

注意数组类型的field macro比一般的要少real和event的macro. 一般的对于enum类型有3个参数，而数组的只有2个参数。联合数组的macro比较多

常用函数需要注意pack unpack pack_bytes unpack_bytes pack_ints unpack_ints 返回值都是bit个数。field-automation标记位

17bit中bit0✍copy bit1✍no_copy bit2✍compare bit3✍no_compare bit4✍print bit5✍no_print

bit6✍record bit7✍no_record bit8✍pack bit9✍no_pack

UVM_ALL_ON是‘

UVM_ALL_ON|UVM_NO_PACK 这样就会忽略掉pack bit

这个