数字电子技术--组合逻辑电路

合集下载

数字电子技术第四章(阎石第六版)

' RBI • 灭零输入：置0时可将整数位或小数位多余的零熄灭。
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用和 RBO 的配合，实现多位显示系统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻只允许输入一个编码信号。 • 例：3位二进制普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7

《数字电子技术基础》第五版：第四章组合逻辑电路

74HC42
二－十进制译码器74LS42的真值表
序号输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元

数字电子技术基础组合逻辑电路（半加器`全加器及逻辑运算）

一、实验目的
1. 掌握组合逻辑电路的功能测试。

2. 验证半加器和全加器的逻辑功能。

3. 学会二进制数的运算规律。

二、实验原理及其实验元件
实验原理：参照指导书对应内容结合自己理解写
实验箱、芯片（74LS00、74LS10、74LS54、74LS86）、导线。

三、实验内容及其步骤
数字电子技术基础
组合逻辑电路（半加器、全加器及逻辑运算）
[班级] [姓名] [学号]
[日期]
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

用一片（74LS86）和（74LS00）组成半加器。

3.测试用异或门、与或门和非门组成的全加
器的逻辑功能。

S
CO
设计性实验
设计一个“三个一至电路”。

电路有三个输入端，一个输出端。

当三个输入端变量A、B、C状态一致时，输出F为“1”；当三个变量状态不一致时，输出F为“0”。

（要求：用与非门组成电路。

）
步骤：
1)列真值表：
2)写出逻辑表达式:
()()
ABC
C
B
A
F⋅
=
3)画逻辑电路图：
A
B
C
F
4)验证：
所得实验结论与理论值相等，说明实验成功。

5)按下图连接实验电路。

A
B。

数字电子技术基础第4章

在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加，所用的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图（b）图形符号
二、多位加法器

1、串行进位加法器（速度慢）
数字电子技术基础第四章组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述

数字电路分两类：一类为组合逻辑电路，另一类为时序逻辑电路。一、组合逻辑电路的特点

任何时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路：器件数最少，器件种类最少，器件之间的连线最少。步骤：

1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路的连接图 6、工艺设计
通常仅在大规模集成电路内部采用这种结构。图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法

数字电子技术第三章组合逻辑电路

2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时，优先级低的输入信号有输入还是无输入，不影响编码器的输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器集成8线-3线优先编码器74LS148、74LS348的引脚排列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例【例3.1】试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。

数字电子技术实验-组合逻辑电路设计

实验箱使用注意事项
学生在使用实验箱时，应注意遵守实验室规定，正确连接电源和信号线，避免短路和过载等事故发生。
实验工具介绍
实验工具类型
数字电子技术实验中常用的实验工具包括万用表、示波器、信号发生器和逻辑分析仪等。
实验工具功能
这些工具用于测量电路的各种参数，如电压、电流、波形等，以及验证电路的功能和性能。
01
02
03
逻辑门
最基本的逻辑元件，如与门、或门、非门等，用于实现基本的逻辑运算。
触发器
用于存储一位二进制信息，具有置位、复位和保持功能。
寄存器
由多个触发器组成，用于存储多位二进制信息。
组合逻辑电路的设计方法
列出真值表
根据逻辑功能，列出输入和输出信号的所有可能取值情况。
写出表达式
根据真值表，列出输出信号的逻辑表达式。
05 实验结果与分析
实验结果展示
实验结果一
根据给定的逻辑函数表达式，成功设计了对应的组合逻辑电路，实现了预期的逻辑功能。
实验结果二
通过仿真软件对所设计的组合逻辑电路进行了仿真测试，验证了电路的正确性和稳定性。
实验结果三
在实际硬件平台上搭建了所设计的组合逻辑电路，经过测试，实现了预期的逻辑功能，验证了电路的可实现性。
路图。
确保电路图清晰易懂，标注必要的说明和标注。
检查电路图的正确性，确保输入与输出之间的逻辑关系正确无误。
连接电路并测试
根据逻辑电路图，正确连接各逻辑门和输入输出端口。
检查连接无误后，进行功能测试，验证电路是否满足设计要求。
如果测试结果不符合预期，检查电路连接和设计，并进行必要的调整和修正。
数字电子技术实验-组合逻辑电路设计

数字电子技术(第四版)(孙津平)章 (4)

图 3.22 例8的连接图
3. 例9
试用八选一数据选择器74LS151产生逻辑函数
解把逻辑函数变换成最小项表达式：
八选一数据选择器的输出逻辑函数表达式为
若将式中A2、A1、A0用A、B、C来代替, D0=D1=D3= D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图，如图 3.23所示。
1. 74LS151是一种典型的集成电路数据选择器。如图3.21所示是74LS151的管脚排列图。它有三个地址端A2A1A0。可选择
D0～D7八个数据，具有两个互补输出端W和Ｗ。其功能如表3.12
所示。
图 3.21 74LS151 （a）符号图; (b) 管脚图
2. 例 8 用两片74LS151连接成一个十六选一的数据选择器。解十六选一的数据选择器的地址输入端有四位，最高
止工作。
图3.18 例7的连接图
3.4 数据选择器和数据分配器
3.4.1 数据选择器
数据选择器按要求从多路输入选择一路输出，根据输入端的个数分为四选一、八选一等等。其功能相当于如图3.19所示的单刀多掷开关。
图3.19 数据选择器示意图
如图3.20所示是四选一选择器的逻辑图和符号图。其
2. 非二进制编码器(以二-十进制编码器为例) 二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，也称１0线-４线编码器。四位二进制代码共有16 种组合状态，而0～9共10个数字只用其中 10 个状态，所以二-十进制编码方案很多。最常见是8421 BCD码编码器，
如图3.7所示。其中,输入信号I0～I9代表0～9共10个十进制信号，输出信号Y0～Y3为相应二进制代码。
话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用×表示；用

《数字电子技术基础》复习指导（第四章）

《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。

电路结构特点：只有门电路，不含存储（记忆）单元。

2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。

优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。

3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。

显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。

5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。

全加器：带低位进位的两个 1 位⼆进制数相加的电路。

超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。

6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。

7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。

竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。

消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。

2.由函数式列出真值表；3.根据真值表说明电路功能。

(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。

逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。

(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。

3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。

4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。

电子教案--数字电子技术-第三章组合逻辑电路-XXXX-1

L ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7
F ABC ABC ABC m3 m5 m6 m3 m5 m6 G ABC ABC ABC ABC m0 m2 m4 m6 m0 m2 m4 m6
G
F
=m3+m5+m6+m7
= m3 m5 m6 m7 用一片74138加一个与非门
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138
G1 G2AG2B A2 A1 A0
就可实现该逻辑函数。
1 00 AB C
中北大学电子信息工程系
第三章组合逻辑电路
例3.4.2.2 某组合逻辑电路的真值表如表 4.2.4所示，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:
1．七段数字显示器原理
COM
g f ab
a fgb
e
c
d DP
COM
e d c DP
中北大学电子信息工程系
COM
a b c d e f g DP
第三章组合逻辑电路
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。
2．七段显示译码器7448 七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。
S4 S5 S6 S7 S8 S9
中北大学电子信息工程系
解：（1）列出真值表：
第三章组合逻辑电路
（2）由真值表写出各输出的逻辑表达式为：
A S8 S9 S8S9
B S4 S5 S6 S7 S4S5S6S7 中北大学电子信息工程系

数字电子技术第3章组合逻辑电路的分析和设计

3
组合逻辑电路的概念
YO1 Xi1 Xi2
Combina -tional Logic Circuit
YO2
Xin
YOm
4
组合逻辑电路的特性
⑴.组和逻辑电路可以是多输入多输出逻组和逻辑电路可以辑电路；辑电路； ⑵.输入变量只有“0”、“1”两种状态，输入变量只有“ 、两种状态，输入变量只有两种状态因此n个输入变量有种输入组和状态；个输入变量有2 因此个输入变量有 n种输入组和状态；
半价器电路符号
A A B
=1
S=A⊕B ⊕
S=A⊕B ⊕B B C=AB
C=AB
11
1.写出逻辑函数式 S=A ⊕ B C=AB
2.列出真值表 S-半加和数
A 0 0 1 1
B 0 1 0 1
S 0 1 1 0
C 0 0 0 1
C-进位数
12
3.电路功能：该电路可实现两个一位二进制数相加功能，称为半加器。
31
2.超前进位加法器
从图3.3.7上看到最终进位输出C4的产生与两个因素有关: 1.本位数相加产生的进位， 2.低位进位的传输速度。根据图3.3.6的进位输出原理，可以得到超前进位加法器的前两位电路图（3.4.1）
32
图3.4.1
A1 B1 A0 B0
p1 g0 p0 C0
g1
S1
S0
14
2.设计举例：下面用两个例子说明组合逻辑电路的设计方法。
15
单输出组合逻辑电路的设计
例1：设计一个电路比较器。若两个4位二进制数，A=A3A2A1A0和B=B3B2B1B0。要求设计一组合逻辑电路对它们进行比较，当两个数相同时，输出为‘1’，否则为‘0’

数字电子技术基础组合逻辑电路ppt课件

通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，

数字电子技术：组合逻辑电路的分析与设计

第六次课：组合逻辑电路的分析与设计课时：4一、教学目标：知识目标：1、组合逻辑电路的分析方法能力目标：1、组合逻辑电路的设计方法素质目标：二、教学重难点：重难点：掌握组合逻辑电路的设计方法三、教学方法及教具：讲授法四、课程类型：新课教学五、教学过程：引入：前面我们学习了逻辑函数的几种表示方法及其相互转换，今天我们在此基础上学习组合逻辑电路的分析与设计方法。

新课教学：1、组合逻辑函数的分析方法定义：在任意时刻，电路的稳定输出只取决于该时刻的输入，与信号作用之前电路原来的状态无关的逻辑电路。

特点：电路中没有记忆性器件，是由各种逻辑门电路构成，输出与输入之间没有反馈通路，所以组合电路没有记忆功能。

组合逻辑电路的分析步骤：（1）根据给定的逻辑图写出逻辑表达式。

（2）将表达式化简（适合使用代数化简法化简）。

（3）根据表达式列出真值表（4）描述电路的逻辑功能例1：组合电路如图所示，试分析其功能解：1.根据逻辑图写出函数表达式并将其化简=+Y+⋅⋅=ACACBCABABBC2.根据表达式列出真值表3.根据真值表分析其逻辑功能由真值表可以看出：当输入A、B、C中有2和或3个为1时，输出Y为1，否则输出Y为0。

所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。

例2：组合电路如图所示，试分析其功能解：1.根据逻辑图写出逻辑表达式并将其化简++=Y+=++=A+++BBABABBCCABBA2.根据表达式列出真值表3.根据真值表分析其逻辑功能电路的输出Y只与输入A、B有关，而与输入C无关。

Y和A、B的逻辑关系为：A、B中只要一为0，Y=1；A、B全为1时，Y=0。

所以Y和A、B的逻辑关系为与非运算的关系。

用与非门实现为：=+BABAY=2、组合逻辑函数的设计方法设计步骤：（1）逻辑抽象：根据命题要求确定输入、输出变量并定义其取值0、1的含义（2）列出真值表（3）写出逻辑表达式并将其化简（4）画出逻辑图例3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。

《数字电子技术》第3章组合逻辑电路

Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编信号
编码器
编码器
二进制编码器二-十进制编码器
二进制代码一般编码器
优先编码器一般编码器优先编码器
（1）二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻辑问题求出实现这一关系的逻辑电路。

4 组合逻辑电路

一、普通编码器
特点：特点：任何时刻只允许输入一个编码信号。输入一个编码信号。例：3位二进制普通编位码器
输 I0 I1 I2 I3 I4 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0
电工理论与应用电子系
Digital Electronics Technology
2010-10-6
4.2 组合逻辑电路的分析与设计方法
一火灾报警系统，设有烟感、例：一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。产生报警控制信号。设计一个产生报警控制信号的电路。分析设计要求，解：(1)分析设计要求，设输入输出变量并逻辑赋值；分析设计要求设输入输出变量并逻辑赋值；输入变量：烟感温感B，紫外线光感C；输入变量：烟感A 、温感，紫外线光感；输出变量：报警控制信号。输出变量：报警控制信号Y。逻辑赋值：表示肯定，表示否定。逻辑赋值：用1表示肯定，用0表示否定。表示肯定表示否定
A+ A'B = A+ B
0 '0 '
0 ' 0' ' 0
Y2 = I 7 + I 6 + I 5 + I 4
电工理论与应用电子系 Digital Electronics Technology
实例：实例： 74HC148

数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件

-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端

数字电子技术第4章组合逻辑电路习题解答

00 0
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011

《数字电子技术》组合逻辑电路(半加器全加器及逻辑运算)

《数字电子技术》组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验原理数字电路分为组合逻辑电路和时序逻辑电路两类。

任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。

分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。

两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。

两个一位二进制数相加的真值表见表5-1，表中Si 表示半加和，Ci 表示向高位的进位，Ai 、Bi 表示两个加数。

表5-1 半加器真值表从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加一词的由来。

由表5-1可直接写出半加器的逻辑表达式：Si=AiBi AiBi +、Ci=AiBi 由逻辑表达式可知，半加器的半加和Si 是Ai 、Bi 的异或，而进位Ci 是Ai 、Bi 相与，故半加器可用一个集成异或门和一个与门组成。

两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器。

如果用Ai 、Bi 分别表示A 、B 两个多位二进制数的第i 位，1i C -表示低位（第i-1位）来的进位，则根据全加运算的规则可列出真值表如表5-2。

表5-2 全加器的真值表利用卡诺图可求出Si 、Ci 的简化函数表达式：i i i i-1i i i i i i S =A B C C =(A B )C +A B ⊕⊕⊕可见，全加器可用两个异或门和一个与或门组成。

如果将数据表达式进行一些变换，半加器还可以用异或门、与非门等元器件组成多种形式的电路（见图5-2，图5-3）。

三、实验仪器及材料器件：74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片四、预习要求1、预习组合逻辑电路的分析方法。

数字电子技术第4章组合逻辑电路

图 4.3.8 7448逻辑符号图
数字电子技术
/// 16 ///
图4.3.9 7448驱动BS201A数码管的工作电路图4.3.10 有灭零控制的8位数码显示系统
数字电子技术
/// 17 ///
3．译码器的应用由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的门电路和译码器实现逻辑函数。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
数字电子技术
/// 4 ///
4.1.2 组合逻辑电路的分析
根据逻辑功能的不同特点，可以把数字电路分成两大类，分别是：（1）是组合逻辑电路（简称组合电路）（2）是时序逻辑电路（简称时序电路）组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
图4.5.6 数值比较器逻辑电路图
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。在优先编码器电路中，允许同时输入两个以上编码信号。在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
图4.1.3 组合逻辑电路设计步骤
数字电子技术
/// 6 ///
4.1.4 组合逻辑电路的竞争和冒险
同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。
图4.1.6 两种冒险波形图
数字电子技术
/// 7 ///
4.2 编码器