数字电路逻辑设计试卷
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》一、（共75题,共150分）1. 十进制数用二进制表示应为:（）（2分）B.1100.11C.标准答案：B2. 无符号位的十六进制数减法(A9)l6-(8A)16=（）（2分）A.(19)16B.(1F)l6C.(25)16D.(29)16标准答案：B3. 十进制数15用2421 BCD 码可以表示为（）。
（2分）.01001000 C标准答案：C4. 8421 BCD码对应的二进制数为 ( ) （2分）B.110011.10C.标准答案：B5. 二进制数-0110的反码是（最高位是符号位）（）（2分）.11001 C标准答案：B6. 如果状态A与B，C与D分别构成等效对，那么能构成状态等效类的是（）（2分）标准答案：A7. 四个变量可以构成多少个最小项（）（2分）个个个个标准答案：D8. 逻辑函数Y=可化简为:( ) （2分）A.B.+AB+AC标准答案：D9. 逻辑函数F(A,B,C) = AB＋BC+AC的标准表达式是( ) （2分）A.∑m(3,5,6,7)B.∑m(0,1,2,4)C.∏m(1,3,5,7)D.∑M(0,2,4,6)标准答案：A10. 函数，则其反函数( ) （2分）A.B.C.D.标准答案：B11. 逻辑函数等于（）（2分）A.标准答案：B12. 三变量构成的逻辑函数的最小项m1和最小项m7一定满足( ) （2分）A.B.C.D.标准答案：C13. 下图为OC门组成的线与电路其输出F为（2分）C.D.标准答案：B14. 要求RS触发器（R、S均为高电平有效）状态由0 →1，其输入信号为（）。
（2分）=01 =1 C=d0 =10标准答案：A15. JK触发器的J＝K＝1,当触发信号到来时，输出次态Qn+1为:( ) （2分）B.0C.不变D.与现态相反标准答案：D16. 设计—个1位十进制计数器至少需要多少个触发器( ) （2分）个个个个标准答案：B17. T型触发器当时钟脉冲输入时，其输出状态（）（2分）A.保持不变B.在T=1时会发生改变C.等于输入端T的值D.随时间改变标准答案：B 18. 移位寄存器74194工作在左移串行输入方式时，S1 S0的取值为( ) （2分）.01 C标准答案：C19. LED共阴极七段显示器可由下列哪一个IC来推动七字节较适宜（）（2分）.7447 C标准答案：C20. 电源电压为+12V的555集成定时器中放电三极管工作在截止状态，输出端OUT为1时，其TH 和TR的输入电压值分别为 ( ) （2分）A.，和TR 均大于C.，和TR 均小于标准答案：A21. 逻辑函数,是F的对偶函数，则（）。
专科《数字电路与逻辑设计》_试卷_答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F ＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D 8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F ＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK 触发器的特性方程( )。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
数字电路逻辑设计2016-2017-1-A
11.以下式子中不正确的是（）A． 1•A＝A B． A＋A=A C． 1＋A＝1 D．BABA+=+12.一个逻辑函数可以有多种不同的逻辑表达式，F(A,B,C) 是:（）A.“与非―与非”式B.“或非―或非”式C.“与―或―非”式D.“与―或”式13. 下列选项中，( ) 是三态门的逻辑符号。
14. 四个触发器组成的环行计数器最多有( )个有效状态。
A. 4B. 8C. 16D. 3215. 一只四输入端或非门，使其输出为0的输入变量取值组合有( )种。
A．1 B．4 C．8 D．1616．在下列逻辑电路中，不是组合逻辑电路的有（）。
A. 锁存器B.编码器C.全加器D. 选择器17. 请判断以下哪个电路不是时序逻辑电路（）。
A、计数器B、寄存器C、译码器D、触发器18.下列选项中，不能实现Q n+1=n Q。
( )19. 函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。
A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7）20. 以下表达式中符合逻辑运算法则的是（）。
A. A+1=1B.1+1=10C.0<1D. C·C=C2二、填空题(本题每空1分，共14分)1．逻辑代数的三个基本逻辑运算是（）、（）、（）运算。
2．逻辑代数的三个基本规则是（）（）（）。
3．逻辑函数的反函数F=（），其对偶式F’=( )。
4. 逻辑函数表达式中，（）是基本的表达式，易于转换成其它形式。
5．数字电路中的三态门电路的三态指的是高电平、低电平、和（）状态。
6．数字电路中,当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象称（），由此而可能产生输出干扰脉冲的现象称为（）。
7．锁存器与触发器都是具有0 和1两个稳定状态，一旦状态被确定，就能自行保持，锁存器是对（）敏感、在其作用下改变状态的存储电路；8．触发器是对（）敏感、在其作用下改变状态的存储电路。
大学《数字电路与逻辑设计》期末试卷含答案
大学《数字电路与逻辑设计》试题一、选择、填空、判断题（30分，每空1分）1.和CMOS相比，ECL最突出的优势在于D 。
A.可靠性高B. 抗干扰能力强B.功耗低 D. 速度快2.三极管的饱和深度主要影响其开关参数中的C 。
A.延迟时间t dB. 上升时间t rC. 存储时间t sD. 下降时间t f3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上加入信号D 。
A.R=0, S=0B. R=0, S=1C. R=1, S=0D. R=1, S=14.具有检测传输错误功能的编码是：C 。
A. 格雷码B. 余3码C. 奇偶校验码5.运用逻辑代数的反演规则，求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅：B 。
A.A+B̅C+D̅E+GB.A+B̅(C+D̅)(E+G̅)C.A̅+B(C̅+D)(E̅+G)6.下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数F=(A+B+C̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。
A.F=(A+B+C ̅)(A ̅+D)(C+D)B.F=(A+B+C ̅)(A ̅+D)C.F=ABC̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。
A. 存在，存在 B. 不存在，存在C.不存在，不存在9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M 序列：C 。
A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。
数字逻辑试卷及答案
数字逻辑试卷及答案0(共5页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《数字电路与逻辑设计》模拟试卷1试题卷注意：1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。
请监考老师负责监督。
2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。
3.本试卷满分100分，答题时间为90分钟。
4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。
一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1. 下列四个数中，最大的数是 。
[A] (AF)16 [B] (0010)8421BCD[C] ()2 [D] (198)104. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为 。
[A] 2 [B] 8 [C] 16 [[A] OC 门[B] PMOS [C] NMOS [D] CMOS[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X5. 以下各电路中，可以产生脉冲定时。
[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器7. 同步时序电路和异步时序电路比较，其差异在于后者。
[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关[A] 触发器[B] 晶体管[C] MOS管[D] 电容9. 当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
[A] 组合逻辑电路[B] 时序逻辑电路[C] 存储器[D] 数模转换器[A] 2[B] 4[C] 8[D] 32二、多项选择题(本大题共5小题，每小题3分，共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
数字电路与逻辑设计试题与答案
数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码对应的2421码为（ ）。
A ．01010101 B.10000101 C. D. 3．补码1．1000的真值是（ ）。
A ． + B. -1.0111 C. D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=1110．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
（ ） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
数字电路与逻辑设计考试试卷
《数字电路与逻辑设计》考试试卷（闭卷 时间120分钟）考场登记表序号一、填空题（每空2分，共18分）1. 十进制数24.36对应的8421BCD 码为。
2. 设计移存型序列信号发生器，产生序列00010111，至少需要 个D 触发器。
3. 要构成32K ×16位的RAM ，需要片8K ×8 位的RAM 芯片，需要_ __根地址线。
4. 避免竞争冒险的常用方法为引入选通脉冲、 以及 。
5. C MO S 多余输入端不能 处理。
6. 在施密特触发器、单稳态触发器和 多谐振荡器中，有两个稳定状态的是 ，没有稳定状态的是 。
二、计算画图题（每题6分，共18分）1． 用公式法化简函数()()()F A A B BC A B B A C =++++⊕。
2. 写出逻辑函数F ABCD ACD BD =++以及反函数、 对偶函数的最小项表达式。
3. 已知主从JK 触发器输入端J 、K 和CP 的电压波形如图1所示，试画出Q 端对应的电压波形。
设触发器的初始状态为0。
图1三、分析题（每题12分，共24分）院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------1.分析图2中所示时序电路的逻辑功能。
要求分别给出驱动方程，状态转移方程，输出方程，并列出状态转移表。
图22. 分析图3所示由集成4位二进制计数器74LS161和集成2线-4线译码器构成的电路。
设时钟频率f cp = 90KHZ，说明当译码器的地址输入AB分别为00、01、10、11时，74LS161的输出频率f各是多少？下面给出了74LS161的功能表。
数字电路逻辑设计复习题精选全文
可编辑修改精选全文完整版数字电路逻辑设计A复习题一、单选题（每小题2分，共计20分。
）1.一个比特时间是1ms,串行传输8个比特所需要的时间是（）。
A.1msB.16msC.8ms答案：C知识点：第一章难度：1解析：串行传输比特只能一个比特一个比特的传输，传输8个比特则需要8倍的比特时间，即8ms2.写出下图的比特序列是（）。
CLKAA.010*********B.001100110011C.000011110000答案：B知识点：第一章难度：2解析：一个比特持续一个时钟周期，因此波形A的每一个高低电平均持续了两个时钟周期，比特序列即为：001100113.当与门的输入是什么状态时与门的输出是高电平（）。
A.任意一个输入是高电平B.全部输入都是高电平C.没有输入是高电平答案：B知识点：第二章难度：2解析：与门的逻辑功能：输入全部是高电平时输出才是高电平。
4.由5级触发器构成的二进制计数器，能计数的最大模是（）。
A.16B.32C.10答案：B知识点：第六章难度：3解析：若有n级触发器，则可计数的最大模是2n，当n=5时，则可计数的最大模是25=32。
5.JK触发器状态置1时J、K输入端状态是（）。
A.J=1，K=1B.J=0，K=1C.J=1，K=0答案：C知识点：第五章难度：1解析：JK触发器的动作特点：当J=1，K=0时，JK触发器置1。
二、填空题（每空2分，共计20分。
）1.数制转换(1100111)2=( )10=( )8答案：(1100111)2=( 103 )10=( 147 )8知识点：第一章难度：2解析：二进制数转换成十进制数：把非零位的权相加，本题中1100111=1+2+4+32+64=103。
2.数字电路可分为两大类：组合逻辑电路和（）。
答案：时序逻辑电路知识点：第四章难度：1解析：逻辑电路的分类：当前输出只和当前输入有关的组合逻辑电路，当前输出不仅和当前输入有关，还和前一时刻的输出有关的时序逻辑电路。
数字电路逻辑设计试卷 (1)
《数字逻辑电路》习题及参考答案一、单项选择题1．下列四个数中最大的数是( B )A.(AF)16B.(001010000010)8421BCDC.(10100000)2D.(198)102．将代码(10000011)8421BCD 转换成二进制数为（ B ）A.(01000011)2B.(01010011)2C.(10000011)2D.(000100110001)23．N 个变量的逻辑函数应该有最小项（ C ）A.2n 个B.n2 个C.2n 个D. (2n-1)个4．下列关于异或运算的式子中，不正确的是( B )A.A A=0B. A A=0C.A 0=AD.A 1= A5．下图所示逻辑图输出为“1”时，输入变量（ C ）ABCD 取值组合为A．0000B．0101C．1110D．11116．下列各门电路中，( B )的输出端可直接相连，实现线与。
A.一般T TL 与非门B.集电极开路T TL 与非门C.一般C MOS 与非门D.一般T TL 或非门7．下列各触发器中，图( B )触发器的输入、输出信号波形图如下图所示。
A.2n-nB.2n-2nC.2nD.2n-1.n9．下列门电路属于双极型的是( A ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控 R S 触发器，若要求其输出“0”状态不变，则输入的 R S 信号应为( A ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( B )12．多谐振荡器与单稳态触发器的区别之一是( C ) A.前者有 2 个稳态，后者只有 1 个稳态 B.前者没有稳态，后者有 2 个稳态 C.前者没有稳态，后者只有 1 个稳态D.两者均只有 1 个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到 D 触发器的功能，以下诸图中唯有图（ A ）是正确的。
14．时序逻辑电路的一般结构由组合电路与（ B ）组成。
数字电路与逻辑设计期末复习试题3套(大学期末复习资料).docx
试题一一、填空题。
(每空1分，共30分)。
1、(11001.01)2 =( )8=( )|6=( )102、十进制整数转换成二进制时采用 ______ 法；十进制小数转换成二进制时采用 _______ 法。
3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算 ________ 、4、逻辑函数有四种表示方法，它们分别是 _______ 、_____ 、____ 和 _______ O5、消除竞争冒险的方法有 _____ 、______ 、_____ 等。
6、按逻辑功能分类，触发器可分为 _______ 、_______ 、________________ 等四种类型。
7、从结构上看，吋序逻辑电路的基本单元是 ___________ 。
8、J K触发器特征方程为____________ o9、A/D转换的一般步骤为：取样、 _______ 、_______ 、编码。
10、___________________________________________________ 一个EPROM有18条地址输入线，其内部存储单元有_____________ 个。
11、_____________________________ D/A转换器的主要参数有、和o12、__________________________________________________ 就逐次逼近型和双积分型两种A/D转换器而言，____________________ 的抗干扰能力强， _______ 的转换速度快。
二、选择题。
(每题1分，共15分)1、以下说法正确的是()：(A)数字信号在大小上不连续，时间上连续，模拟信号则反之；(B)数字信号在大小上连续，时间上不连续，模拟信号则反之；(C)数字信号在大小和时间上均连续，模拟信号则反之；(D)数字信号在大小和吋间上均不连续，模拟信号则反之；2、A+BC=()。
(A)A+B (B) A+C (C) (A+B) (A+C) (D) B+C3、具有“有1出0、全0出1”功能的逻辑门是()。
数字逻辑设计试题(8)
数字逻辑电路试题（卷）一、填空题（20分）1．逻辑函数表达式有标准__________和标准__________两种标准形式。
2．逻辑函数F=AB+AB 的反函数F =__________对偶式F ＇=_________。
3．逻辑函数F=B C D +A B+AB C D+BC 的最小项之和形式F=∑m （__________），最大项之积形式F=∏M（__________）。
4．组合逻辑电路在任何时刻的稳定输出信号取决于__________。
5．模—数转换器按其工作原理可分为__________式和__________式两大类。
6．典型的PLD 由一个__________后跟一个__________组成。
7．移位寄存器是用来存放__________并能对所存放的 __________ 的逻辑部件。
8．卡诺图最大特点是具有__________。
9．将J —K 触发器转换为D 触发器，其J=__________，K=__________。
10．集成触发器的工作速度由最高工作频率决定，按最高工作频率的典型值可确定最快的为__________门电路，其次为__________门电路，最慢的为__________门电路。
11．输出仅与电路当时的状态有关，与电路当时的输入无关的时序逻辑电路称为__________型电路。
二、选择题（20分）1．和八进制数（76）8 等值的十进制是（ ）A ．（62）10B ．（76）10C ．（64）10D ．（60）102．十进制数769.2对应的8421码是（ ）A. 10010010010.0010B. 011101101001.0010C. 111001101001.0100D. 011101101001.01003．和二进制数10110对应的余3码为（ ）A. 10110B. 01101C. 11001D. 111014．ABD(ABC+A B D+A B C)=( ) A. 1 B. A C. A D. 05．用八选一数据选择实现函数F=∑m(0.1.7.9.11.12) ,若将 A 、B 、C 作为选择输入变量看待，则D3=（ ）A. D B . D C. 1 D. 06．如图2.6电路，若两个电路等效，其输入变量A 、B 的取值（ ）A. 相反B. 相同C. 不同D. 无法确定A AB F 1 F 2B图２。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
数字电路逻辑设计试卷
2、如果输入Ui为图（c）的波形，画出对应输出UO的波形。（8分）
(a) (b)（c）
图2
5．有一个逐次逼近型8位A/D转换器，若时钟频率为250kHz，完成一次转换需要多长时间？（4分）
二、分析由双四选一数据选择器构成的组合电路所实现的逻辑功能，并用74LS138译码器重新实现之。要求：（1）列出真值表；(2)说明电路功能；（3）在图(b)上直接画出。（15分）
黄
(Q0)
0
0
0
0
1
1
0
0
2
0
1
0
3
0
0
1
4
1
1
1
七、图7所示为一个可变进制计数器。其中74LS138为3线/8线译码器，当S1=1且 时，它进行译码操作，即当A2A1A0从000到111变化时， 依次被选中而输出低电平。T1153为四选一数据选择器。（1）试问当MN为00时，由集成74LS290构成计数器是几进制？此时显示数码管BS201A显示的最大数字是什么？（2）当MN为10时，由集成74LS290构成计数器是几进制？（10分）
图6
六、用D触发器设计一个灯光控制逻辑电路。要求当输入X=1时，红、绿、黄三种颜色的灯在时钟信号作用下，按下表规定的顺序转换状态；当输入X=0时，上述顺序正好相反。上述两种情况均在红、绿、黄等都亮时输出Y=1，其余状态Y=0.。（表中的1表示灯亮，0表示灯灭，电路图可略。）（15分）
CP
红(Q2)
绿(Q1)
七、（本题12分）画出用74161的异步清零功能构成的80进制计数器的连线图。
八、（本题15分）用D触发器设计一个按自然态序进行计数的同步加法计数器。要求当控制信号M=0时为5进制，M=1时为7进制（要求有设计过程）。
数字电路与逻辑设计试题及答案试卷A
数字集成电路基础试题 A考试时间：120分钟班级： 姓名： 学号： 成绩：一、填空题共20分1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示;2. 常用的BCD 码有 、 、 等,常用的可靠性代码有 、 等;3. 将十进制数45转换成8421码可得 ;4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 ;5. 数字电路按照是否有记忆功能通常可分为两类： 、 ;6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位; 7．能将模拟信号转换成数字信号的电路,称为 ；而将能把数字信号转换成模拟信号的电路称为 ;8．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路;9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位; 二、单项选择题共 20分1. 对于四位二进制译码器,其相应的输出端共有 ;A ． 4个 B. 16个 C. 8个 D. 10个2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 ;A ． J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图;A. SRB. DC. TD. T ˊ4．在下列逻辑电路中,不是组合逻辑电路的有 ; A.译码器 B.编码器 C.全加器 D.寄存器 5．欲使D 触发器按Q n+1=Q n 工作,应使输入D= ;A. 0B. 1C. QD. Q 6．多谐振荡器可产生 ;A.正弦波B.矩形脉冲C.三角波D.锯齿波 7. N 个触发器可以构成最大计数长度进制数为 的计数器; A.N B.2N C.N 2 D.2N 8．随机存取存储器具有 功能;A.读/写B.无读/写C.只读D.只写9．只读存储器ROM 中的内容,当电源断掉后又接通,存储器中的内容 ; A.全部改变 B.全部为0 C.不可预料 D.保持不变 10. 555定时器构成施密特触发器时,其回差电压为 ; A ．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 三、设计题 共20分图2.11、有一水箱由大、小两台水泵M L 和M S 供水,如图3.1所示,箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作;试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单;四、简答题共10分图3.1v v v I1OOv ,12658437Ov ,v I2v I1v v IC V CC v O555(b)D R555定时器的电气原理图如图4.1所示,当5脚悬空时,比较器C 1和C 2的比较电压分别为cc V 32和cc V 31;问：1当v I1>cc V 32,v I2>cc V 31时,比较器 C 1输出低电平,C 2输出高电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 导通,输出端v O 为低电平;2当v I1<cc V 32,v I2<cc V 31时,比较器 C 1输出高电平,C 2输出低电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 截止,输出端v O 为高电平;3当v I1<cc V 32,v I2>cc V 31时,比较器 C 1输出 ,C 2输出 ,即基本触发器 置0\置1\状态不变,电路亦保持原状态不变; 五、分析作图题共30分1、设主从JK 触发器的初始状态为0,触发器的触发翻转发生在时钟脉冲的下降沿,已知输入J 、K 的波形图如图5.1,1写出JK 触发器的特性方程式；2画出输出Q 的波形图;10%2、74161集成计数器功能真值表如表5.1所示,其惯用符号如图5.2所示,1利用反CP J KQ 123456图5.1馈复位法将其构成十进制计数器；2利用反馈预置法将其构成8进制计数器;20%表5.1图5.2数字集成电路基础试题A 评分标准一、填空题每空1分,共20分1、时间；数值；0；12、8421BCD ；5421BCD ；余3码；格雷码；奇偶校验码3、010001014、n Q R S +；0=•S R5、组合逻辑电路；时序逻辑电路6、3位7、A/D ；D/A 8、同步；异步 9、100二、单项选择题每题2分,共 20分三、设计题 共20分解：一、列出满足逻辑要求的真值表并化简化简方法可多种自选化简得 C B A M S += B M L =二、作出逻辑电路图1置0；2置1；3高电平；高电平；状态不变sL五、分析作图题共30分1、共10分1n n n Q K Q J Q +=+12CP J K Q1234562、共20分解：1错误!写出S 10的二进制代码为 S N =S 10=1010错误!写出反馈归零函数,由于74161的异步置0信号为低电平0,因此 B D r Q Q C •=2错误!N-1 S N =S 8-1=0111错误!写出反馈归零函数,方法一:从0开始计数 B C D D Q Q Q L ••=方法二:从1000开始计数,取状态S 15=1111时,Q C =1,经非门得0==C D Q L 错误!画连线图 方法一方法二:。
(完整版)华科试卷及答案_数字电路与逻辑设计,推荐文档
华中科技大学计算机学院《数字电路与逻辑设计》试卷A （闭卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.111010113．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E)E D (C C A F ⋅++=C. E )E D C C A (F ⋅++= D. E)(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》_试卷_答案专升本《数字电路与逻辑设计》⼀、（共75题,共150分）1. 将⼗进制数(6.625)转换成⼆进制表⽰,其值为:（）（2分）A.(110.110)2B.(110.101)2C.(10.101)2D.(10.110)2标准答案：B2. 使⽤⼆进制的补码,求的结果? （）（2分）A.110100102B.111010002C.110100002D.l10100012标准答案：D3. 对应的2421码为（）。
（2分）A.10111110B.10001011C.01011000D.00110100 标准答案：A4.下列有关的叙述,哪个正确? ( ) （2分）A.B.C.D.标准答案：B5. 逻辑函数Y＝( ) （2分）A.B.C.1D.0标准答案：A6. 将逻辑函数Y＝化简为最简式( ) （2分）A.B.C.D.标准答案：D7. 根据最⼩项的性质,任意两个不同的最⼩项之积为( ) （2分）A.1B.C.0D.不确定标准答案：C8. 两输⼊与⾮门输出为1时,输⼊必须（）。
（2分）A.两个同时为1B.两个中⾄少有⼀个为1C.两个同时为0D.两个中⾄少有⼀个为0标准答案：D9. 下列逻辑门中哪⼀种门的输出在任何条件下可以并联使⽤？（）（2分）A.具有推拉式输出的TTL与⾮门B.TTL集电级开路门(OC门)C.普通CMOS与⾮门D.CMOS三态输出门标准答案：B10. 组合逻辑电路中的险象是由于( )引起的。
（2分）A.电路未达到最简B.逻辑门类型不同C.电路中的时延D.电路有多个输出标准答案：C11. 当T触发器的次态等于现态时,T触发器的输⼊端T=（）。
（2分）A.0B.1C.QD.标准答案：A12. 与⾮门基本RS触发器的约束⽅程是( ) （2分）A.B.R+S=1C.D.R?S＝0标准答案：B13. JK触发器的J＝1,K＝0,当触发信号到达后,输出Q的状态为( ) （2分）A.不变B.0C.1D.与前⼀状态Q反相标准答案：C14. 完全确定原始状态表中的五个状态A、B、C、D、E,若有等效对A和B,B和D,C和E、则最简状态表中只含多少个状态？ ( )（2分）A.1B.2C.3D.4标准答案：B15. 某4位加法计数器,输出端,⽬前为1101,经过5个脉冲输⼊后,计数器的输出端应为( )（2分）A.1101B.0010C.0000D.1111标准答案：B16. 4路数据选择器应有( )个选择控制端（2分）A.8B.4C.2D.1标准答案：C17. 如果要设计⼀个偶校验产⽣器,则使⽤下列哪种组件电路最简单？（2分）A.7486B.7432C.7400D.74138标准答案：D18. 共阴极的七段显⽰器,若要显⽰数字“5”,则a、b、c、d、e、f、g中哪些为“1”? ( ) （2分）A.a、c、d、f、gB.b、c、e、f、gC.a、dD.b、e标准答案：A19. 555IC本⾝电路⼤致可分成五部份,即电阻分压器、电压⽐较器、基本R-S触发器、输出驱动器及下列哪⼀部份? ( ) （2分）A.触发电容B.充电⼆极管C.逆向⼆极管D.放电三极管标准答案：D20. ⼀般各种PLD组件的输出部分为:( ) （2分）A.与门阵列B.或门阵列C.⾮门阵列D.与⾮门阵列标准答案：B21. 逻辑函数可以表⽰成( ) （2分）A.B.C.D.标准答案：A,C,D22. 与晶体三极管相⽐,MOS管具有的特点是( ) （2分）A.受温度影响⼤B.功耗低C.便于集成D.带负载能⼒强标准答案：B,C23. 下列有关组合电路中险象的叙述正确的有哪些? （2分）A.是⼀种暂时的错误B.可以⽤增加冗余项的⽅法消除险象C.是⼀种预期的错误D.是⼀种临界竞争现象标准答案：A,B,D24. 下列触发器中,( )可作为同步时序逻辑电路的存储元件。
(完整版)数字电路与逻辑设计试卷
一．选择题（在每题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。
1．在逻辑关系中，决定事物结果的诸条件中，只需有任何一个知足，结果就会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系2．以下图电路，输出Y 为（）A． 0B．1C．AB D ．高阻态3．已知 Y1AB，Y2 A B ，则Y1和Y2知足逻辑关系（）。
A．Y1Y2B．Y1Y2C．Y1Y21D．Y1Y204．某二位时序电路的状态变换图以下所示，从该图中能够判断这是一个（）计数器。
A ．二进制加法B ．二进制减法C．二位环型 D ．三进制5．图中所示电路的逻辑功能是（）A ． CMOS反相器B．传输门C．多谐振荡器D．单稳态触发器6．以下四个储存器中，储存容量最大的是（）A ． 1024× 2B ．1024× 4C． 2048× 2 D ．4096× 27．在逻辑关系中，决定事物结果的诸条件均知足，结果才会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系8．已知Y1AB,Y2 A B ,则 Y1和Y2知足逻辑关系（）A．Y1Y2B．Y1Y2C．Y1Y20D． Y1Y2 A B 9．以下图电路实现的逻辑关系是（）A．Y=0B． Y=A C．Y A B D．Y A B10．在数字系统中，将两个n位二进制数 A 、B 进行比较，以鉴别其大小的逻辑电路称为（）A ．加法器B ．译码器C．数据比较器D．数据选择器11．将 D触发器接成以下图电路，则Q n+1 =（）A ．Q nB ．C． 0 D ．112．1024×4位的RAM有（）位数据线。
A ．1024B． 10C． 8D． 4二．填空题1．八进制数52，其对应的二进制数为。
2．在数字电路中，能够起信号传输开关作用的电路是。
3．三态门有三种输出状态，分别是：0、 1 和。
4．在数字系统中 , 有多个信号同时出现, 对此中高优先级的信号进行编码, 达成这一功能的电路称为。
数字电路与逻辑设计试题
《数字电路与逻辑设计》试题3参考答案一. 填空题(10)1． 一个触发器有Q 和Q 两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。
2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也可表示为逻辑函数的 或与 表达式。
3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。
4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 33H 。
5．在5V 供电的数字系统里，所谓的高电平并不是一定是5V ，而是有一个电压范围，我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。
二. 选择题(10)1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b结构，否则会产生数据冲突。
a. 集电极开路；b. 三态门；c. 灌电流；d. 拉电流2．TTL 集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。
a. 电压；b.电流；c. 灌电流；d. 拉电流3． 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。
a. 编码器；b. 译码器；c. 多路选择器；d. 数值比较器；e. 加法器；f. 触发器； ｇ. 计数器； h. 寄存器4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为1 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路逻辑设计（A 卷）一、填空题（本大题共22分）1、（本小题3分）十进制数 126，对应8421BCD 码 ，二进制数 ，十六进制数 。
2、（本小题2分）二进制负整数 –1011011，补码表示为 ；反码表示为 。
3、（本小题4分）逻辑函数BD AD B A D A F +++=))((的反演式为 ；对偶式为 。
4、（本小题2分）三输入端TTL 与非门如图所示，图中A 点的电位为 F 点的电位为 。
5、（本小题3分）八选一数据选择器电路如图，该电路实现的逻辑函数是F= 。
6、（本小题3分）该电路实现的是 进制计数器。
F7、（本小题3分）逻辑函数AC C B B A F ++=，它的与非表达式为F= ；与或非表达式为F= ；或非—或非表达式为F= 。
8、（本小题2分）用555设计的多谐振荡器，要求振荡周期T=1~10s ，电容C=100μF 。
则电阻R 的范围是 。
二、（本题10分）图示电路中，A 、B 是输入数据变量，C 3、C 2、C 1、C 0是控制变量。
写出输出Y 的逻辑表达式，并说明该电路C 3、C 2、C 1、C 0为不同控制状态时是何种功能电路？三、（本题8分）写出图示ROM 阵列输出函数的逻辑表达式，列出真值表，说明逻辑功能。
四、（本题8分）用3线—8线译码器和必要的门电路实现逻辑函数。
(,,)F A B C ABC BC A C =++五、（本题10分）已知JK 信号如图所示，请分别画出主从JK 触发器和负边沿JK 触发器的输出波形。
设触发器初始状态为0。
1 A 01 A 11 A 2F 1 F 0 CP J六、（本题15分）图示为序列信号发生器电路，它由一个计数器和一个四选一数据选择器构成。
分析计数器的工作原理，确定其模值和状态转换关系；确定在计数器输出控制下，数据选择器的输出序列。
设触发器初始状态为000。
七、（本题12分）画出用74161的异步清零功能构成的80进制计数器的连线图。
八、（本题15分）用D触发器设计一个按自然态序进行计数的同步加法计数器。
要求当控制信号M=0时为5进制，M=1时为7进制（要求有设计过程）。
《数字电路逻辑设计》A卷标准答案及评分标准《数字电路逻辑设计》期末考试A 卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；2、本卷共5页考卷纸，7道大题；3、最后两页为草稿纸。
题目：一、求解下列各题：（本题共20分，每小题4分） 1、用公式法化简逻辑函数QC Y X Q YZ X )Z Y (X C Q Z C Q Z Q Y Z Y XZ F ++++++++=2、用卡诺图化简逻辑函数 ∑=)130,3,5,6,8,()D ,C ,B ,A (4m F 无关最小项为∑)10,4,1(d ；3、图(a)所示为TTL 电路，输入信号A 、B 、C 的波形如(b)所示，对应画出输出信号的波形。
4、图示电路为发光二极管驱动电路，其中OC 门的输出低电平V OL =0.3V ，输出低电平时的最大负载电流I OL =12mA ，发光二极管的导通电压V D =1.5V ，发光时其电流10mA ≤I D ≤15mA 。
试问： （1）如图所示两电路中，发光二极管各在什么情况下发光？ （2）电阻R 1、R 2的取值范围。
（a ） （b ）5、由555构成的单稳态触发器中，已知V CC=9V，R=27KΩ，C=0.05μF。
估算输出脉冲的宽度t w。
二、试用八选一数据选择器及适当门电路实现下面逻辑关系（本题12分）。
F（A，B，C，D）=AB+ABCD+ACD+ACD+ABCD三、由四位加法器74LS283、四位比较器74LS85构成的逻辑电路如图所示，A=A3A2A1A0，B=B3B2B1B0，A、B为四位二进制数，试分析该电路的逻辑功能。
（本题12分）74LS8574LS283四、逻辑电路和各输入信号波形如图所示，画出各触发器Q端的波形。
各触发器的初始状态为0。
（本题12分）CPCP五、由移位寄存器74LS194和3—8译码器组成的时序电路如图所示，分析该电路。
（1）画出74LS194的状态转换图；（2）说出Z的输出序列。
（本题13分）六、已知某同步时序电路的状态转换图如图所示。
（1）作出该电路的状态转换表；（2）若用D触发器实现该电路时写出该电路的激励方程；（3）写出输出方程。
（本题15分）七、电路由74LS161和PROM组成。
（1）分析74LS161的计数长度；（2）写出W、X、Y、Z的函数表达式；（3）在CP作用下。
分析W、X、Y、Z端顺序输出的8421BCD码的状态（W为最高位，Z为最低位），说明电路的功能。
（本题16分）74LS161D C B A W X Y ZT P1 φ 1φ 1 1 11φ00 ABCD00 01 01 11 11 10 10《数字电路逻辑设计》期末考试A 卷标准答案及评分标准一、 1、 评分标准：分步酌情给分。
2、解：D C B B D B D +++=D A A C B F∑=0)10,4,1(d评分标准：卡诺图画对得2分，化简后的式子得2分，约束方程1分3、按照波形酌情给分。
4、（1）a 图在OC 门输出高电平时发亮；b 图在OC 门输出低电平时发亮。
2分 （2）105.15R 155.151-≤≤- 即： 230Ω≤R 1≤350Ω100.3-5.15R 120.3-5.152-≤≤- 即： 270Ω≤R 2≤320Ω 求出R 1、R 2得2分5、s 10485.11RC .1t 3W -⨯== 4分二、有式子改写成标准式或写出真值表或画出卡诺图得6分，用八选一数据选择器画出电路图得6分。
从卡诺图可直接画出电路图三、A>B 时：[]B -=++=A 1B A S 反 6分 A<B 时：[]A -=++=B 1A B S 反 6分四、每个图6分五、74LS194状态图为：Q 1Q 2Q 3111→110→101→010→100→001→011八选一数据选择器 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0S 2S 1 S 0 E Y F A B C D“1”1 1 1 1 1 1 1 1 100 AB CD 00 01 01 11 11 10 101n 2Q +1n 1Q +000画出194状态图得10分。
Z 输出的序列为：010011，010011 得3分六、（1）状态转换表写出转换表得4分 （2）求激励方程 X Q Q Q Q Q D 12121n 22+==+ 求出D 2得4分X Q Q X Q Q X Q Q X Q Q X Q Q D 12121212121⊕⊕=+++= 求出D 1得4分X Q X Q Z 12+= 求出Z 得3分七、n 2Q n 1Q X 1n 2Q + 1n 1Q +Z 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1 1 1 1 00 2Q 00 01 01 11 10 1Q X 1 11100 2Q 0001 01 11 10 1Q X11 100 2Q 00 01 01 11 10 1Q X（1）说出161的计数长度得6分。
（2）写出W、X、Y、Z函数表达式得6分。
（3）写出输出序列得4分。
《数字电路逻辑设计》补考试卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；2、最后两页为草稿纸。
题目：一、求解下列问题：（25分）1．求函数BABF=的对偶函数。
（4分）CADB2．将具有约束项的逻辑函数∑(4mF+∑)15,14(d化简为最简与或式。
（4分）0,2,3,5,7,=)8,10,113．图1中电路为TTL门电路，若用高内阻电压表各图M点的电压，估算一下量测出M点的电压为多少伏，并说明理由。
（5分）Array“04．由555定时器构成的施密特触发器如图2（a）所示，试求：1、在图（b）中画出该电路的电压传输特性曲线；2、如果输入U i为图（c）的波形，画出对应输出U O的波形。
（8分）+6Vo5i(V)u otuu(a) (b) （c）图25．有一个逐次逼近型8位A/D转换器，若时钟频率为250kHz，完成一次转换需要多长时间？（4分）二、分析由双四选一数据选择器构成的组合电路所实现的逻辑功能，并用74LS138译码器重新实现之。
要求：（1）列出真值表；(2)说明电路功能；（3）在图(b)上直接画出。
（15分）(a) (b)图 3三、按图4所示JK 触发器的输入波形，试画出主从触发器及负边沿JK 触发器的输出波形。
（8分）图4四、图5是由两片同步十六进制计数器74LS161组成的计数器，试分析两片串联起来是多少进制？（图5五、图6是由集成异步计数器74LS290构成的电路，试分别说明它是多少进制的计数器， 并列出状态转换表。
（10分）Q b Q c Q dQ a 9S (1)S 9(2)R 0(1)R 0(2) 74LS90CPa CPbCP&DQJK 负Q 主Q图6六、用J-K 触发器设计一个同步五进制加法计数器。
要求写出全部设计过程，并验证自启动。
（15分） 七、图7所示为一可变进制计数器。
其中74LS138为3线/8线译码器，当S 1=1且S S 230==时，它进行译码操作，即当A 2A 1A 0从000到111变化时Y Y 17~依次被选中而输出低电平。
T1153为四选一数据选择器。
试问当MN 为10时计数器是几进制？列出状态转换表。
（15分）JkQ Q FF J kQ Q FF J kQ Q FF J kQ Q FF 1cpA A A 012S 1S 2S 374LS138Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7D 0D 1D 2D 3A A 011SL N MR DR R R DDDT1153123图7《数字电路逻辑设计》补考试卷标准答案及评分标准《数字电路逻辑设计》期末考试卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；2、最后两页为草稿纸。
题目：一、求解下列问题：1．求函数CD C B A f ++=)(1的反函数和对偶函数。
（4分）2．用卡诺图将具有约束项的逻辑函数∑∑+=)119,8,310()141312107652(),,,(，，，，，，，，，，d m D C B A F 化简为最简与或式。
（6分） 3．图1中，G 1为TTL 三态门，G 2为TTL 与非门。
当C =0和C =1时，试分别说明在下列情况下，万用表的读数？输出电压u o 各为多少伏？（5分）（1）波段开关S 接到①端。